KR890007126A - 프로그램 가능 입력/출력 회로 - Google Patents

프로그램 가능 입력/출력 회로 Download PDF

Info

Publication number
KR890007126A
KR890007126A KR1019880012869A KR880012869A KR890007126A KR 890007126 A KR890007126 A KR 890007126A KR 1019880012869 A KR1019880012869 A KR 1019880012869A KR 880012869 A KR880012869 A KR 880012869A KR 890007126 A KR890007126 A KR 890007126A
Authority
KR
South Korea
Prior art keywords
output
signal
input
selector
circuit
Prior art date
Application number
KR1019880012869A
Other languages
English (en)
Other versions
KR940006966B1 (ko
Inventor
게이이치 가와나
Original Assignee
원본미기재
가와사끼 세이데쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 가와사끼 세이데쯔 가부시끼가이샤 filed Critical 원본미기재
Publication of KR890007126A publication Critical patent/KR890007126A/ko
Application granted granted Critical
Publication of KR940006966B1 publication Critical patent/KR940006966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

프로그램 가능 입력/출력 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제 1 실시예를 나타내는 회로도.
제 2 도는 본 발명의 제 1 실시예에서 사용되는 프로그램가능 선택기의 1예를 나타내는 회로도.
제 3 도는 본 발명의 제 1 실시예에서 사용되는 프로그램 가능선택기의 다른 예를 나타내는 회로도.

Claims (9)

  1. 집적회로의 입력단자 또는 출력단자에 접속되는 프로그램가능 입력/출력 회로에 있어서, 적어도 하나의 입력단자(1)와, 적어도 하나의 저장소자(2),(3),(4)와, 적어도 하나의 조합적 논리 회로(5)와, 적어도 하나의 출력단자(13)및, 적어도 하나의 프로그램 가능 선택기(6),(7),(8),(9),(10),(11),(12),(14)를 포함하여 구성되고, 적어도 상기 입력단자(1)로부터의 신호와, 상기 저장소자(2),(3),(4)로부터의 출력신호와, 상기 조합적 논리회로(5)로부터의 출력신호를 포함하는 신호들로부터 2개이상의 신호들이 상기 선택(6),(8),(11),(12),(14)의 입력단자로 접속되며,상기 선택기(6),(7),(8),(9),(10),(11),(12)에 의하여 선택된 출력은, 적어도, 상기 저장소자(2),(3),(4)의 입력단자와, 상기 조합적 논리회로(5)의 입력단자 및, 상기 출력단자(13)들의 어느 하나에 접속되는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  2. 제 1 항에 있어서, 상기 선택기(6),(8),(11),(12),(14)는, 상기 입력단자(1)의 신호와, 사이 저장소자(2),(3),(4)의 출력신호를 포함하는 신호들로부터 하나의 신호를 선택하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  3. 제 1 항에 있어서, 상기 선택기(7),(9),(10)는, 다수개의 클록 신호들로부터 하나의 클록 신호를 선택하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  4. 제 1 항에 있어서, 상기 선택기(6), (7), (8), (9), (10), (11), (12), (14)는, 앞단에서의 상기 저장소자(2),(3),(4)로부터의 출력신호와, 상기 선택기(6), (7), (8), (9), (10), (11), (12), (14)로부터의 출력신호를 포함하는 신호들로부터 하나의 신호를 선택하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  5. 제 1 항에 있어서, 상기 선택기(6), (8), (11), (12), (14)는, 상기 저장소자(2), (3), (4)로부터의 다수개의 출력신호들로부터 하나의 신호를 선택하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  6. 제 1 항에 있어서, 상기 선택기(6),(8),(11),(12),(14)는, 상기 입력단자(1)의 신호와, 상기 저장소자(2),(3),(4)의 출력신호 및 상기 조합적 논리회로(5)의 출력신호를 포함하는 신호들로부터 하나의 신호를 선택하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  7. 집적회로의 입력단자 또는 출력단자에 접속되는 입력/출력 회로에 있어서, 적어도 하나의 입력단자(1)와, 적어도 하나의 저장소자(2),(3),(4)와, 적어도 하나의 출력단자(13)와, 적어도 하나의 프로그램 가능 선택기(6), (7), (8), (9),(10), (11), (12), (14)및, 적어도 하나의 동적 선택기 회로(22)흐름 포함하여 구성되고, 상기 동적 선택기 회로(22)는, 적어도 다른 입력/출력 회로로부터의 출력신호와, 상기 입력단자(1)로부터의 신호를 포함하는 신호들로부터 선택된 신호를 상기 저장소(2),(3),(4)의 입력단자로 공급하며,상기 저장소(2),(3),(4)로부터의 출력신호는 다른 입력/출력회로로 공급될 수 있는 것을 특징으로 하는 프로그램 가능 입력/출력회로.
  8. 제 7 항에 있어서, 상기 동적 선택기 회로(22)는, 선택된 신호를 처음단에서 저장소자에 입력하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
  9. 제 7 항에 있어서, 상기 동적 선택기 회로(22)는, 선택된 신호를 상기 선택기(6)에 입력하는 것을 특징으로 하는 프로그램 가능 입력/출력 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880012869A 1987-10-02 1988-09-30 프로그램가능입력/출력회로 KR940006966B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-249185 1987-10-02
JP249185 1987-10-02
JP24918587 1987-10-02

Publications (2)

Publication Number Publication Date
KR890007126A true KR890007126A (ko) 1989-06-19
KR940006966B1 KR940006966B1 (ko) 1994-07-30

Family

ID=17189166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012869A KR940006966B1 (ko) 1987-10-02 1988-09-30 프로그램가능입력/출력회로

Country Status (5)

Country Link
US (1) US4942318A (ko)
EP (1) EP0310377B1 (ko)
KR (1) KR940006966B1 (ko)
CA (1) CA1303231C (ko)
DE (1) DE3871889T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548301B2 (ja) * 1988-05-25 1996-10-30 富士通株式会社 プログラマブル論理回路装置
KR910006355B1 (ko) * 1988-08-18 1991-08-21 한국 전기 통신공사 채널 선택 제어신호를 이용한 멀티플렉서 출력의 인에이블/디스에이블 제어장치
IT1236578B (it) * 1989-07-04 1993-03-16 Ind Face Standard S P A Milano Dispositivo per la trasformazione di un flip flop di tipo d in un flip flop denominato di tipo b in grado di campionare i dati sui fronti di salita e sui fronti di discesa del segnale di clock.
US4975640A (en) * 1990-02-20 1990-12-04 Crosscheck Technology, Inc. Method for operating a linear feedback shift register as a serial shift register with a crosscheck grid structure
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
US5159278A (en) * 1991-04-02 1992-10-27 Vlsi Technology, Inc. State machine architecture providing increased resolution of output timing
US5155393A (en) * 1991-09-06 1992-10-13 Atmel Corporation Clock selection for storage elements of integrated circuits
US5302866A (en) * 1993-03-18 1994-04-12 Xilinx, Inc. Input circuit block and method for PLDs with register clock enable selection
US5491431A (en) * 1994-10-05 1996-02-13 Texas Instruments Incorporated Logic module core cell for gate arrays
FR2729772A1 (fr) * 1995-01-23 1996-07-26 Schneider Electric Sa Circuit numerique comportant un dispositif d'initialisation
US5848285A (en) * 1995-12-26 1998-12-08 Cypress Semiconductor Corporation Macrocell having a dual purpose input register for use in a logic device
US5760719A (en) * 1995-12-29 1998-06-02 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5811989A (en) * 1995-12-29 1998-09-22 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5786710A (en) * 1995-12-29 1998-07-28 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5917337A (en) * 1995-12-29 1999-06-29 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5869982A (en) * 1995-12-29 1999-02-09 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
DE102005033270B4 (de) * 2005-07-15 2007-11-29 Texas Instruments Deutschland Gmbh Digitale Logikeinheit
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
CN117826967B (zh) * 2024-03-06 2024-04-26 苏州旗芯微半导体有限公司 唤醒电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6186855A (ja) * 1984-09-28 1986-05-02 アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド 出力ロジツク回路
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
JPS6258722A (ja) * 1985-09-06 1987-03-14 Ricoh Co Ltd プログラマブル・ロジツク・デバイス
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4758747A (en) * 1986-05-30 1988-07-19 Advanced Micro Devices, Inc. Programmable logic device with buried registers selectively multiplexed with output registers to ports, and preload circuitry therefor
JPS62151053A (ja) * 1985-12-25 1987-07-06 Iwatsu Electric Co Ltd ノイズ除去回路

Also Published As

Publication number Publication date
DE3871889D1 (de) 1992-07-16
US4942318A (en) 1990-07-17
DE3871889T2 (de) 1992-12-24
EP0310377A3 (en) 1989-10-18
EP0310377B1 (en) 1992-06-10
EP0310377A2 (en) 1989-04-05
KR940006966B1 (ko) 1994-07-30
CA1303231C (en) 1992-06-09

Similar Documents

Publication Publication Date Title
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR920008768A (ko) 반도체기억장치
KR850008017A (ko) Cmos 입출력회로
KR870009400A (ko) 검사하기에 용이한 반도체 lsi장치
KR890009068A (ko) 레벨변환회로
KR890013740A (ko) 모노리틱 집적회로
KR920000072A (ko) 반도체 집적회로
KR870004384A (ko) 신호 처리 회로
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
EP0355724A3 (en) Two-level ecl multiplexer without emitter dotting
KR900013720A (ko) 프로그래머블 논리회로
KR960042413A (ko) 데이터 처리 시스템
KR870009552A (ko) 논리회로
TW347612B (en) Counter and semiconductor memory including the counter
KR850008567A (ko) 반도체 집적회로
KR840001410A (ko) 프로그램 가능 논리장치
ES8609848A1 (es) Un circuito de variacion de fase en un circuito logico
KR910006986A (ko) 기능선택회로
KR890013767A (ko) biCMOS 인터페이스 회로
KR960026651A (ko) 퓨징 시스템
KR900000767A (ko) 순서 선택 우선의 임의/순서 선택회로
KR960043127A (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR880000837A (ko) 분주 검사 기능을 갖춘 집적 회로
KR900015458A (ko) 입력절환장치
KR840000940A (ko) 디지탈 전이 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010725

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee