KR890013767A - biCMOS 인터페이스 회로 - Google Patents

biCMOS 인터페이스 회로 Download PDF

Info

Publication number
KR890013767A
KR890013767A KR1019890001193A KR890001193A KR890013767A KR 890013767 A KR890013767 A KR 890013767A KR 1019890001193 A KR1019890001193 A KR 1019890001193A KR 890001193 A KR890001193 A KR 890001193A KR 890013767 A KR890013767 A KR 890013767A
Authority
KR
South Korea
Prior art keywords
conversion circuit
circuit
trip point
simulated
conversion
Prior art date
Application number
KR1019890001193A
Other languages
English (en)
Inventor
에이.커티스 로버트
디.스미스 더글라스
엘.보우만 터란스
Original Assignee
원본미기재
내셔널 세미콘덕터 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 내셔널 세미콘덕터 코포레이숀 filed Critical 원본미기재
Publication of KR890013767A publication Critical patent/KR890013767A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

biCMOS 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 인터페이스 회로의 구성을 좀더 상세하게 나타내는 블럭도.
제3도는 인터페이스 회로의 상세한 회로도.

Claims (12)

  1. 복수의 제 1트랜지스터들로 이루어져 복수의 노드를 가진 제 1 레벨신호를 제 2레벨신호로 변환하기 위한 적어도 하나의 변환회로와, 희망하는 트립점 전압을 발생하기 위한 발생수단과, 상기한 변환회로와 발생수단 사이에 접속되어 희망하는 트립점 전압을 받아 하나의 변환회로를 시뮬레이트 하는 시뮬레이트형 변환회로로서 복수의 노드를 가진 복수의 제 2트랜지스터들로 구성되며 상기한 복수의 제 2트랜지스터들의 각각이 상기한 트립점 전압에 응답하여 특별한 바이어스 레벨로 바이어스 되도록 한 하나의 시뮬레이트형 변환회로와, 상기한 변환회로에 대한 희망하는 트립점을 형성하는 제어전압 바이어스 신호를 공급하기 위하여 상기한 시뮬레이트형 트랜지스터 회로내의 적어도 하나의 노드를 상기한 변환회로내의 대응하는 노드에 접속하는 접속수단등을 포함하여 이루어진 것을 특징으로 하는 인터페이스 회로.
  2. 제1항에 있어서, 상기한 변환회로에 접속되어 정상 상태에서 상기의 변환회로내에서의 전류 흐름을 방지하는 수단을 부가적으로 포함하여 이루어진 것을 특징으로 하는 인터페이스 회로.
  3. 제2항에 있어서, 상기의 방지 수단이 상기한 개개의 변환회로내의 플립플롭을 포함하는 것을 특징으로 하는 인터페이스 회로.
  4. 제1항에 있어서, 상기한 개개의 변환회로가 전류원 수단에 직결된 래치형 플립플롭과 직렬로 결합되는 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 인터페이스 회로.
  5. 제4항에 있어서, 상기한 전류원 수단이 시뮬레이트형 변환회로로부터의 제어 전압 바이어스 신호에 의해 제어되는 것을 특징으로 하는 인터페이스 회로.
  6. 제4항에 있어서, 상기한 변환 회로내의 각각의 트랜지스터가 하나의 입력단자와 복수의 출력단자를 가지며, 적어도 하나의 상기한 트랜지스터상의 적어도 하나의 단자가 시뮬레이트형 트랜지스터 회로로부터 제어전압 바이어스 신호를 접수하도록 접속되는 것을 특징으로 하는 인터페이스 회로.
  7. ECL 레벨 신호를 CMOS 레벨 신호로 변환하는 변환회로로서 복수의 제 1트랜지스터들로 구성되어 복수의 노드를 가지며 적어도 하나의 제어전압 바이어스 신호에 의해 형성되는 트립점을 가지는 적어도 하나의 변환회로와, 미리 결정된 트립점 전압을 제공하는 트립점 발생기와, 상기의 변환회로를 시뮬레이트하도록 접속된 복수의 제 2트랜지스터들을 포함하여 복수의 노드를 가지며, 입력신호로서 상기한 트립점 전압을 접수하도록된 시뮬레이트형 변환회로와, 상기한 시뮬레이트형 변환회로내의 적어도 하나의 노드를 상기한 개개의 변환회로내의 대응하는 노드에 제어전압 바이어스신호로서 접속하는 것에 의해 변환회로와 시뮬레이트형 변환회로에 대하여 동일한 트립점을 형성하는 접속수단과, 각각의 변환회로에 접속되어 정상상태에서 변환회로 내의 DC 전류 흐름을 방지하는 방지수단등을 구비하는 것에 의해,상기한 동일한 트립점들이 사실상 미리 결정된 트립점 전압과 일치하도록한 것을 특징으로 하는 인터페이스 회로.
  8. 제7항에 있어서, 상기한 방지수단이 상기한 각각의 변환회로내에 래치형 플립플롭을 포함하는 것을 특징으로 하는 인터페이스 회로.
  9. 제8항에 있어서, 상기한 각각의 변환회로가 전류원 수단에 직결된 래치형 플립플롭과 직렬로 결합되는 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 인터페이스 회로.
  10. 제9항에 있어서, 상기한 전류원 수단이 시뮬레이트형 변환기로부터의 제어전압 바이어스 신호에 의해 제어되는 것을 특징으로 하는 인터페이스 회로.
  11. 제 9항에 있어서, 상기한 트랜지스터가 하나의 입력단자와 복수의 출력단자를 가지며, 상기한 단자들 중에서 적어도 하나가 상기한 시뮬레이트형 변환기로부터의 상기한 제어전압 바이어스 신호에 접속되는 것을 특징으로 하는 인터페이스 회로.
  12. ECL 레벨신호를 CM0S 레벨신호로 변환하는 변환회로로서 복수의 제 1트랜지스터들로 구성되어 복수의 노드를 가지며 적어도 하나의 제어전압 바이어스 신호에 의해 형성되는 트립점을 가지며, 상기한 변환회로의 각각이 전류원에 직결된 래치형 플립플롭에 직렬로 결합되는 적어도 하나의 트랜지스터를 포함하며, 상기의 전류원은 하나의 입력단자를 구비하도록된 적어도 하나의 변환회로와, 미리 결정된 트럼점 전압을 제공하는 트립점 발생기와 상기의 변환회로를 시뮬레이트 하도록 접속된 복수의 제 2트랜지스터들을 포함하여 복수의 노드를 가지며, 상기한 각각의 트랜지스터는 하나의 입력단자와 복수의 출력단자를 구비하며, 입력신호로서 상기한 트립점 전압을 접수하도록 된 시뮬레이트형 변환회로와, 상기한 시뮬레이트형 변환회로내의 적어도 하나의 노드를 상기한 개개의 변환회로내의 대응하는 노드에 제어전압 바이어스 신호로서 접속하는 것에 의해 상기한 개개의 변환회로, 상기한 전류원 수단의 입력단자를 포함한 선택된 노드들, 그리고 상기한 개개의 변환회로를 구성하는 적어도 하나의 상기한 트랜지스터상의 적어도 하나의 단자들에 대하여 동일한 트립점을 형성하는 접속수단과, 각각의 변환회로에 접속되어 정상상태에서 변환회로 내의 DC 전류의 흐름을 방지하며, 상기한 각각의 변환회로내에 래치형 플립플롭을 포함하는 접속 수단등을 구비하는 것에 의해, 상기한 동일한 트립점들이 사실상 미리 결정된 트립점 전압과 일치하도록한 것을 특징으로 하는 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890001193A 1988-02-02 1989-02-02 biCMOS 인터페이스 회로 KR890013767A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/151,347 US4855624A (en) 1988-02-02 1988-02-02 Low-power bipolar-CMOS interface circuit
US151,347 1988-02-02

Publications (1)

Publication Number Publication Date
KR890013767A true KR890013767A (ko) 1989-09-25

Family

ID=22538352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001193A KR890013767A (ko) 1988-02-02 1989-02-02 biCMOS 인터페이스 회로

Country Status (5)

Country Link
US (1) US4855624A (ko)
EP (1) EP0326952A3 (ko)
JP (1) JPH0220919A (ko)
KR (1) KR890013767A (ko)
CA (1) CA1293777C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626309B2 (ja) * 1988-07-22 1994-04-06 株式会社東芝 出力回路
US5019726A (en) * 1989-10-13 1991-05-28 Advanced Micro Devices, Inc. BiCMOS ECL-to-CMOS conversion circuit
DE4010145C1 (ko) * 1990-03-29 1991-01-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5160859A (en) * 1990-10-22 1992-11-03 National Semiconductor Corporation Synchronous internal clock distribution
US5155391A (en) * 1990-10-22 1992-10-13 National Semiconductor Corporation Synchronous internal clock distribution
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
US5367210A (en) * 1992-02-12 1994-11-22 Lipp Robert J Output buffer with reduced noise
EP0765038A3 (en) * 1995-07-27 1998-01-07 Texas Instruments Incorporated Improvements relating to CMOS inverter design

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916430A (en) * 1973-03-14 1975-10-28 Rca Corp System for eliminating substrate bias effect in field effect transistor circuits
SU932617A1 (ru) * 1980-06-05 1982-05-30 Предприятие П/Я М-5209 Устройство согласовани ТТЛ с МДП элементами
US4430582A (en) * 1981-11-16 1984-02-07 National Semiconductor Corporation Fast CMOS buffer for TTL input levels
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
JPS5943631A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd レベル変換入力回路
US4645951A (en) * 1983-08-31 1987-02-24 Hitachi, Ltd. Semiconductor integrated circuit having a C-MOS internal logic block and an output buffer for providing ECL level signals
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
US4642488A (en) * 1985-09-03 1987-02-10 Codex Corporation CMOS input buffer accepting TTL level inputs
US4645954A (en) * 1985-10-21 1987-02-24 International Business Machines Corp. ECL to FET interface circuit for field effect transistor arrays

Also Published As

Publication number Publication date
CA1293777C (en) 1991-12-31
EP0326952A2 (en) 1989-08-09
US4855624A (en) 1989-08-08
EP0326952A3 (en) 1990-03-21
JPH0220919A (ja) 1990-01-24

Similar Documents

Publication Publication Date Title
US4560888A (en) High-speed ECL synchronous logic circuit with an input logic circuit
KR890009068A (ko) 레벨변환회로
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
KR890017875A (ko) 마스터-슬레이브 플립플롭회로
KR920000072A (ko) 반도체 집적회로
KR910006735A (ko) 디지탈 집적회로에 있어서의 테스트 용이화 회로
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR950002010A (ko) 전류제어 전압발생회로
EP0186260B1 (en) An emitter coupled logic gate circuit
KR940012849A (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드 회로
KR970004363A (ko) 전류 모드의 병렬식 아날로그 대 디지털 변환기
KR870009528A (ko) 버퍼회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR890013767A (ko) biCMOS 인터페이스 회로
KR890001274A (ko) 전류미러회로
KR880008539A (ko) 논리 집적 회로
KR940001568A (ko) 레벨 변환 회로
KR890008999A (ko) 디지탈 집적회로
KR880014748A (ko) 전류 발생회로
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
US3247397A (en) Digital-to-analog converter
KR880011802A (ko) 반도체장치
JPS54148464A (en) Pulse generating circuit
JPS63275212A (ja) 電圧変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested