KR970004363A - 전류 모드의 병렬식 아날로그 대 디지털 변환기 - Google Patents

전류 모드의 병렬식 아날로그 대 디지털 변환기 Download PDF

Info

Publication number
KR970004363A
KR970004363A KR1019960019589A KR19960019589A KR970004363A KR 970004363 A KR970004363 A KR 970004363A KR 1019960019589 A KR1019960019589 A KR 1019960019589A KR 19960019589 A KR19960019589 A KR 19960019589A KR 970004363 A KR970004363 A KR 970004363A
Authority
KR
South Korea
Prior art keywords
current
channel
current source
source
analog
Prior art date
Application number
KR1019960019589A
Other languages
English (en)
Inventor
제라드 밸런코트 데이빗
람마스와미 비스와나탄 타얌쿨란가라
Original Assignee
데이빗 엘. 스미스
에이티앤드티 아이피엠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이빗 엘. 스미스, 에이티앤드티 아이피엠 코포레이션 filed Critical 데이빗 엘. 스미스
Publication of KR970004363A publication Critical patent/KR970004363A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/366—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 아날로그 대 디지털 변환기는 제1전류원(22 또는 32), 제2전류원(24 또는 36), 전류 조정기(26 또는 40) 및 전도 채널(20 또는 34)를 포함하고 있으며, 각각의 전도 채널은 개개의 제1전류원, 제2전류원 및 전류 조정기에 결합된다. 아날로그 입력은 제1전류원들로 분할된다. 각각의 제2전류원은 단일의 기준 전류와 관련된다. 제1전류원이 기준 전류보다 큰 전류를 결합하는 각각의 전도 채널에서, 제1전류원은 전류 조정기에 의해서 기준 전류에 결합한다. 대안으로, 제1전류원이 기준 전류보다 작은 전류를 결합하는 각각의 전도채널에서, 전류 조정기는 기준 전류에 결합하지 않고, 제2전류원은 제1전류원과 같은 전류에 결합한다.

Description

전류 모드의 병렬식 아날로그 대 디지털 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예를 적용하기 위한 간단한 회로도.

Claims (32)

  1. 아날로드 대 디지털 변환기를 포함하는 집적 회로 칩에 있어서, 상기 아날로그 대 디지털 변환기는, 아날로그 입력 전류 Lin의 일부에 결합하는 복수개의 제1전류원(22 또는 32)과, 단일의 기준 전류와 관련된 복수개의 제2전류원(24 또는 34)과, 복수개의 전류 조정기(26 또는 36) 및, 개개의 제1전류원(22 또는 32), 개개의 제2전류원(24 또는 36) 및 개개의 전류 조정기에 결합된 복수개의 전도 채널(20 또는 34)을 구비하며, 여기에서 상기 각 전도 채널의 경우, (가) 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 큰 전류를 상기 전도 채널에 결합시키면, 상기 개개의 전류 조정기는 차분 전류를 상기 전도 치녈에 결합시키고 상기 개개의 제2전류원(24 또는 36)은 그와 관련된 기준 전류를 상기 전도 채널에 결합시키며, 그에 의해서 상기 전도 채널과 관련된 제1논리 상태를 발생시키고, (나) 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작은 전류를 상기 전도 채널에 결합시키면, 상기 개개의 전류 조정기는 차분 전류를 상기 전도 채널에 결합시키지 않고 상기 개개의 제2전류원(24 또는 36)은 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합된 전류와 거의 같은 전류를 상기 전도 채널에 결합시키며, 그에 의해서 상기 전도 채널과 관련된 제2논리 상태를 발생시키는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  2. 제1항에 있어서, 각 전도 채널에 대해서 상기 개개의 제1전류원(22 또는 32)은 약 Iin/2N의 실질적으로 일정한 전류와 결합하는 2N개의 제1전류원(22 또는 32)을 구비하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  3. 제2항에 있어서, 각 전도 채널에 대해서 상기 개개의 제2전류원(24 또는 36)은 (가)항에서 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류의 실질적으로 일정한 전류, 그리고 (나)항에서 약 Iin/2N의 실질적으로 일정한 전류와 결합하는 2N개의 제2전류원(24 또는 36)을 구비하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  4. 제1항에 있어서, 각 전도 채널에 대해서 상기 개개의 제1전류원(22 또는 320은 상기 개개의 제2전류원(24 또는 36)보다 높은 출력 임피던스를 갖는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  5. 제1항에 있어서, 각 상기 제2전류원(24 또는 36)에 대해서 상기 관련기준 전류는 다른 제2전류원(24 또는 36)의 기준 전류와 일정한 양자화 레벨만큼 다른 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  6. 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩에 있어서, 아날로그 입력 전류 Iin를 복수개의 실질적으로 정합된 제1전류원(22 또는 32)으로 분할하는 전류 분할기(140와, 다른 어떤 제2전류원(24 또는 36)의 전류와 다른 단일의 기준 전류와 관련된 복수개의 제2전류원(24 또는 36)을 제공하는 전류 발생기와, 복수개의 전류 조정기(28 또는 36) 및, 개개의 제1전류원(22 또는 32), 개개의 제2전류원(24 또는 36) 및 개개의 전류조정기에 결합된 합산 노드를 제공하는 복수개의 전도 채널(20 또는 34)을 구비하며, 여기에서 상기 각 전도 채널의 경우, (가) 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련되 기준 전류보다 큰 제1전류를 상기 전도 채널에 결합시키면, 상기 개개의 제2전류원(24 또는 36)은 그에 관련된 기준 전류를 상기 전도 채널에 결합시키고 상기 개개의 전류 조정기는 차분 전류를 상기 전도 채널에 결합시키며 상기 차분 전류는 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류와 상기 제1전류간의 전류 차를 나타내고, 그에 의해서 상기 전도 채널과 관련된 제1논리 상태를 표시하고, (나) 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작은 제1전류를 상기 전도 채널에 결합시키면, 상기 개개의 전류 조정기는 근본적으로 0(영)인 전류를 상기 전도 채널에 결합시키고, 그에 의해서 대략적으로 상기 제1전류를 상기 전도 채널에 결합시키도록 상기 개개의 제2전류원(24 또는 36)을 구동시키며 상기 전도 채널과 관련된 제2논리 상태를 표시하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  7. 제6항에 있어서, 상기 개개의 제1전류원(22 또는 32)은 상기 개개의 제2전류원(24 또는 36)보다 높은 출력 임피던스를 갖는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  8. 제7항에 있어서, 상기 개개의 제1전류원(22 또는 32)은 제1MOS트랜지스터를 포함하고, 상기 개개의 제2전류원(24 또는 36)은 제2MOS트랜지스터를 포함하여, 상기 제1트랜지스터(32a 내지 32d)의 드레인 대 소스전압은 (나)항에서 보다 (가)항에서 더 작고, 상기 제2트랜지스터(36a 내지 36d)의 드레인 대 소스 전압은 (나)항에서 보다 (가)항에서 더 큰 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  9. 제6항에 있어서, 각 전도 채널은 독립된 금속성인 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  10. 제6항에 있어서, 상기 개개의 전류 조정기는 다이오드(40)인 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  11. 제6항에 있어서, 상기 변환기는 저항 래더 네트워크(resistor ladder network)가 결여된 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  12. 제6항에 있어서, 상기 전도 채널과 관련된 제1논리 상태를 상기 전도 채널에서의 제1전압으로 표시되고, 상기 전도 채널과 관련된 제2논리 상태는 상기 전도 채널에서의 제2전압으로 표시되는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  13. 제6항에 있어서, 상기 전도 채널과 관련된 제1논리 상태는 상기 차분 전류로 표시되고, 상기 전도 채널과 관련된 제2논리 상태는 상기 근본적으로 0(영)인 전류로 표시되는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  14. 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩에 있어서, 0(영) 내지 Imax의 범위의 아날로그 입력전류 Iin를 Iin/2n의 실질적으로 일정한 전류를 발생하고 Iin/2n의 발생시에는 상대적으로 높은 출력 임피던를 갖는 복수개의 제1전류원(22 또는 32)으로 분할하는 전류 분할기(14)와, Imax/22n내지 Imax의 범위의 전류를 발생하고, Imax/22n내지 Imax의 범위의 단일의 기준 전류를 발생할 수 있으며, 상기 각 기준 전류는 가장 가까운 기준 전류와 Imax/22n만큼 다른 복수개의 제2전류원(22 또는 32)을 제공하는 전류 발생기와, 복수개의 다이오드(40)및, 개개의 제1전류원(22 또는 32), 개개의 제2전류원(24 또는 36)및 개개의 전류 조정기에 결합된 합산노드를 제공하며, 상기 개개의 제1 및 제2전류원(22 도는 32, 24 또는 36)중 한개의 전류원은 전류를 상기 전도 채널에 주입시키고, 상기 개개의 제1 및 제2전류원(22 또는 32, 24 또는 36)중 기타의 전류원은 상기 전도 채널로부터 전류을 추출하는 복수개의 전도 채널(20 또는 34)을 구비하며, 여기에서 상기 각 전도 채널의 경우, (가) 상기 개개의 제1전류원(20 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 큰 제1전류를 상기 전도 채널에 결합시키면, 상기 개개의 제2전류원(24 또는 36)은 그에 관련된 기준 전류를 상기 전도 채널에 결합시키고, 상기 다이오드(40)는 차분 전류를 상기 전도 채널에 결합시키며, 상기 차분 전류는 상기 개개의 제2의 전류원(24 또는 36)과 관련된 기준 전류와 상기 제1전류간의 전류 차를 나타내고, 그에 의해서 상기 전도 채널과 관련된 제1논리 상태를 나타내는 전도 채널에서 제2전압을 발생하고, (나) 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작은 제1전류를 상기 전도 채널에 결합시키면, 상기 다이오드(40)는 근복적으로 0(영)인 전류를 상기 전도 채널에 결합시키고, 그에 의해서 상기 제1전류를 상기 전도 채널에 결합시키도록 상기 개개의 제2전류원(24 또는 36)을 조절하며 상기 전도 채널에서 제2논리 레벨을 나타내는 전도채널에서 제2논리 상태를 발생하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  15. 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩에 있어서, 각각 0(영) 내지 Imax의 범위의 아날로그 입력 전류 Iin를 약 Iin/2n의 실질적으로 일정한 전류를 발생하는 2n개의 제1전류원(22 또는 32)으로 분할하는 전류 분할기(14)와,각각 (가) 소정의 제1전류원(24 또는 36) 이외의 다른 어떤 제2전류원(24 또는 36)의 기준 전류와는 일정한 양자화 레벨만큼 상이한 실질적으로 일정한 기준 전류와, (나) 약 Iin/2n의 전류를 제공할 수 있는 전류 발생기와, 2N개의 전류 조정기(26 또는 40)와, Iin과 관련된 2N개의 디지털 코드를 제공하는 2N개의 출력 노드 및, 단방향의 전류 흐름을 위한 개개의 제1전류원(22 또는 32) 및 개개의 제2전류원(24 또는 36)에 결합되고, 또한 각각 개개의 채널 조정기와 개개의 출력 노드에 결합되는 2N개의 전도 채널(20 또는 34)을 구비하며, 여기에서 상기 각 전도 채널의 경우, (가) 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합되는 약 Iin/2n의 전류가 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 크면, 상기 개개의 제2전류원(24 또는 36)은 대략적으로 그에 관련된 기준 전류를 상기 전도 채널에 결합시키고, 상기 개개의 전류 조정기는 Iin/2n과 상기 개개의 제2전류원(24 또는 36)간의 대략적이 차의 차분 전류를 상기 전도 채널에 결합시키며, 상기 개개의 출력 노드에서는 제1논리 상태가 표시되고, (나) 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합되는 약 Iin/2n의 전류가 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작으면, 상기 개개의 제2전류원(24 또는 36)은 약 Iin/2n을 상기 전도 채널에 결합시키도록 조절하고, 상기 개개의 전류 조정기는 약 0(영)인 전류를 상기 전도 채널에 결합시키며, 상기 개개의 출력 노드에서는 제2논리 상태가 표시되는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  16. 제15항에 있어서, 각각의 기준 전류은 약 (J/2N)(Imax/2N)이며, J는 1내지 2M의 범위의 정수인 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  17. 제15항에 있어서, 상기 개개의 제1전류원(22 또는 32)은 제1트랜지스터(32a 내지 32d)를 포함하고, 상기 개개의 제2전류원(24 또는 36)은 제2트랜지스터(36a 내지 36d)를 포함하며, 상기 제1트랜지스터(32a 내지 32d)는 상기 제2트랜지스터(36a 내지 36d)보다 실질적으로 높은 출력 임피던스를 갖는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  18. 제15항에 있어서, 상기 제1트랜지스터(32a 내지 32d)의 드레인 대 소스 전압은 (나)항에서 보다 (가)항에서 더 작고, 상기 제2트랜지스터(36a 내지 36d)의 드레인 대 소스 전압은 (나)항에서 보다 (가)항에서 더 큰 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  19. 제18항에 있어서, 상기 제1트랜지스터(32a 내지 32d)의 드레인 대 소스 전압은 상기 제2트랜지스터(36a 내지 36d)의 드레인 대 소스 전압이 (가)항에 비해 (나)항에서 감소되는 것과 같은 량으로 (가)항에서 보다 (나)항에서 증가하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  20. 제19항에 있어서, Iin/2N의 드레인 전류의 경우, 상기 제1트랜지스터(32a 내지 32d)는 상대적으로 높은 출력 임피던스를 갖고, 상기 제2트랜지스터(36a 내지 36d)는 상대적으로 낮은 출력 임피던스를 갖는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  21. 제20항에 있어서, 각각의 전도 채널의 경우, 상기 개개의 제1전류원(22 또는 32)은 근본적으로 상기 제1트랜지스터(32a 내지 32d)로 구성되고, 상기 개개의 제2전류원(24 또는 36)은 근본적으로 상기 제2트랜지스터(36a 내지 36d)로 구성되며, 상기 개개의 근본적으로 다이오드(40)로 구성되는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  22. 제17항에 있어서, 각각의 제1트랜지스터(32a 내지 32d)의 채널 폭 대 길이 비율은 다른 모든 제1트랜지스터(32a 내지 32d)의 채널 폭 대 길이 비율과 같은 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  23. 제17항에 있어서, 각각의 제2트랜지스터(36a 내지 36d)의 채널 폭 대 길이 비율은 다른 모든 제2트랜지스터(36a 내지 36d)의 채널 폭 대 길이 비율과 같은 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  24. 제23항에 있어서, 각각의 채널 폭 대 길이 비율은 약 JK/2N이며, J는 1 내지 2N의 범위의 정수이고, K는 상수인 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  25. 제15항에 있어서, 상기 변환기에 결합된 총 전류는 많아야 약 Iin+Imax/2N인 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  26. 제15항에 있어서, 상기 2N개의 디지털 코드를 N비트의 이진 디지털 코드로 변환하는 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  27. 제15항에 있어서, 상기 변환기는 저항 래더 네트워크(resistor ladder network)가 결여된 것을 특징으로 하는 아날로그 대 디지털 변환기를 포함하는 집적 회로 칩.
  28. 아날로그 대 디지털 변환을 수행하는 방법에 있어서, 복수개의 제1전류원(22 또는 32)을 제공하는 단계와, 각각의 제2전류원(24 또는 36)의 단일의 기준 전류가 다른 어떤 제2전류원(24 또는 36)의 기준 전류와 상이한 복수개의 제2전류원(24 또는 36)을 제공하는 단계와, 복수개의 조정기(26 또는 40)를 제공하는 단계와, 개개의 제1전류원(22 또는 32)과 개개의 제2전류원(24 또는 36)중 하나의 전류원은 전류를 상기 전도 채널로 주입하고 상기 개개의 제1전류원(22 또는 32)과 상기 개개의 제2전류원(24 또는 36)중 다른 전류원은 상기 전도 채널로부터 전류를 추출하도록 상기 개개의 제1전류원, 상기 제2전류원 및 개개의 전류 조정기에 결합된 복수개의 전도 채널(20 또는 34)을 제공하는 단계와, 아날로그 입력 전류(Iin)의 일부가 각각의 제1전류원(22 또는 32)에 결합 및 제어되도록 상기 아날로그 입력 전류(Iin)를 상기 제1전류원(22 또는 32)에 결합시키는 단계와, 차분 전류를 상기 전도 채널에 결합하는 개개의 전류 조정기와 관련 기준 전류를 상기 전도 채널에 결합하는 개개의 제2전류원(24 또는 36)을 포함하며, 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 큰 전류를 결합시키는 각각의 전도 채널에서 제1전압을 발생하는 단계 및, 차분 전류를 상기 전도채널에 결합하지 않는 개개의 전류 조정기와, 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합되는 전류와 대략적으로 같은 전류를 상기 전도 채널에 결합시키는 개개의 제2전류원(24 또는 36)을 포함하여, 상기 개개의 제1전류원(22 또는 32)이 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작은 전류를 결합시키는 각각의 전도 채널에서 제2전압을 발생하는 단계를 포함하는 것을 특징으로 하는 아날로그 대 디지털 변환방법.
  29. 제28항에 있어서, 0(영) 내지 Imax의 범위의 Iin로서 아날로그 입력 전류를 제공하는 단계와, 각각의 전도 채널에 대해서 상기 개개의 제1전류원(22 또는 32)은 약 Iin/22N의 실질적으로 일정한 전류를 결합시키는 22N개의 제1전류원(22 또는 32)을 제공하는 단계, 및 22N개의 기준 전류의 범위가 Imax/22N내지 Imax/2N이고 각각의 기준 전류가 다른 기준 전류와 Imax/22N만큼 상이하며 상기 제2전압을 발생하는 각각의 전도 채널에 대해서 상기 개개의 제2전류원(24 또는 36)은 약 Iin/22N의 실질적으로 일정한 전류를 상기 전도 채널에 결합시키고, 그에 의해서 Iin과 관련된 2N개의 디지털 코드를 제공하는, 2N개의 제2전류원(24 또는 36)을 제공하는 단계를 포함하는 것을 특징으로 하는 아날로그 대 디지털 변환방법.
  30. 제28항에 있어서, 각각의 제1전류원(22 또는 32)은 Imax/22N내지 Imax/2|N의 범위의 전류에 대해 상대적으로 높은 출력 임피던스를 가지며, 각각의 제2전도 채널은 Imax/22N내지 Imax/2N의 범위의 전류에 대해 상대적으로 낮은 출력 임피던스를 갖는 것을 특징으로 하는 아날로그 대 디지털 변환방법.
  31. 제30항에 있어서, 각각의 제1전류원(22 또는 32)은 제1MOS트랜지스터를 포함하고, 각각의 제2전류원(24 또는 36)은 제2MOS트랜지스터를 포함하며, 각각의 전도 채널은 개개의 제1 및 제2트랜지스터(36a 내지 36d)간의 공통 드레인 연결부를 포함하는 것을 특징으로 하는 아날로그 대 디지털 변환방법.
  32. 아날로그 입력 전류를 복수개의 실질적으로 정합된 제1전류원(22 또는 32)으로 분할하는 전류 분할기(14)와, 각각 단일의 기준 전류와 관련된 복수개의 제2전류원(24 또는 36)과, 복수개의 전류 조정기(26 또는 40)및, 각각 (1) 개개의 제1전류원(22 또는 32), (2) 실질적으로 출력 임피던스가 상기 개개의 제1전류원(22 또는 32)보다 낮은 개개의 제2전류원(24 또는 36) 및 (3) 개개의 전류 조정기에 결합되는 복수개의 제1전도채널(20 또는 32)을 포함하는 집적 회로 칩내에서, 아날로그 대 디지털 변환을 수행하는 방법에 있어서, 상기 아날로그 입력 전류를 상기 전류 분할기(14)에 인가하는 단계와, 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합되는 전류는 상기 개개의 제2전류원(24 또는 36)에 의해서 관련 기준 전류가 상기 전도 채널에 결합되도록 하기 위해서 차분 전류를 상기 전도 채널에 결합시키도록 상기 개개의 전류 조정기를 동작시킴으로써 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 큰 각각의 전도 채널에서, 제1전압을 제공하는 단계 및, 상기 개개의 제1전류원(22 또는 32)에 의해서 상기 전도 채널에 결합되는 전류는 상기 개개의 제2전류원(24 또는 36)으로 하여금 상기 개개의 제1전류원(22 또는 32)과 상기 전도 채널을 결합시키도록 하기 위해서 근본적으로 0(영)인 전류를 상기 전도 채널에 결합시키도록 상기 개개의 전류 조정기를 동작시킴으로써 상기 개개의 제2전류원(24 또는 36)과 관련된 기준 전류보다 작거나 같은 각각의 전도 채널에서, 제2전압을 제공하는 단계를 포함하며, 그에 의해서 상기 제1전압의 각 전도 채널은 제1논리 상태를 표시하고 상기 제2전압의 각 전도 채널은 제2논리 상태를 표시하는 전도 채널에 일대일로 대응하는 논리 상태를 포함하는 디지털 신호를 제공하는 것을 특징으로 하는 아날로그 대 디지털 변환방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019589A 1995-06-02 1996-06-03 전류 모드의 병렬식 아날로그 대 디지털 변환기 KR970004363A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US459,920 1995-06-02
US08/459,920 US5675341A (en) 1995-06-02 1995-06-02 Current-mode parallel analog-to-digital converter

Publications (1)

Publication Number Publication Date
KR970004363A true KR970004363A (ko) 1997-01-29

Family

ID=23826686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019589A KR970004363A (ko) 1995-06-02 1996-06-03 전류 모드의 병렬식 아날로그 대 디지털 변환기

Country Status (3)

Country Link
US (1) US5675341A (ko)
JP (1) JPH08330963A (ko)
KR (1) KR970004363A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407692B1 (en) * 1997-01-22 2002-06-18 Broadcom Corporation Analog to digital converter
US5835048A (en) * 1997-01-22 1998-11-10 Broadcom Corporation Analog-to-digital converter with improved cell mismatch compensation
US6014098A (en) * 1997-01-22 2000-01-11 Broadcom Corporation Analog to digital converter
US6037890A (en) * 1997-09-30 2000-03-14 Intel Corporation Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator
DE19801887A1 (de) * 1998-01-20 1999-07-22 Mannesmann Vdo Ag Integrierter Schaltkreis mit mindestens einem Digitalteil
US6072676A (en) * 1998-04-13 2000-06-06 Analog Devices, Inc. Protection circuit for an excitation current source
US6198421B1 (en) * 1999-02-26 2001-03-06 Intle Corporation Neural-flash analog-to-digital converter using weighted current similation
US7170436B2 (en) * 2004-06-24 2007-01-30 Symwave, Inc. Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits
JP4080488B2 (ja) * 2005-01-27 2008-04-23 富士通株式会社 Ａ／ｄ変換器
US7714762B2 (en) * 2005-04-12 2010-05-11 Massachusetts Institute Of Technology Method and apparatus for current-mode ADC
US7256657B2 (en) * 2005-10-14 2007-08-14 Freescale Semiconductor, Inc. Voltage controlled oscillator having digitally controlled phase adjustment and method therefor
US7279997B2 (en) 2005-10-14 2007-10-09 Freescale Semiconductor, Inc. Voltage controlled oscillator with a multiple gate transistor and method therefor
US7215268B1 (en) * 2005-10-14 2007-05-08 Freescale Semiconductor, Inc. Signal converters with multiple gate devices
EP2267902B1 (en) * 2009-01-26 2013-03-13 Fujitsu Semiconductor Limited Sampling
US9794499B2 (en) * 2014-04-29 2017-10-17 Fermi Research Alliance, Llc Wafer-scale pixelated detector system
US10547294B2 (en) * 2017-06-09 2020-01-28 Analog Devices, Inc. Deskew circuit for automated test systems
US10581448B1 (en) 2018-05-28 2020-03-03 Ali Tasdighi Far Thermometer current mode analog to digital converter
US10862495B1 (en) 2018-04-17 2020-12-08 Ali Tasdighi Far Glitch free current mode analog to digital converters for artificial intelligence
US10797718B1 (en) 2018-04-17 2020-10-06 Ali Tasdighi Far Tiny low power current mode analog to digital converters for artificial intelligence
US10833692B1 (en) 2018-04-17 2020-11-10 Ali Tasdighi Far Small low glitch current mode analog to digital converters for artificial intelligence
JP7426293B2 (ja) * 2020-06-16 2024-02-01 富士フイルムヘルスケア株式会社 ２次元アレイ超音波探触子および加算回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978959A (en) * 1987-10-08 1990-12-18 University Of Toronto Innovations Foundation Analog to digital converter, a digital to analog converter and an operational amplifier therefor
US4926176A (en) * 1988-08-25 1990-05-15 Brooktree Corporation Self-timing analog-to-digital converting system
US4951053A (en) * 1989-01-31 1990-08-21 Hewlett-Packard Company Method and apparatus for switching currents into the summing node of an integrating analog-to-digital converter
US4942399A (en) * 1989-03-15 1990-07-17 International Business Machines Corporation Adaptive flash analog/digital converter for differential input signal
GB9123560D0 (en) * 1991-11-06 1992-01-02 Philips Electronic Associated Multiplying digital-to-analogue converter
US5283582A (en) * 1991-12-20 1994-02-01 Texas Instruments Incorporated Circuitry and method for current input analog to digital conversion

Also Published As

Publication number Publication date
JPH08330963A (ja) 1996-12-13
US5675341A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
KR970004363A (ko) 전류 모드의 병렬식 아날로그 대 디지털 변환기
US7248192B2 (en) Digital to analog converter and a ground offset compensation circuit
US5198747A (en) Liquid crystal display driver and driver method
US5585795A (en) D/A converter including output buffer having a controllable offset voltage
KR980004941A (ko) 출력 전위 공급 회로
US20160062384A1 (en) Current steering mode digital-to-analog converter circuit configured to generate variable output current
EP0466145B1 (en) D/A converter
KR940012849A (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드 회로
JPS6157118A (ja) レベル変換回路
US10340941B1 (en) Trim digital-to-analog converter (DAC) for an R2R ladder DAC
KR900004591B1 (ko) 입력회로
CN109962704B (zh) 信号电平转换电路以及显示驱动设备
US4891535A (en) Single supply ECL to CMOS converter
US10423016B2 (en) Driver for optical modulator
JPH0573292B2 (ko)
KR890013767A (ko) biCMOS 인터페이스 회로
KR880011802A (ko) 반도체장치
US7362142B2 (en) Current source apparatus, light-emitting-device apparatus and digital-analog converting apparatus
US6218871B1 (en) Current-switching method and circuit for digital-to-analog converters
US4404477A (en) Detection circuit and structure therefor
JP2009294632A (ja) ディスプレイ・パネル・ドライバー
KR100615708B1 (ko) 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터
JP2593872B2 (ja) レベル変換回路
US20050068077A1 (en) Local bias generator for adaptive forward body bias
KR20230133237A (ko) 비교 수단을 구비한 장치 및 비교 수단을 구비한 장치의 작동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid