JP2593872B2 - レベル変換回路 - Google Patents

レベル変換回路

Info

Publication number
JP2593872B2
JP2593872B2 JP62131229A JP13122987A JP2593872B2 JP 2593872 B2 JP2593872 B2 JP 2593872B2 JP 62131229 A JP62131229 A JP 62131229A JP 13122987 A JP13122987 A JP 13122987A JP 2593872 B2 JP2593872 B2 JP 2593872B2
Authority
JP
Japan
Prior art keywords
power supply
mos transistor
drain
transistor
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62131229A
Other languages
English (en)
Other versions
JPS63299409A (ja
Inventor
隆国 道関
康生 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62131229A priority Critical patent/JP2593872B2/ja
Publication of JPS63299409A publication Critical patent/JPS63299409A/ja
Application granted granted Critical
Publication of JP2593872B2 publication Critical patent/JP2593872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、小振幅信号をレベル変換して外部負荷容量
を高速に駆動する大振幅信号を出力するレベル変換回路
に係り、特にMOSレベル（高レベル5V,低レベルOV）の信
号を発生する相補形MOSインタフェイス回路に関する。
〔従来の技術〕
MOSレベルの信号を高速に出力する従来の相補形MOS
（以下、CMOSとよぶ）インタフェイス回路を第10図に示
す。これは、バイポーラトランジスタとMOSトランジス
タとを組合せたインタフェイス回路であり、MOSレベル
の信号（高レベル5V,低レベル0V）をMOSインバータで検
出して、外部負荷をバイポーラトランジスタによる外部
負荷駆動回路３により高速に駆動する回路である。外部
負荷駆動回路３は、トーテム・ポール形に接続されたバ
イポーラQ1,Q2で構成され、インバータ回路１は、バイ
ポーラトランジスタQ2を駆動する、pMOSトランジスタT2
とnMOSトランジスタT1とで構成される、CMOSインバータ
と、バイポーラトランジスタQ1を駆動する、２つのnMOS
トランジスタT4,T3で構成される、nMOSインバータで構
成される。CMOSインバータの高電位電源は、外部電源V
CC（5V）に接続され、低電位電源は外部電源VEE（0V）
に接続されている。また、nMOSインバータ２の高電位電
源は、外部負荷駆動回路の出力端子に接続され、低電位
電源はVEEに接続されている。
なお、この種の技術が記載されている文献として、
「Bi CMOSドライバの性能検討；電子通信学会総合全国
大会講演論文集、昭和61年,2−223頁」がある。
〔発明が解決しようとする問題点〕
上記の回路を、電源電圧変換回路を内臓し内部MOS回
路を低電源（3V）で動作させるLSIに適用した場合、第1
0図に示すインタフェイス回路の入力振幅は内部CMOSレ
ベル（高レベル3V,低レベル0V）となるため． （ｉ）CMOSインバータの入力電圧が高レベルの場合、pM
OSトランジスタT2およびnMOSトランジスタT1が同時に導
通する。このため、外部電源VEEレベルの出力を得るた
めには、MOSトランジスタT2のチャネル幅を大きくしな
ければならないため、CMOSインバータに大電流が流れ
る。
（ii）上記の回路は、MOSトランジスタのドレイン・ゲ
ート電圧およびドレイン・ソース電圧が外部電源レベル
の高電圧となるため、ゲート耐圧およびホットキャリァ
等によるデバイス劣化により、高性能な微細MOSトラン
ジスタは使用できない。という問題があった。
本発明の目的は、従来技術での上記した問題点を解決
し、ゲート耐圧の小さい微細MOSトランジスタの使用を
可能とし、高速かつ消費電力の小さいレベル変換回路を
提供することにある。
〔問題点を解決するための手段〕
上記の目的は、入力小振幅信号の高レベル側をさらに
高いレベルにシフトするインバータ回路を具備してなる
第１のレベル変換回路と、入力小振幅信号の低レベル側
を入力と同じ低レベルを維持するようにシフトするイン
バータ回路を具備してなる第２のレベル変換回路と、上
記第1,第２のレベル変換回路の出力がそれぞれゲートに
入力されるCMOSインバータ回路を具備して成る大振幅発
生回路とを設け、この大振幅発生回路の出力をレベル変
換回路の出力とする構成を採用することにより、達成さ
れる。
すなわち、本発明においては、内部MOSレベルの入力
信号を２分し、その一方は反転しつつ信号レベルをシフ
トアップした信号の高レベル側と、他の一方は極性反転
のみで信号レベルは入力信号と同じレベルの信号の低レ
ベル側とをCMOSトランジスタの下記ゲートに印加した
後、これら新たに設定された高低両レベルの信号を合成
することにより、大振幅発生回路を構成している各トラ
ンジスタに大振幅電圧がかかることなく、出力として大
振幅信号を得るようにしたものである。
〔作用〕
大振幅発生回路のCMOSインバータを構成するpMOSトラ
ンジスタとnMOSトランジスタとの直列回路を外部高電位
電源VCC（5V）と外部低電位電源VEE（0V）との間に配置
してpMOSトランジスタのゲートに第１のレベル変換回路
の出力VHを印加しnMOSトランジスタのゲートに第２のレ
ベル変換回路の出力VLを印加する構成とし、入力信号V
inが低レベル（0V）の場合は、第１のレベル変換回路の
出力VHを外部高電位電源VCCレベルに、第２のレベル変
換回路の出力VLを、外部高電位電源VCCよりは低い電圧
値に設定される内部定電源VDD（例えば3V）レベルにシ
フトし、これにより大振幅発生回路の出力VOUTが外部低
電源VEEレベルとなるようにすれば、pMOSトランジスタ
には外部低電圧VEEがかかることはなく、また、入力信
号Vinが高レベル（3V）の場合は、VHをVDDレベルにVLを
VEEレベルにシフトし大振幅発生回路の出力VOUTが外部
高電源VCCレベルとなるようにすれば、大振幅発生回路
のCMOSインバータを構成するすべてのMOSトランジスタ
のゲート・ドレイン間及びゲート・ソース間に高電圧が
かかることはなくなり、耐圧の小さい微細MOSトランジ
スタが使用できることになる。
〔実施例〕
第１図は本発明の一実施例であって、第１のレベル変
換回路４、第２のレベル変換回路５及び大振幅発生回路
６でレベル変換回路８が構成される。
第１のレベル変換回路４は、抵抗R,nMOSトランジスタ
T5,T6の直列接続で構成される。抵抗Ｒは外部高電位電
源VCC（5V）とMOSトランジスタT6のドレイン間に接続さ
れ、MOSトランジスタT6のゲートは内部定電源VDD（3V）
が接続され、ソースはMOSトランジスタT5のドレインに
接続されている。MOSトランジスタT5のソースは外部低
電位電源VEEに接続され、ゲートに内部MOSレベルの信号
Vinが印加され、MOSトランジスタT6のドレインより出力
VHを発生している。
第２のレベル変換回路５は、MOSトランジスタT7,T8で
構成されるCMOSインバータであり、pMOSトランジスタT8
のソースは内部定電源VDDに接続され、nMOSトランジス
タT7のソースは外部低電源VEE（0V）に接続されてい
る。MOSトランジスタT7,T8のゲートには内部MOSレベル
信号Vin（高レベルVDD、低レベルVEE）が入力され、MOS
トランジスタT7,T8のドレインから出力VLを発生してい
る。
大振幅発生回路６は、MOSトランジスタT12、ドレイン
電圧リミッタ回路７、およびMOSトランジスタT9の直列
接続で構成され、pMOSトランジスタT12のソースは外部
高電位電源VCCに接続され、ゲートは第１のレベル変換
回路４の出力VHに接続され、ドレインはドレイン電圧リ
ミッタ回路７に接続されている。ドレイン電圧リミッタ
回路７は、pMOSトランジスタT11とnMOSトランジスタT10
の直列接続で構成され、各トランジスタのゲートには内
部定電源VDDが接続され、各ドレインより出力VOUTを発
生している。MOSトランジスタT10のソースは、MOSトラ
ンジスタT9のドレインに接続され、MOSトランジスタT9
のゲートは、第２のレベル変換回路５の出力VLに接続さ
れ、ソースは外部低電位電源VEEに接続されている。
第１図において本発明の動作説明を行う。
まず、内部MOSレベルの信号Vinが低レベル（0V）の場
合を説明する。
第１のレベル変換回路４は、MOSトランジスタT5が非
導通となり抵抗Ｒに電流が流れないため、出力VHは外部
高電位電源VCCレベルとなる。このとき、MOSトランジス
タT5のドレインは、MOSトランジスタT6のゲートに内部
定電源VDDが印加されているため、外部高電圧VCCがかか
らない。
第２のレベル変換回路５は、CMOSインバータにより出
力VLは、内部定電源VDDレベルとなる。
第1,第２のレベル変換回路の出力は、大振幅信号発生
回路のpMOSトランジスタT12およびnMOSトランジスタT9
のゲートに入力されるため、MOSトランジスタT12は非導
通となり、MOSトランジスタT9は導通する。このため、
大振幅発生回路の出力VOUTは、リミッタ回路のMOSトラ
ンジスタT10およびMOSトランジスタT9を通して外部低電
源VEEレベルとなる。このとき、MOSトランジスタT11の
ゲートは、内部定電源VDDが印加されるため、pMOSトラ
ンジスタT12のドレインには、外部低電圧VEEがかからな
い。
次に、内部MOSレベルの信号Vinが高レベル（3V）の場
合を説明する。
第１のレベル変換回路４は、MOSトランジスタT5が導
通し、抵抗Ｒに電流が流れるため、出力VHは低電位側に
下降する。このとき、抵抗Ｒの抵抗値を調節すれば出力
VHはVDDレベルに設定できる。
第２のレベル変換回路５では、CMOSインバータにより
出力VLは、外部低電源VEEレベルとなる。
第1,第２のレベル変換回路の出力は、大振幅信号回路
６のpMOSトランジスタT12およびnMOSトランジスタT9の
ゲートに入力されるため、MOSトランジスタT12は導通
し、MOSトランジスタT9は非導通となる。このため、大
振幅発生回路６の出力VOUTは、MOSトランジスタT12およ
びリミッタ回路のMOSトランジスタT11を通して外部高電
源VCCレベルになる。
本回路構成では、外部高電位電源VCCのレベルは大振
幅発生回路のMOSトランジスタT9〜T12の全てのゲート・
ドレイン間およびゲート・ソース間に分散印加されるた
め上記大振幅発生回路を構成している各トランジスタに
高電圧がかからないので耐圧の小さい微細MOSトランジ
スタが使用でき、高速に外部負荷を駆動できるという利
点がある。なお、MOSトランスタの耐圧が外部電源電圧
以上の場合には、リミッタ回路を削除することにより高
速に大振幅信号に変換できる。
第２図は、第１図中の第１のレベル変換回路４の第２
の実施例であり、第１図のnMOSトランジスタT6の代わり
にバイポーラトランジスタQ3を用いた回路である。本回
路構成では、バイポーラトランジスタの駆動力が大きい
ため、出力VHの立ち上がり、および立ち下がりを高速化
できる。また、バイポーラトランジスタのベース・コレ
クタ間の耐圧は、MOSトランジスタのドレイン・ゲート
耐圧よりも大きいため、外部高電源VCCが大きくなって
も使用できるという利点がある。
第３図は、第１図中の第１のレベル変換回路４の第３
の実施例であり、第１図のnMOSトランジスタT6の代わり
に直列接続されたダイオードD1〜D3を用いた回路であ
る。本回路構成では、内部定電源VDDを用いなくてもMOS
トランジスタT14のドレインに高電圧がかからないよう
にできるという利点がある。
第４図は、第１図中の第１のレベル変換回路４の第４
の実施例であり、Vinの入力レベルが中間レベル（例え
ば、高レベル4V,低レベル1V）の場合の回路構成を示し
たものである。第１図に示す第１のレベル変換回路４の
前段に、バイポーラトランジスタQ4によるエミッタフォ
ロワ回路41を設け、入力信号の低レベルをVEEレベルに
レベルシフトする回路である。
第５図は、第１図実施例に対応する他の実施例であ
り、Vinの入力レベルがVCC側にある場合（高レベル5V,
低レベル2V）の回路構成を示したものである。第１のレ
ベル変換回路４′は、第１図に示すレベル変換回路を逆
に接続した回路であり、pMOSトランジスタT15,pnpトラ
ンジスタQ5,および抵抗Ｒ′の直列接続で構成し、MOSト
ランジスタT15のゲートに内部MOSレベルの信号Vinを入
力し、バイポーラトランジスタQ5のコレクタを出力端子
VL′とし、ベースに内部定電源VDD′（2V）を接続した
ものである。第２のレベル変換回路５′は、MOSトラン
ジスタT16,T17からなるCMOSインバータを外部高電源VCC
と内部定電源VDD′間に接続したものであり、内部MOSレ
ベルの信号Vinの反転信号VH′を発生する回路である。
第６図は本発明の第２の実施例であり、レベル変換回
路８内の大振幅発生回路の後段にさらに外部負荷駆動回
路９を付加した回路である。大振幅発生回路の出力VOUT
をバイポーラトランジスタQ6のベースに接続することに
より、エミッタフォロワ回路で外部負荷を駆動する回路
である。バイポーラトランジスタQ6のエミッタには、負
荷抵抗として、２つのMOSトランジスタT20,T19が直列接
続され、MOSトランジスタT20のゲートには内部定電源V
DDが接続され、MOSトランジスタT19のゲートには、内部
MOSレベルの反転信号VLが接続されている。本回路構成
では、外部負荷をバイポーラトランジスタで駆動するた
め、高速化が図れる利点がある。また、内部MOSレベル
の信号Vinが低レベルの場合、MOSトランジスタT19は非
導通となるためエミッタフォロワ回路での消費電力を削
減できる利点がある。さらに、MOSトランジスタのドレ
イン・ゲートおよびソース・ゲート間には高電圧がかか
らないため微細MOSトランジスタの使用が可能となる。
第７図は、第６図中の外部負荷駆動回路９の第２の実
施例であり、外部負荷をバイポーラトランジスタQ6,Q7
で駆動する回路である。バイポーラトランジスタQ7のコ
レクタは、バイポーラトランジスタQ6のエミッタおよび
MOSトランジスタT23のドレインに接続され、ベースはMO
SトランジスタT22のソースおよびMOSトランジスタT21の
ドレインに接続され、エミッタは外部低電源に接続され
ている。MOSトランジスタT23のゲートは内部定電源VDD
に接続され、ソースはMOSトランジスタT22のドレインに
接続されている。MOSトランジスタT22のゲートは、内部
MOSレベルの信号の反転信号VLが接続され、MOSトランジ
スタT21のゲートには、内部MOSレベルの信号Vinが接続
され、ソースは外部低電源VEEに接続されている。
本回路構成では、バイポーラトランジスタQ7で外部負
荷を引き抜くため出力V0の立ち下がりが高速化される。
また、バイポーラトランジスタQ7およびMOSトランジス
タT22,T21には、過渡的にしか電流が流れないため消費
電力を削減できる。さらに、MOSトランジスタT21〜T23
のドレイン・ゲートおよびソース・ゲート間には外部電
源レベルの電圧がかからないので、微細MOSトランジス
タが使用でき高速化が図れるという利点がある。
第８図は、第６図中の外部負荷駆動回路９の第３の実
施例であり、第７図の外部負荷駆動回路の第２の実施例
において、MOSトランジスタT23の代わりに、直列接続さ
れたダイオードD4〜D6を接続した回路である。ダイオー
ドD4のアノードは、出力V0端子に接続され、ダイオード
D6のカソードは、MOSトランジスタT22のドレインに接続
されている。また、MOSトランジスタT22のドレインと内
部定電源VDDの間にpMOSトランジスタT24を接続し、ゲー
トに内部MOSレベルの反転信号VLを接続することによ
り、出力V0が外部高電圧よりも高レベルになってもpMOS
トランジスタT22を通して、MOSトランジスタのドレイン
を内部定電源に固定できるという利点がある。
第９図は、第６図中の外部負荷駆動回路９の第４の実
施例であり、外部負荷駆動回路の第2,第３の実施例にお
いて、外部高電源VCCと出力VOUT間およびMOSトランジス
タT22のドレインと外部低電源VEE間にMOSトランジスタ
を接続することにより、V0の出力レベルを完全に外部電
源レベルとする大振幅補償回路91を付加した回路であ
る。ここでは、第２の実施例について説明する。第３の
実施例についても同様である。
pMOSトランジスタT26のソースは、VCCに接続され、ゲー
トは第１のレベル変換回路の出力VHが接続され、ドレイ
ンはpMOSトランジスタT25のソースに接続されている。p
MOSトランジスタT25のゲートは、内部定電位電源VDDに
接続され、ドレインは出力端子V0に接続されている。ま
た、nMOSトランジスタT24のドレインは、nMOSトランジ
スタT22のドレインに接続され、ゲートは内部MOSレベル
の信号の反転信号VLが接続され、ソースはVEEに接続さ
れている。
本回路構成では、バイポーラトランジスタQ6が導通状
態で、バイポーラトランジスタQ7が非導通の場合、直列
接続されたMOSトランジスタT26およびT25を通して、バ
イポーラトランジスタQ6のエミッタは外部高電位電源V
CCまで上昇する。また、バイポーラトランジスタQ7が導
通状態で、バイポーラトランジスタQ6が非導通の場合、
直列接続されたMOSトランジスタT23およびT24を通し
て、バイポーラトランジスタQ7のエミッタは外部低電位
電源VEEまで下降する。このため、出力V0は外部電源レ
ベルの振幅を発生できるという利点がある。また、MOS
トランジスタT23〜T26のドレイン・ゲートおよびソース
・ゲート間に高電圧がかからないため、耐圧の小さいMO
Sトランジスタの使用が可能となる。
なお、第6,第7,第8,第９図に示す回路において、MOS
トランジスタの耐圧が外部電源電圧以上の場合には、MO
SトランジスタT19,T22およびT25のドレインを直接出力
端子に接続することにより高速化が図れる。
〔発明の効果〕
以上説明したように、本発明のレベル変換回路は、大
振幅信号を発生するMOSトランジスタのゲート・ソース
間およびゲート・ドレイン間に、外部高電圧がかからな
い構成となるため、ゲート耐圧の小さい高性能微細MOS
トランジスタの使用が可能となり、高速に外部電源レベ
ルの出力信号を発生できるという利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例回路図、第２図，第３図，第
４図はそれぞれ第１図中の第１のレベル変換回路に対す
る他の実施例回路図、第５図は第１図に対する他の実施
例回路図、第６図は外部負荷駆動回路を備えた本発明の
実施例回路図、第７図，第８図，第９図はそれぞれ外部
負荷駆動回路の他の実施例回路図、第10図は従来例を示
す回路図である。 符号の説明 ４……第１のレベル変換回路 ５……第２のレベル変換回路 ６……大振幅発生回路 ７……ドレイン電圧リミッタ回路 ８……レベル変換回路 ９……外部負荷駆動回路 41……エミッタフォロワ回路 91……大振幅補償回路

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】入力小振幅信号は第５のMOSトランジスタ
    の制御端子に供給され、この第５のMOSトランジスタの
    第１の電源端子は外部低電位電源に、第２の電源端子は
    第６のMOSトランジスタの第１の電源端子に接続されて
    おり、この第６のMOSトランジスタの制御端子には外部
    高電位電源よりも低い電位を有する内部定電源が接続さ
    れ、第２の電源端子は所定の抵抗値を有する抵抗器を介
    して上記外部高電位電源に接続されてなる入力小振幅信
    号を高電位側にシフトする第１のレベル変換回路と、 上記内部定電源を電源電圧とし、上記小振幅信号を入力
    とする互いに相補形となる導電型を有する第７および第
    ８のMOSトランジスタで、かつこれら相補形の両MOSトラ
    ンジスタのゲートが共通接続されて入力側を形成し、ド
    レインが共通接続されて出力側を形成していることによ
    り構成された第１の相補形MOSインバータによりなる入
    力小振幅信号を低電位側にシフトする第２のレベル変換
    回路と、 ソースが上記外部高電位電源に接続され、ゲートが上記
    第６のMOSトランジスタの第２の電源端子に接続されて
    いる第12のMOSトランジスタを有し、かつこの第12のMOS
    トランジスタのドレインは、ドレイン電圧リミッタ回路
    を形成している第10及び第11のMOSトランジスタによる
    第２の相補形MOSインバータの一方のMOSトランジスタと
    なる第11のMOSトランジスタのソースに接続されてお
    り、この第11のMOSトランジスタのゲートは上記ドレイ
    ン電圧リミッタ回路の他の一方を構成しかつ上記第12お
    よび第11のMOSトランジスタとは相補形となる導電型を
    有する第10のMOSトランジスタのゲートと共通接続され
    ると同時に上記内部定電源にも接続されており、またこ
    の第11のMOSトランジスタのドレインは上記第10のMOSト
    ランジスタのドレインおよび当該大振幅発生回路の出力
    端子に接続されており、さらにこの第10のMOSトランジ
    スタのソースは同じ導電型の第９のMOSトランジスタの
    ドレインに、第９のMOSトランジスタのゲートは上記第
    ２のレベル変換回路の出力端子に、ソースは外部低電位
    電源に接続された構成により上記のシフトされた両信号
    を合成し大振幅信号を得る大振幅発生回路と、 を有することを特徴とするレベル変換回路。
  2. 【請求項２】入力小振幅信号は第５のMOSトランジスタ
    の制御端子に供給され、この第５のMOSトランジスタの
    第１の電源端子は外部低電位電源に、第２の電源端子は
    第６のMOSトランジスタの第１の電源端子に接続されて
    おり、この第６のMOSトランジスタの制御端子には外部
    高電位電源よりも低い電位を有する内部定電源が接続さ
    れ、第２の電源端子は所定の抵抗値を有する抵抗器を介
    して上記外部高電位電源に接続されてなる入力小振幅信
    号を高電位側にシフトする第１のレベル変換回路と、 上記内部定電源を電源電圧とし、上記小振幅信号を入力
    とする互いに相補形となる導電型を有する第７および第
    ８のMOSトランジスタで、かつこれら相補形の両MOSトラ
    ンジスタのゲートが共通接続されて入力側を形成し、ド
    レインが共通接続されて出力側を形成していることによ
    り構成された第１の相補形MOSインバータによりなる入
    力小振幅信号を低電位側にシフトする第２のレベル変換
    回路と、 ソースが上記外部高電位電源に接続され、ゲートが上記
    第６のMOSトランジスタの第２の電源端子に接続されて
    いる第12のMOSトランジスタを有し、かつこの第12のMOS
    トランジスタのドレインは、ドレイン電圧リミッタ回路
    を形成している第10および第11のMOSトランジスタによ
    る第２の相補形MOSインバータの一方のMOSトランジスタ
    となる第11のMOSトランジスタのソースに接続されてお
    り、この第11のMOSトランジスタのゲートは上記ドレイ
    ン電圧リミッタ回路の他の一方を構成しかつ上記第12お
    よび第11のMOSトランジスタとは相補形となる導電型を
    有する第10のMOSトランジスタのゲートと共通接続され
    ると同時に上記内部定電源にも接続されており、またこ
    の第11のMOSトランジスタのドレインは上記第10のMOSト
    ランジスタのドレインおよび当該大振幅発生回路の出力
    端子に接続されており、さらにこの第10のMOSトランジ
    スタのソースは同じ導電型の第９のMOSトランジスタの
    ドレインに、第９のMOSトランジスタのゲートは上記第
    ２のレベル変換回路の出力端子に、ソースは外部低電位
    電源に接続された構成により上記のシフトされた両信号
    を合成し大振幅信号を得る大振幅発生回路と、 上記大振幅発生回路の出力を、コレクタが外部高電位電
    源に接続された第６のバイポーラトランジスタのベース
    に接続し、上記第６のバイポーラトランジスタのエミッ
    タ端は低電位側に配置された第20のMOSトランジスタの
    ドレインに接続され、上記第20のMOSトランジスタのゲ
    ートは上記内部定電源に接続されており、この第20のMO
    Sトランジスタのソースはさらに定電位側に配置された
    第19のMOSトランジスタのドレインに接続され、この第1
    9のMOSトランジスタのゲートは上記第２のレベル変換回
    路の出力に、またソースは外部低電位電源に接続され、
    かつ出力信号を上記第６のバイポーラトランジスタのエ
    ミッタと、上記第20のMOSトランジスタのドレインとの
    接続点から取り出す構成の外部負荷駆動回路と を有することを特徴とするレベル変換回路。
  3. 【請求項３】入力小振幅信号は第５のMOSトランジスタ
    の制御端子に供給され、この第５のMOSトランジスタの
    第１の電源端子は外部低電位電源に、第２の電源端子は
    第６のMOSトランジスタの第１の電源端子に接続されて
    おり、この第６のMOSトランジスタの制御端子には外部
    高電位電源よりも低い電位を有する内部定電源が接続さ
    れ、第２の電源端子は所定の抵抗値を有する抵抗器を介
    して上記外部高電位電源に接続されてなる入力小振幅信
    号を高電位側にシフトする第１のレベル変換回路と、 上記内部定電源を電源電圧とし、上記小振幅信号を入力
    とする互いに相補形となる導電型を有する第７および第
    ８のMOSトランジスタで、かつこれら相補形の両MOSトラ
    ンジスタのゲートが共通接続されて入力側を形成し、ド
    レインが共通接続されて出力側を形成していることによ
    り構成された第１の相補形MOSインバータによりなる入
    力小振幅信号を低電位側にシフトする第２のレベル変換
    回路と、 ソースが上記外部高電位電源に接続され、ゲートが上記
    第６のMOSトランジスタの第２の電源端子に接続されて
    いる第12のMOSトランジスタを有し、かつこの第12のMOS
    トランジスタのドレインは、ドレイン電圧リミッタ回路
    を形成している第10および第11のMOSトランジスタによ
    る第２の相補形MOSインバータの一方のMOSトランジスタ
    となる第11のMOSトランジスタのソースに接続されてお
    り、この第11のMOSトランジスタのゲートは上記ドレイ
    ン電圧リミッタ回路の他の一方を構成しかつ上記第12お
    よび第11のMOSトランジスタとは相補形となる導電型を
    有する第10のMOSトランジスタのゲートと共通接続され
    ると同時に上記内部定電源にも接続されており、またこ
    の第11のMOSトランジスタのドレインは上記第10のMOSト
    ランジスタのドレインおよび当該大振幅発生回路の出力
    端子に接続されており、さらにこの第10のMOSトランジ
    スタのソースは同じ導電型の第９のMOSトランジスタの
    ドレインに、第９のMOSトランジスタのゲートは上記第
    ２のレベル変換回路の出力端子に、ソースは外部低電位
    電源に接続された構成により上記のシフトされた両信号
    を合成し大振幅信号を得る大振幅発生回路と、 上記大振幅発生回路の出力を、コレクタが外部高電位電
    源に接続された第６のバイポーラトランジスタのベース
    に接続し、上記第６のバイポーラトランジスタのエミッ
    タは低電位側に配置された第７のバイポーラトランジス
    タのコレクタに接続されており、上記第７のバイポーラ
    トランジスタのエミッタは外部低電位電源に、ベースに
    は第21のMOSトランジスタのドレイン及び第22のMOSトラ
    ンジスタのソースに接続されており、かつ上記第21のMO
    Sトランジスタのソースは外部低電位電源に接続され、
    ゲートには上記入力小振幅信号が印加され、上記第22の
    MOSトランジスタのゲートは上記第２のレベル変換回路
    の出力に、ドレインは第23のMOSトランジスタのソース
    に接続され、この第23のMOSトランジスタのドレインは
    上記第７のバイポーラトランジスタのコレクタに接続さ
    れ、ゲートは上記内部定電源に接続され、上記第７のバ
    イポーラトランジスタのコレクタ、上記第６のバイポー
    ラトランジスタのエミッタおよび上記第23のMOSトラン
    ジスタのドレインの接続点から出力信号を送出する外部
    負荷駆動回路と を有していることを特徴とするレベル変換回路。
  4. 【請求項４】入力小振幅信号は第５のMOSトランジスタ
    の制御端子に供給され、この第５のMOSトランジスタの
    第１の電源端子は外部低電位電源に、第２の電源端子は
    第６のMOSトランジスタの第１の電源端子に接続されて
    おり、この第６のMOSトランジスタの制御端子には外部
    高電位電源よりも低い電位を有する内部定電源が接続さ
    れ、第２の電源端子は所定の抵抗値を有する抵抗器を介
    して上記外部高電位電源に接続されてなる入力小振幅信
    号を高電位側にシフトする第１のレベル変換回路と、 上記内部定電源を電源電圧とし、上記小振幅信号を入力
    とする互いに相補形となる導電型を有する第７および第
    ８のMOSトランジスタで、かつこれらの相補形の両MOSト
    ランジスタのゲートが共通接続されて入力側を形成し、
    ドレインが共通接続されて出力側を形成していることに
    より構成された第１の相補形MOSインバータによりなる
    入力小振幅信号を低電位側にシフトする第２のレベル変
    換回路と、 ソースが上記外部高電位電源に接続され、ゲートが上記
    第６のMOSトランジスタの第２の電源端子に接続されて
    いる第12のMOSトランジスタを有し、かつこの第12のMOS
    トランジスタのドレインは、ドレイン電圧リミッタ回路
    を形成している第10および第11のMOSトランジスタによ
    る第２の相補形MOSインバータの一方のMOSトランジスタ
    となる第11のMOSトランジスタのソースに接続されてお
    り、この第11のMOSトランジスタのゲートは上記ドレイ
    ン電圧リミッタ回路の他の一方を構成しかつ上記第12お
    よび第11のMOSトランジスタとは相補形となる導電型を
    有る第10のMOSトランジスタのゲートと共通接続される
    と同時に上記内部定電源にも接続されており、またこの
    第11のMOSトランジスタのドレインは上記第10のMOSトラ
    ンジスタのドレインおよび当該大振幅発生回路の出力端
    子に接続されており、さらにこの第10のMOSトランジス
    タのソースは同じ導電型の第９のMOSトランジスタのド
    レインに、第９のMOSトランジスタのゲートは上記第２
    のレベル変換回路の出力端子に、ソースは外部低電位電
    源に接続された構成により上記のシフトされた両信号を
    合成し大振幅信号を得る大振幅発生回路と、 上記大振幅発生回路の出力を、コレクタが外部高電位電
    源に接続された第６のバイポーラトランジスタのベース
    に接続し、上記第６のバイポーラトランジスタのエミッ
    タは低電位側に配置された第７のバイポーラトランジス
    タのコレクタに接続されており、この第７のバイポーラ
    トランジスタのエミッタは外部低電位電源に、ベースは
    ソースが外部低電位電源に、ゲートが上記入力小振幅信
    号に接続されている第21のMOSトランジスタのドレイン
    およびゲートが上記第２のレベル変換回路の出力に接続
    されている第22のMOSトランジスタのソースに接続され
    ており、上記第７のバイポーラトランジスタのコレクタ
    に複数個の直列接続されたダイオードのアノード側を接
    続し、他端のカソード側は第22のMOSトランジスタのド
    レイン及び上記第21および第22のトランジスタとは異な
    る導電型の第24のMOSトランジスタのドレインに接続さ
    れ、かつ、この第24のトランジスタのゲートは上記第22
    のMOSトランジスタのゲートに、ソースは上記内部定電
    源に接続され、上記第７のバイポーラトランジスタのコ
    レクタ、上記第６のバイポーラトランジスタのエミッタ
    および上記ダイオードのアノード側の接続点から出力信
    号を送出する構成の外部負荷駆動回路と を有することを特徴とするレベル変換回路。
  5. 【請求項５】入力小振幅信号は第５のMOSトランジスタ
    の制御端子に供給され、この第５のMOSトランジスタの
    第１の電源端子は外部低電位電源に、第２の電源端子は
    第６のMOSトランジスタの第１の電源端子に接続されて
    おり、この第６のMOSトランジスタの制御端子には外部
    高電位電源よりも低い電位を有する内部定電源が接続さ
    れ、第２の電源端子は所定の抵抗値を有する抵抗器を介
    して上記外部高電位電源に接続されてなる入力小振幅信
    号を高電位側にシフトする第１のレベル変換回路と、 上記内部定電源を電源電圧とし、上記小振幅信号を入力
    とする互いに相補形となる導電型を有する第７および第
    ８のMOSトランジスタで、かつこれら相補形の両MOSトラ
    ンジスタのゲートが共通接続されて入力側を形成し、ド
    レインが共通接続されて出力側を形成していることによ
    り構成された第１の相補形MOSインバータによりなる入
    力小振幅信号を低電位側にシフトする第２のレベル変換
    回路と、 ソースが上記外部高電位電源に接続され、ゲートが上記
    第６のMOSトランジスタの第２の電源端子に接続されて
    いる第12のMOSトランジスタを有し、かつこの第12のMOS
    トランジスタのドレインは、ドレイン電圧リミッタ回路
    を形成している第10および第11のMOSトランジスタによ
    る第２の相補形MOSインバータの一方のMOSトランジスタ
    となる第11のMOSトランジスタのソースに接続されてお
    り、この第11のMOSトランジスタのゲートは上記ドレイ
    ン電圧リミッタ回路の他の一方を構成しかつ上記第12お
    よび第11のMOSトランジスタとは相補形となる導電型を
    有する第10のMOSトランジスタのゲートと共通接続され
    ると同時に上記内部定電源にも接続されており、またこ
    の第11のMOSトランジスタのドレインは上記第10のMOSト
    ランジスタのドレインおよび当該大振幅発生回路の出力
    端子に接続されており、さらにこの第10のMOSトランジ
    スタのソースは同じ導電型の第９のMOSトランジスタの
    ドレインに、第９のMOSトランジスタのゲートは上記第
    ２のレベル変換回路の出力端子に、ソースは外部低電位
    電源に接続された構成により上記のシフトされた両信号
    を合成し大振幅信号を得る大振幅発生回路と、 上記大振幅発生回路の出力を、コレクタが外部高電位電
    源に接続された第６のバイポーラトランジスタのベース
    に接続し、上記第６のバイポーラトランジスタのエミッ
    タは低電位側に配置された第７のバイポーラトランジス
    タのコレクタに接続されており、この第７のバイポーラ
    トランジスタのエミッタは外部低電位電源に、ベースは
    ソースが外部低電位電源に、ゲートが上記入力小振幅信
    号に接続されている第21のMOSトランジスタのドレイン
    およびゲートが上記第２のレベル変換回路の出力に接続
    されている第22のMOSトランジスタのソースに接続され
    ており、この第22のMOSトランジスタのドレインはベー
    スが上記第２のレベル変換回路の出力に、ソースが外部
    低電位電源に接続されている第24のMOSトランジスタの
    ドレインに接続され、同時に第22のMOSトランジスタの
    ドレインは第23のMOSトランジスタのソースに接続され
    ており、この第23のMOSトランジスタのゲートは上記内
    部定電源と上記第21乃至第24のMOSトランジスタとは導
    電型の異なる第25のMOSトランジスタのドレインに接続
    され、この第25のMOSトランジスタのゲートは上記内部
    定電源および上記第23のMOSトランジスタのゲートに接
    続され、上記第25のMOSトランジスタのソースはゲート
    が上記第１のレベル変換回路の出力に、ソースが外部高
    電位電源に接続されている第26のMOSトランジスタのド
    レインに接続され、上記第７のバイポーラトランジスタ
    のコレクタ、第６のバイポーラトランジスタのエミッ
    タ、第23のMOSトランジスタのドレインおよび第25のMOS
    トランジスタのドレインの接続点から出力信号を送出す
    る構成の大振幅補償回路を有する外部負荷駆動回路と を有することを特徴とするレベル変換回路。
JP62131229A 1987-05-29 1987-05-29 レベル変換回路 Expired - Lifetime JP2593872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62131229A JP2593872B2 (ja) 1987-05-29 1987-05-29 レベル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62131229A JP2593872B2 (ja) 1987-05-29 1987-05-29 レベル変換回路

Publications (2)

Publication Number Publication Date
JPS63299409A JPS63299409A (ja) 1988-12-06
JP2593872B2 true JP2593872B2 (ja) 1997-03-26

Family

ID=15053043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62131229A Expired - Lifetime JP2593872B2 (ja) 1987-05-29 1987-05-29 レベル変換回路

Country Status (1)

Country Link
JP (1) JP2593872B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
USRE40132E1 (en) 1988-06-17 2008-03-04 Elpida Memory, Inc. Large scale integrated circuit with sense amplifier circuits for low voltage operation
JP3019668B2 (ja) * 1993-05-21 2000-03-13 日本電気株式会社 半導体論理回路
AU2319600A (en) 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467363A (en) * 1977-11-08 1979-05-30 Sharp Corp C-mos circuit of high voltage operation
JPS61198915A (ja) * 1985-02-28 1986-09-03 Canon Inc 高電圧出力回路

Also Published As

Publication number Publication date
JPS63299409A (ja) 1988-12-06

Similar Documents

Publication Publication Date Title
US4217502A (en) Converter producing three output states
US5510731A (en) Level translator with a voltage shifting element
US4713600A (en) Level conversion circuit
US20080100342A1 (en) Circuit arrangement comprising a level shifter and method
US6404230B1 (en) Level-shifting pass gate
EP0231062A1 (en) Level conversion circuit
US5012137A (en) ECL-CMOS converter
IE861394L (en) Input buffer
JPH02290327A (ja) デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路
JP2585599B2 (ja) 出力インタ−フエ−ス回路
JPH0436606B2 (ja)
JP3240042B2 (ja) 半導体出力回路
JPS6157118A (ja) レベル変換回路
US20090289668A1 (en) Output driver circuit for an integrated circuit
JPH0220017B2 (ja)
US4031409A (en) Signal converter circuit
JP2593872B2 (ja) レベル変換回路
KR930018822A (ko) 저전력 레벨 변환기
JPH06177744A (ja) レベル変換回路
US20070132498A1 (en) Output circuit
US7737735B2 (en) Output circuit for outputting a signal with a high-voltage amplitude
JP4641660B2 (ja) レベルシフト回路
JP2006025085A (ja) Ｃｍｏｓ駆動回路
JP3320757B2 (ja) 電圧を変換するための装置及び方法
JPH07105709B2 (ja) 電圧変換回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11