JP3320757B2 - 電圧を変換するための装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子回路の分野に関連
し、詳細には電圧レベル変換器に関する。

【０００２】

【従来の技術及び課題】従来のデジタル回路アプリケー
ションでは、通常はＥＣＬ、ＣＭＯＳ、ＴＴＬのような
デザインを用いて様々な論理回路を組み合わせている。
一般的にＣＭＯＳとＴＴＬは互換性があるがＥＣＬは大
概論理高及び論理低を表す異なった電圧を用いる。従来
のＥＣＬでは−１．７ボルトは論理低を表すために用い
られ、−０．９５ボルトは論理高を表すために用いられ
ている。同様に擬似ＥＣＬ論理が電圧供給レールの存在
を利用するために用いられ得る。例えば供給レールに０
ボルトと５ボルトを供給すると擬似ＥＣＬ回路は３．３
ボルトの信号を論理低に、４．０５ボルトの信号を論理
高に用いる。

【０００３】同一回路で異なる電圧が度々用いられるた
めＥＣＬ信号を適切なＣＭＯＳ又はＴＴＬ対応に変換す
る回路を提供することが必要である。ＥＣＬ信号をＣＭ
ＯＳ機能又はＴＴＬ機能信号に変換するような様々な回
路がデザインされている。然し、ＥＣＬ信号は変換器を
介してＣＭＯＳ又はＴＴＬ回路の入力部へ伝えねばなら
ない。従って変換器を介した伝達遅延時間は、大変重要
なものになる。

【０００４】１−２ナノ秒の変換伝達時間は現在の技術
としては短いと見なされている。それにも関わらず、こ
の大きさの伝達遅延は多くのアプリケーションには受け
入れられ得ない。

【０００５】従って、低から高及び高から低の移行の双
方に関連する伝達遅延を最小限にするようにＥＣＬから
ＣＭＯＳ又はＴＴＬへの変換を提供する回路及び方法が
必要である。

【０００６】

【課題を解決するための手段及び作用】本発明は電圧を
変換する方法及び装置を提供し入力信号に応じて電圧領
域に第１及び第２制御電圧を発生させる入力部から成
る。レベル変換部はそれぞれ前記制御電圧に結合した第
１、第２制御電圧の移行に応じて、即移行可能であるよ
うな前記電圧領域内にある前記制御電圧のうちの１つに
応じて電流を保持する複数のトランジスタからなる。出
力部は前記第１及び第２インバータに応じて出力信号を
発生する。

【０００７】本発明は低から高及び高から低の双方の入
力移行に関する伝達遅延を著しく低下させる技術利点を
提供する。本発明はＥＣＬからＣＭＯＳへ及びＥＣＬか
らＴＴＬへの変換に適応する。

【０００８】

【実施例】本発明の実施例及び利点は図１を参照するこ
とにより最も良く理解できる。図１は高電流ドライブ機
能のＥＣＬからＣＭＯＳまたはＴＴＬへの電流レベル変
換器１０の略図である。電圧レベル変換器１０の入力部
１１はｎｐｎトランジスタ１６のベース１４に結合され
ている入力端子１２で始まる。ｎｐｎトランジスタ１６
は第１電圧線２０（Ｖｃｃとして示されている）に結合
されているコレクタ１８と、レジスタ２４を介して第２
電圧線２６（ｇｒｏｕｎｄとして示されている）に結合
されているエミッタ２２とを持つ。ｎｐｎトランジスタ
１６のエミッタ２２は又ノードＡでｎｐｎトランジスタ
３０のベース２８とも結合されている。ｎｐｎトランジ
スタ３０はレジスタ３４を介して第１電圧線２０に結合
されているコレクタ３２及びｎｐｎトランジスタ４０の
エミッタ３８、ｎｐｎトランジスタ４４のコレクタ４２
とに結合されているエミッタ３６とを持つ。ｎｐｎトラ
ンジスタ４０はレジスタ４８を介し第１電圧線２０に結
合されているコレクタ４６及び基準電圧Ｖ_bb1 に結合さ
れているベース５０とを持つ。ｎｐｎトランジスタ４４
のエミッタ５２はレジスタ５４を介し第２電圧線２６に
結合されている。ｎｐｎトランジスタ４４のベース５６
は電圧Ｖ_csに結合されている。

【０００９】ｎｐｎトランジスタ５８は第１電圧線２０
に結合されているコレクタ６０及びノードＢでｎｐｎト
ランジスタ４０のコレクタ４６に結合されているベース
６２とをもつ。ｎｐｎトランジスタ５８のエミッタ６４
はｎチャネル電界効果トランジスタ（ＦＥＴ）６８のド
レイン６６に結合されている。ｎチャネルＦＥＴ６８は
第２電圧線２６に結合されているソース７０及びｎｐｎ
トランジスタ７６のエミッタ７４に結合されているゲー
ト７２とを持つ。ｎｐｎトランジスタ７６は第１電圧線
２０に結合されているコレクタ７８及びノードＣでｎｐ
ｎトランジスタ３０のコレクタ３２と結合しているベー
ス８０とを持つ。ｎｐｎトランジスタ７６のエミッタ７
４はさらにｎチャネルＦＥＴ８４のドレイン８２とも結
合している。ｎチャネルＦＥＴ８４は第２電圧線２６に
結合されているソース８６及びｎｐｎトランジスタ５８
のエミッタ６４に結合されているゲート８８とを持つ。

【００１０】レベル変換器８９はノードＤ及びＥで信号
を受ける。ｐチャネルＦＥＴ９０は第１電圧線２０に結
合されているソース９２及びｎチャネルＦＥＴ９８のゲ
ート９６、更にノードＤでｎｐｎトランジスタ５８のエ
ミッタ６４と結合されているゲート９４とを持つ。ｎチ
ャネルＦＥＴ９８はｐチャネルＦＥＴ９０のドレイン１
０２に結合されるドレイン１００をもつ。ｎチャネルＦ
ＥＴ９８のソース１０４は第２電圧線２６に結合されて
いる。

【００１１】ｐチャネルＦＥＴ１０６は第１電圧線２０
に結合されているソース１０８及びｎチャネルＦＥＴ１
１４のゲート１１２、更にノードＥでｎｐｎトランジス
タ７６のエミッタ７４に結合されているゲート１１０と
を持つ。ｎチャネルＦＥＴ１１４はｐチャネルＦＥＴ１
０６のドレイン１１８に結合されているドレイン１１６
を持つ。ｎチャネルＦＥＴ１１４のソース１２０はｎｐ
ｎトランジスタ１２４のコレクタ１２２に結合されてい
る。ｎｐｎトランジスタ１２４は第２電圧線２６に結合
されているエミッタ１２６及びｎｐｎトランジスタ１２
４のコレクタ１２２とｎｐｎトランジスタ１３２のエミ
ッタ１３０とに結合されているベース１２８とを持つ。
ｎｐｎトランジスタ１３２は第１電圧線２０に結合され
ているコレクタ１３４及び電圧Ｖ_csに結合されているベ
ース１３６を持つ。

【００１２】出力部１３７はノードＦ及びＧで信号を受
ける。ｐチャネルＦＥＴ１３８はｐチャネルＦＥＴ１０
６のドレイン１１８に、更にノードＦでｎチャネルＦＥ
Ｔ１１４のドレイン１１６に結合されているソース１４
０を持つ。ｐチャネルＦＥＴ１３８のゲート１４２は第
２電圧線２６に結合されている。ｐチャネルＦＥＴ１３
８のドレイン１４４はｎチャネルＦＥＴ１４８にドレイ
ン１４６に結合されている。ｎチャネルＦＥＴ１４８は
ｐチャネルＦＥＴ９０のドレイン１０２に、更にノード
ＧでｎチャネルＦＥＴ９８のドレイン１００に結合され
ているゲート１５０をもつ。ｎチャネルＦＥＴ１４８の
ソース１５２はｎチャネルＦＥＴ１５６のドレイン１５
４に結合されている。ｎチャネルＦＥＴ１５６は第１電
圧線２０に結合されているゲート１５８及び第２電圧線
２６に結合されているソース１６０を持つ。ｎｐｎトラ
ンジスタ１６２は第１電圧線２０に結合されているコレ
クタ１６４及びノードＦに結合されているベース１６６
を持つ。ｎｐｎトランジスタ１６２のエミッタ１６８は
出力端子１７０に結合されている。出力端子１７０は更
にｐチャネルＦＥＴ１３８のドレイン１４４及びｎチャ
ネルＦＥＴ１４８のドレイン１４６に結合される。ｎｐ
ｎトランジスタ１７４のコレクタ１７２は又出力端子１
７０に結合されている。ｎｐｎトランジスタ１７４は第
２電圧線２６に結合されているエミッタ１７６及びｎチ
ャネルＦＥＴ１４８のソース１５２に結合され、更にｎ
チャネルＦＥＴ１５６のドレイン１５４に結合されてい
るべーす１７８を持つ。

【００１３】変換器１０の動作の説明のため、入力端子
１２に供給される電圧レベルは３．２９ボルトから４．
０２ボルトの間の範囲の擬似ＥＣＬであると仮定する。
電圧レベル変換器１０は上で定義した擬似ＥＣＬ電圧レ
ベルに関して示されているが他の電圧レベルも入力端子
１２に供給され得る。例えば第１電圧線２０を０ボルト
にセットし第２電圧線２６を−５ボルトにセットしＶ
_bb1 を−２．１４ボルトに、Ｖ_csを−３．７０ボルトに
セットすると−０．９５ボルトから−１．７ボルトに範
囲の入力端子１２の標準ＥＣＬ電圧レベルに対応して出
力端子１７０では−０．１４ボルトから−４．９３ボル
トの範囲のＣＭＯＳインバート電圧レベルになる。

【００１４】実施例で第１電圧線が５ボルト、第２電圧
線が０ボルト、Ｖ_bb1 が２．８６ボルト、Ｖ_csが１．２
９５ボルトにセットされると４．０２ボルトから３．２
９ボルトの範囲の入力端子１２の擬似ＥＣＬ電圧レベル
に対応して出力端子１７０では４．８６ボルトから０．
０７ボルトのＣＭＯＳ電圧レベルになる。更に出力端子
１７０に４．８６ボルトから０．０７ボルトの範囲で供
給される電圧はＴＴＬ回路と互換性がある。

【００１５】動作では入力部１１のトランジスタ１６が
入力端子１２に供給されている電圧を１つのＶ_be（約
０．８５ボルト）で減少させ、それによって電力を保持
する。トランジスタ３０及び４０は共にノードＡで電圧
をＶ_bb1 と比較する差動増幅器として差動する。Ｖ_bb1
はノードＡの電圧が論理高信号であるか論理低信号であ
るかを決める基準電圧である。トランジスタ４４は差動
増幅器の電流ソースとして差動する。実施例でＶ_csは従
来のＥＣＬ入力回路より高い電流を流す、約１．２９５
ボルトにセットされる。この高電流はレジスタ３４及び
４８で増加した値と結び付き、レジスタ３４及び４８の
電圧降下を増加させ、それによってノードＣ及びＢでそ
れぞれ信号振幅を増加する。

【００１６】トランジスタ３０、トランジスタ４０のい
ずれかがノードＡの電圧がＶ_bb1 より大きいか小さいか
によって必要な電流をトランジスタ４４に供給する。ノ
ードＡがＶ_bb1 より大きい場合（即ち入力が論理高であ
る時）ノードＢの電圧は第１電圧線２０の電圧（即ち５
ボルト）に等しくノードＣの電圧は約３．６２ボルト
（Ｖ_cs及びレジスタ３４の値を変えることによって調整
し得る）に等しくなる。反対に入力が論理低の場合ノー
ドＣは約５ボルト、ノードＢは３．６２ボルト（Ｖ_cs及
びレジスタ４８の値を変えることによって調整し得る）
になる。実施例ではレジスタ３４及び４８のいずれも１
９５８オームの抵抗を持ち、レジスタ５４は５８５オー
ムの抵抗を持ち、レジスタ２４は９３７５オームの抵抗
を持つ。

【００１７】トランジスタ５８及び７６は１つのＶ_beに
よってノードＢ及びＣで電圧を減少させるエミッタフォ
ロアとして構成する。ｎチャネルトランジスタ６８及び
８４は、それぞれエミッタフォロアトランジスタ５８及
び７６への能動負荷として機能する。トランジスタ６８
及び８４によって与えられた負荷はノードＤ及びＥの電
圧によって必要に応じて調整し、電力を保持する。

【００１８】トランジスタ９０及び９８のノードＤで信
号を入力するＣＭＯＳインバータを形成する。同様にト
ランジスタ１０６および１１４はノードＥで信号を入力
するＣＭＯＳインバータを形成する。以下により詳細に
述べられているように、回路の速度を増すため２つのＣ
ＭＯＳインバータは通常の２．５ボルトのＣＭＯＳイン
バータトリップ電圧より高くスキューされたトリップ電
圧を持つ。トランジスタ１３２及び１２４はノードＦ
（トランジスタ１０６及び１１４によって形成されたイ
ンバータの出力）をトランジスタ１２４のベース１２８
とエミッタ１２６との間の電位である０．８ボルトのバ
イアス電圧より上に保持する。

【００１９】トランジスタ１６２及び１７４は出力端子
１７０の出力移行時間を加速する。ノードＦが論理高で
ある場合、トランジスタ１６２は即出力端子１７０を第
１電圧線２０の電圧下の１つのＶ_beに引きつける。ｐチ
ャネルトランジスタ１３８は更に出力端子１７０をノー
ドＦ（約４．８６ボルト）の電圧に引きつける。反対に
ノードＧ（トランジスタ９０及び９８によって形成され
たインバータの出力）が論理高に近い場合トランジスタ
１７４は出力端子１７０を第２電圧線２６の電圧の上の
１つのＶ_beに引きつける。トランジスタ１５６はトラン
ジスタ１４８と共に出力端子１７０を更に第２電圧線２
６へ引きつける。

【００２０】回路の動作は入力端子１２で供給される論
理高と論理低の双方に関して述べられる。入力端子１２
に論理低信号（即ち３．２９ボルト）が供給されるとト
ランジスタ１６が導通しノードＡは２．４４ボルトの電
圧を持つ。ノードＡが２．４４ボルトになりＶ_bb1 で
２．８６ボルトを下回ると、トランジスタ３０は導通し
ない。トランジスタ４０は導通せずトランジスタ４４へ
必要な電流を供給する。トランジスタ３０が導通しない
ため電圧レベルはノードＣで５ボルトである。トランジ
スタ４０が導通する間、レジスタ４８を通って１．３８
ボルト降下するためノードＢの電圧レベルは３．６２ボ
ルトである。ノードＢとＣとの間のより大きな電圧レベ
ル差でさえレジスタ４８の値及びトランジスタ４４を介
して流れる電流を更に増加させることによって成され得
る。

【００２１】トランジスタ５８のベース６２とエミッタ
６４との間の電位は０．８５ボルトである。同様にトラ
ンジスタ７６のベース８０とエミッタ７４との間の電位
も０．８５ボルトである。従って、ノードＢの電圧が
３．６２ボルトであるためノードＤの電圧は２．７７ボ
ルトである。ノードＣの電圧は５ボルトであるためノー
ドＥの電圧は４．１５ボルトである。トランジスタ６８
及び８４はそれぞれトランジスタ５８及び７６の低電力
アクティブ・プルダウンとして機能する。

【００２２】典型的なＣＭＯＳインバータでｐチャネル
トランジスタのチャネル幅をｎチャネルと比較すると
２：１の割合である。実施例ではｐチャネルトランジス
タ９０のチャネル幅はｎチャネルトランジスタ９８と比
較して７．７２：１でありトランジスタ９８に比較して
トランジスタ９０を通る電圧レベルの降下の割合が同様
に減少している。トランジスタ９０及び９８によって形
成されたインバータは通常の２．５ボルトのＣＭＯＳイ
ンバータトリップ電圧より高くスキューされたトリップ
電圧（インバータスイッチがその論理出力レベルである
電圧）である。ゲート９４及び９６に供給された２．７
７ボルトはトランジスタ９０及び９８の両方に電流を導
通させるが、トランジスタ９０はトランジスタ９８より
小さい抵抗で導通し、そのため電圧降下が小さい。

【００２３】トランジスタ９０はトランジスタ９８より
小さい電圧降下で電流を導通するためノードＧは第１電
圧線２０の電圧へ引かれる。ノードＤの電圧が２．７７
ボルトである間、トランジスタ９０を通る０．８ボルト
の降下のためノードＧは約４．２ボルトである。

【００２４】実施例でｐチャネルトランジスタ１０６に
対するチャネル幅の割合はｎチャネルトランジスタ１１
４と比較して９．６：１であり、トランジスタ１１４に
比較してトランジスタ１０６を通る電圧レベルの降下の
割合が同様に減少している。トランジスタ１０６及び１
１４によって形成されるインバータはこの様に通常の
２．５ボルトのＣＭＯＳインバータトリップ電圧より高
くスキューされたトリップ電圧である。ゲート１１０及
び１１２に供給された４．１５ボルトはトランジスタ１
１４にほぼ一杯の電流を導通し、トランジスタ１０６は
僅かに導通する。

【００２５】トランジスタ１０６は僅かに導通しトラン
ジスタ１１４がほぼ一杯に導通するとノードＦは第２電
圧線２６の電圧まで引きつけられトランジスタ１２４の
ベース１２８とエミッタ１２６の間の電位になる。この
状況でノードＦは約０．８ボルトの電圧を持つ。

【００２６】ノードＦの電圧が０．８ボルトであるため
トランジスタ１６２は導通しない。この場合対応するノ
ードＧの４．２ボルトのレベルはトランジスタ１４８を
導通させる。従って出力端子１７０の電圧はトランジス
タ１７４のベース１７８に結合されトランジスタ１７４
を導通させる。（出力端子１７０が前もって論理高の状
態であると仮定する。）バイポーラトランジスタ１７４
は出力端子１７０を直ぐに第２電圧線の電圧まで引き、
ベース１７８とエミッタ１７６の間の約０．７ボルトで
ある電位になる。トランジスタ１４８と１５６も導通さ
れている間出力端子１７０は更に第２電圧線２６の電
圧、約７０ミリボルトまで引つけられる。トランジスタ
１７４は高電流ドライブ機能でこの電圧レベル変換１０
を提供しトランジスタ１４８及び１５６は出力端子１７
０を所望の低電圧へ引きつける。

【００２７】入力端子１２に論理高信号（即ち４．０２
ボルト）が供給されるとトランジスタ１６は導通しノー
ドＡは３．１７ボルトの電圧を持つ。ノードＡが３．１
７ボルトで、Ｖ_bb1 で２．８６ボルトを越えるとトラン
ジスタ３０は導通しトランジスタ４４に必要な電流を供
給しトランジスタ４０は導通しない。トランジスタ４０
が導通しないためノードＢの電圧レベルは５ボルトであ
る。トランジスタ３０が導通する間レジスタ３４を通る
１．３８ボルトの降下のためノードＣの電圧レベルは
３．６２ボルトである。ノードＢとノードＣの間のより
大きな電圧レベル差でさえレジスタ３４の値及びトラン
ジスタ４４を介して流れる電流を更に増加させることに
よって成され得る。

【００２８】ノードＢの電圧が５ボルトであるためノー
ドＤの電圧は４．１５ボルトである。トランジスタ９０
は僅かに導通し、トランジスタ９８はほぼ一杯に導通す
る。そのため、ノードＧは第２電圧線２６の電圧へ引き
つけられる。この状況でノードＧはトランジスタ９８を
通る４３ミリボルトの降下により約４３ミリボルトの電
圧を持つ。

【００２９】ノードＣの電圧が３．６２ボルトであるた
めノードＥの電圧は２．７７ボルトである。トランジス
タ１０６はトランジスタ１１４より小さな電圧降下で電
流を導通する。従ってノードＦが第１電圧線２０の電圧
へ引きつけられる。ノードＥの電圧が２．７７ボルトで
ある間ノードＦはトランジスタ１０６を通る０．１４ボ
ルトの電圧降下のため約４．８６ボルトである。

【００３０】ノードＧの電圧が４３ミリボルトであるた
めトランジスタ１４８は導通せず、トランジスタ１５６
も１７４も導通しない。この場合対応するノードＦの
４．８６ボルトレベルがトランジスタ１３８と一緒にト
ランジスタ１６２を導通させる。バイポーラトランジス
タ１６２は直ぐに出力端子１７０を第１電圧線２０の電
圧まで引きつけ、ベース１６６とエミッタ１６８との間
の約０．７ボルトである電圧電位にする。トランジスタ
１３８も導通する間、出力端子１７０は更にノードＦの
電圧の約４．８６ボルトまで引きつけられる。そのため
トランジスタ１６２は高電流ドライブ機能をこの電圧レ
ベル変換１０に供給しトランジスタ１３８は出力端子１
７０を所望の高電圧まで引きつける。トランジスタ１７
４はノードＧ上の電圧がトランジスタ１７４のベース１
７８とエミッタ１７６との間の０．７Ｖ_beより小さいた
め導通しない。

【００３１】電圧レベル変換器１０は１２．５ミリワッ
トの名目電力消失で５００ピコセカンドの名目伝達遅延
がある。この５００ピコセカンドの遅延はｎチャネルト
ランジスタ９８に比べ、ｐチャネルトランジスタ９０に
対するチャネル幅の割合を増加することによって部分的
に成される。このチャネル幅の増加はノードＤの電圧が
２．７７ボルトの低さであったとしてもトランジスタ９
０及び９８の双方を導通させ得、出力部へドライブする
のに充分な４．２ボルトをノードＧに発生させる。反対
にノードＤの電圧が４．１５ボルトである場合トランジ
スタ９８は殆ど一杯に導通しトランジスタ９０は僅かに
導通しノードＧに出力部１３７が充分に作動する約４３
ミリボルトの電圧を発生させる。そのためｎチャネルト
ランジスタ９８に比較してｐチャネルトランジスタ９０
に対するチャネル幅の増加率は出力部１３７が充分に作
動するのにノードＤに必要な電圧領域を効果的に狭め、
この増加率は又ノードＤの狭められた電圧領域内の全て
の電圧に対しトランジスタ９０及び９８双方が電流を導
通することを可能にし、従って必要な移行時間を短縮
し、ノードＤの新しい電圧に充分調整する。

【００３２】同様に５００ピコセカンドの遅延は更にｎ
チャネルトランジスタ１１４に比較し、ｐチャネルトラ
ンジスタ１０６のチャネル幅の割合を増加する事によっ
て成される。この増加率は出力部１３７を充分に作動さ
せるのにノードＥに必要な電圧領域を効果的に狭め、ト
ランジスタ１０６及び１１４はノードＥの狭められた電
圧領域内の全ての電圧に対し電流を導通させ、従って必
要な移行時間を短縮し、ノードＥの新しい電圧に充分に
調整する。

【００３３】さらに５００ピコセカンドの遅延はトラン
ジスタ１２４のベース１２８とエミッタ１２６との間に
電圧電位を供給するようトランジスタ１２４を挿入する
ことによって成される。この電圧電位はノードＦを０．
８ボルトの最小電圧より上に保持し、特にノードＦが論
理低レベルから論理高レベルまで調整する時、ノードＦ
の電圧領域を狭めノードＥで新たな電圧に完全に調節す
るようノードＦに対する必要な移行時間を短縮する。更
にトランジスタ１１４のソース１２０で最小電圧を上げ
るためトランジスタ１２４を用いて、トランジスタ１０
６及び１１４によって形成されるインバータのトリップ
電圧は、トランジスタ１１４のゲート１１２がトランジ
スタ１１４に対し電流を流すためにより高い電圧を供給
しなくてはいけないため、更に２．５ボルトの標準ＣＭ
ＯＳインバータトリップ電圧より高くスキューされる。

【００３４】本発明及び利点が詳しく述べられたが様々
な変化、代替、変更がなされても、それが添付クレーム
によって限定した本発明の精神と範囲に反するものでは
ない。

【００３５】以上の説明に関して更に以下の項を開示す
る。 (1) 電圧変換の装置であって入力信号に対応し、電圧
領域内で第１及び第２制御電圧を発生する入力部とそれ
ぞれ前記制御電圧に結合された第１及び第２インバータ
を含むレベル変換部で前記インバータは前記電圧領域内
にある前記制御電圧のうちの１つに対応して各トランジ
スタが電流を保持する複数のトランジスタを含み第１及
び第２インバータの出力がそれぞれ第１及び第２制御電
圧の変換に直ぐに対応した変換を作動するようにレベル
変換部と、前記第１及び第２インバータの出力に対応し
た出力信号を発生する出力部とを含む電圧変換装置。

【００３６】(2) (1) 項の装置で各第１、第２インバ
ータがｐチャネル電界効果トランジスタとｎチャネル電
界効果トランジスタを含む装置。

【００３７】(3) (2) 項の装置でｐチャネル電界効果
トランジスタのチャネルが前記ｎチャネル電界効果トラ
ンジスタの２倍以上の幅である装置。

【００３８】(4) (1) 項の装置で前記レベル変換部が
更にインバータの１つに結合されているバイアス電圧デ
バイスを含み、所望のバイアス電圧を越える１インバー
タの出力を保持するように作動し得、前記制御電圧のそ
れぞれ１つの変換に対応した前記バイアス電圧から離れ
た１インバータの出力に前記１インバータが直ぐに調整
するよう作動し得る装置。

【００３９】(5) (4) 項の装置で前記バイアス電圧デ
バイスが第１基準電圧に結合されるエミッタと前記ベー
スに結合されるコレクタと前記１インバータに結合され
るベースとを持つ第１ｎｐｎバイポーラトランジスタ
と、前記第１ｎｐｎバイポーラトランジスタのベースに
結合されるエミッタと第２基準電圧に結合されるコレク
タと第３基準電圧に結合されるベースをもつ第２ｎｐｎ
バイポーラトランジスタを含むバイアス電圧デバイス。

【００４０】(6) (1) 項の装置で前記出力部が前記出
力信号に高電流ドライブ機能を供給し、前記インバータ
出力の１つに結合されたベースと前記出力信号に結合さ
れたエミッタと基準電圧に結合されたコレクタとをもつ
ｎｐｎバイポーラトランジスタを含む。

【００４１】(7) (1) 項の装置で前記出力部が前記イ
ンバータ出力の１つに結合されたゲートと前記出力信号
に結合されたドレインとソースとをもつｎチャネル電界
効果トランジスタと、前記出力信号に高電流ドライブ機
能を供給し前記ｎチャネルトランジスタのソースに結合
されたベースと前記出力信号に結合されたコレクタと基
準電圧に結合されたエミッタとを持つｎｐｎバイポーラ
トランジスタを含む。

【００４２】(8) (1) の装置で前記入力部が前記入力
信号と前記第１及び第２制御電圧を発生するよう作動し
得る基準電圧とに結合された作動増幅器を含む。

【００４３】(9) 電圧変換装置であって入力信号に対
応して電圧領域内に第１及び第２制御電圧を発生する入
力部と、前記制御電圧にそれぞれ結合された第１、第２
インバータで各インバータがｐチャネル電界効果トラン
ジスタとｎチャネル電界効果トランジスタを含み前記ｐ
チャネル電界効果トランジスタの２倍以上の幅で前記電
圧領域にある前記制御電圧の１つに対応して各トランジ
スタが電流を保持し、前記第１及び第２インバータの出
力がそれぞれ前記第１及び第２制御電圧の変換に直ぐに
対応して変換するよう作動し得る第１、第２インバータ
を含むレベル変換部と、第１、第２インバータの出力に
対応した出力信号を発生する出力部を含む電圧変換する
装置。

【００４４】(10) (9) 項の装置でレベル変換部が更に
前記インバータのうちの１つに結合されたバイアス電圧
デバイスで所望のバイアス電圧より上の前記１インバー
タの出力を保持するよう作動し得、前記１インバータが
それぞれ前記制御電圧の１つの変換に対応した前記バイ
アス電圧から離れた１インバータの出力にすぐに調節す
るよう作動し得る。

【００４５】(11) (10)項の装置で前記バイアス電圧デ
バイスが第１基準電圧に結合されたエミッタと前記ベー
スに結合されたコレクタと前記１インバータをもつ第１
ｎｐｎバイポーラトランジスタと、前記第１ｎｐｎトラ
ンジスタのベースに結合されたエミッタと第２基準電圧
に結合されたコレクタと、第３基準電圧に結合されたベ
ースとを持つ第２ｎｐｎバイポーラトランジスタとを含
む。

【００４６】(12) (9) 項の装置で前記出力部が前記出
力信号に高電流ドライブ機能を供給し前記インバータ出
力の１つに結合されるベースと前記出力信号に結合され
るエミッタと基準電圧に結合されるコレクタとを持つｎ
ｐｎバイポーラトランジスタを含む。

【００４７】(13) (9) 項の装置で前記出力部が前記イ
ンバータ出力の１つに結合されたゲートと前記出力信号
及びソースに結合されたドレインをもつｎチャネル電界
効果トランジスタと、前記出力信号に高電流ドライブ機
能を供給し前記ｎチャネルトランジスタのソースに結合
されたベースと前記出力信号に結合されたコレクタと基
準電圧に結合されたエミッタをもつｎｐｎバイポーラト
ランジスタとを含む。

【００４８】(14) (9) 項の装置で前記入力部が前記入
力信号と前記第１、第２制御電圧を発生するよう作動し
得る基準電圧とに結合された作動増幅器を含む。

【００４９】(15) 電圧変換方法であって入力信号に対
応して電圧領域内に第１、第２制御電圧を発生させ、前
記電圧領域内にある前記制御電圧の１つに対応して各複
数のトランジスタを介し電流を保持し前記トランジスタ
は前記制御電圧にそれぞれ結合された第１、第２インバ
ータを形成し、前記第１、第２インバータの出力はそれ
ぞれ第１、第２制御電圧の変換に対応して直ぐに変換し
前記第１、第２インバータの出力に対応して出力信号を
発生する段階を含む。

【００５０】(16) (15)項の方法であって前記電流を保
持する段階はｐチャネル電界効果トランジスタを介し前
記１インバータを共に形成するｎチャネル電界効果トラ
ンジスタを介して電流を保持する段階を含む。

【００５１】(17) (16)項の方法で電流を保持する前記
段階は、前記ｎチャネル電界効果トランジスタのチャネ
ルの２倍以上の幅であるｐチャネル電界効果トランジス
タのチャネルを介して電流を保持する段階を含む。

【００５２】(18) (15)項の方法で第１、第２制御電圧
を発生する前記段階は、前記入力信号と基準電圧に結合
された差動増幅器で第１、第２制御電圧を発生する段階
を含む。

【００５３】(19) (15)項の方法で更に所望のバイアス
電圧の上に前記１インバータの出力を保持する段階で、
前記１インバータが前記制御電圧のそれぞれ１つの変換
に対応して前記バイアス電圧から離れた前記１インバー
タの出力に直ぐに調節する段階を含む。

【００５４】(20) 論理レベル間で電圧を変換する装置
及び方法が提供され、入力部１１、レベル変換器８９、
出力部１３７を持つ。入力部１１は入力端子１２で供給
される入力信号に対応してレベル変換部８９に２つの制
御電圧を供給する。レベル変換部８９は制御電圧に結合
された２つのインバータを含む。１つのインバータはｐ
チャネル電界効果トランジスタ９０及びｎチャネル電界
効果トランジスタ９８を含む。他方のインバータはｐチ
ャネル電界効果トランジスタ１０６及びｎチャネル電界
効果トランジスタ１１４を含む。どちらのインバータも
ｐチャネル電界効果トランジスタのチャネルはｎチャネ
ル電界効果トランジスタのチャネルの２倍以上の幅であ
る。各トランジスタ９０，９８，１０６，１１４は電圧
領域内にある制御電圧に対応して導通し、インバータの
出力は制御電圧の変換に対応して直ぐに変換する。出力
部１３７はインバータ出力に対応して出力信号を発生す
る。

【図面の簡単な説明】

本発明及び利点のより完全な理解のため、添付の図面に
関して以下に説明する。

【図１】高電流ドライブ機能でのＥＣＬからＣＭＯＳ及
びＴＴＬへの電圧レベル変換の略図。

【符号の説明】

１１ 入力部 ８９ レベル変換部 ９０ ｐチャネル電界効果トランジスタ ９８ ｎチャネル電界効果トランジスタ １０６ ｐチャネル電界効果トランジスタ １１４ ｎチャネル電界効果トランジスタ １３７ 出力部

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 19/0175

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 電圧変換装置であって、 入力信号に対応して電圧領域内に第１及び第２の制御電
   圧を発生する入力部と、 前記制御電圧にそれぞれ結合された第１及び第２のイン
   バータからなるレベル変換部であり、前記各インバータ
   はｐチャネル電界効果トランジスタとｎチャネル電界効
   果トランジスタを含み前記ｐチャネル電界効果トランジ
   スタのチャネル幅は前記ｎチャネル電界効果トランジス
   タのチャネル幅の２倍以上の幅であり高くスキューされ
   たトリップ電圧を有する第１及び第２のインバータを構
   成し、各トランジスタはトランジスタの変位時間を短く
   する前記電圧領域にある前記制御電圧の１つに対応して
   電流を制御し、前記第１及び第２のインバータの出力は
   それぞれ前記第１及び第２の制御電圧の変位に直ちに対
   応して変位するよう作動し得る第１及び第２のインバー
   タを含むレベル変換部と、 第１及び第２のインバータの出力に対応した出力信号を
   発生する出力部を含む電圧変換装置。
2. 【請求項２】 請求項１の装置であって、前記レベル変
   換部が更に前記インバータのうちの１つのインバータに
   結合されかつ前記１つのインバータの出力を所望のバイ
   アス電圧より上に保持するよう作動し得るバイアス電圧
   デバイスを有し、前記１つのインバータが前記制御電圧
   の１つの変動に対応して前記バイアス電圧から変位した
   前記１つのインバータの出力を直ちに調節するよう作動
   し得る装置。
3. 【請求項３】 請求項２の装置であって、前記バイアス
   電圧デバイスが、 第１の基準電圧に結合されたエミッタと、コレクタとベ
   ースを有し、前記コレクタは前記ベースと前記１つのイ
   ンバータに結合され第１のｎｐｎバイポーラトランジス
   タと、 前記第１のｎｐｎトランジスタのベースに結合されたエ
   ミッタと、第２の基準電圧に結合されたコレクタと、第
   ３の基準電圧に結合されたベースとを有する第２のｎｐ
   ｎバイポーラトランジスタとを含む装置。
4. 【請求項４】 請求項１の装置であって、前記出力部が
   前記出力信号に高電流ドライブ機能を供給し、前記イン
   バータの出力の１つに結合されるベースと、前記出力信
   号に結合されるエミッタと、基準電圧に結合されるコレ
   クタとを有するｎｐｎバイポーラトランジスタを含む装
   置。
5. 【請求項５】 請求項１の装置であって、前記出力部が
   前記インバータ出力の１つに結合されたゲートと、前記
   出力信号に結合されたドレインと、ソースを有するｎチ
   ャネル電界効果トランジスタと、 前記出力信号に高電流ドライブ機能を供給し、前記ｎチ
   ャネルトランジスタのソースに結合されたベースと、前
   記出力信号に結合されたコレクタと、基準電圧に結合さ
   れたエミッタを有するｎｐｎバイポーラトランジスタと
   を含む装置。
6. 【請求項６】 請求項１の装置であって、前記入力部が
   前記入力信号と前記第１及び第２の制御電圧を発生する
   よう作動し得る基準電圧とに結合された差動増幅器を含
   む装置。
7. 【請求項７】 電圧変換方法であって、 入力信号に対応して電圧領域内に第１及び第２の制御電
   圧を発生させ、 トランジスタの変位時間を短くする前記電圧領域内にあ
   る前記制御電圧の１つに対応して各複数のトランジスタ
   を介し電流を制御し、前記トランジスタは前記制御電圧
   にそれぞれ結合された第１及び第２のインバータを形成
   し、前記第１及び第２のインバータの出力はそれぞれ第
   １及び第２の制御電圧の変位に対応して直ちに変位し、 前記第１及び第２のインバータの出力に対応して出力信
   号を発生するものであり、 前記電流を制御する段階はｐチャネル電界効果トランジ
   スタを介し前記インバータのうちの１つのインバータを
   共に形成するｎチャネル電界効果トランジスタを介して
   電流を制御する段階を含み、電流を制御する前記段階
   は、高くスキューされたトリップ電圧を有する第１及び
   第２のインバータを構成する前記ｎチャネル電界効果ト
   ランジスタのチャネルの２倍以上の幅であるｐチャネル
   電界効果トランジスタのチャネルを介して電流を制御す
   る段階を含む電圧変換方法。