DE69121850T2 - Einrichtung und Verfahren zum Verschieben von Spannungspegeln - Google Patents

Einrichtung und Verfahren zum Verschieben von Spannungspegeln

Info

Publication number
DE69121850T2
DE69121850T2 DE69121850T DE69121850T DE69121850T2 DE 69121850 T2 DE69121850 T2 DE 69121850T2 DE 69121850 T DE69121850 T DE 69121850T DE 69121850 T DE69121850 T DE 69121850T DE 69121850 T2 DE69121850 T2 DE 69121850T2
Authority
DE
Germany
Prior art keywords
voltage levels
shifting voltage
shifting
levels
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69121850T
Other languages
English (en)
Other versions
DE69121850D1 (de
Inventor
Eyck Timothy A Ten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69121850D1 publication Critical patent/DE69121850D1/de
Application granted granted Critical
Publication of DE69121850T2 publication Critical patent/DE69121850T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
DE69121850T 1990-12-04 1991-12-03 Einrichtung und Verfahren zum Verschieben von Spannungspegeln Expired - Fee Related DE69121850T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/622,046 US5070261A (en) 1990-12-04 1990-12-04 Apparatus and method for translating voltages

Publications (2)

Publication Number Publication Date
DE69121850D1 DE69121850D1 (de) 1996-10-10
DE69121850T2 true DE69121850T2 (de) 1997-01-23

Family

ID=24492725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69121850T Expired - Fee Related DE69121850T2 (de) 1990-12-04 1991-12-03 Einrichtung und Verfahren zum Verschieben von Spannungspegeln

Country Status (4)

Country Link
US (1) US5070261A (de)
EP (1) EP0489566B1 (de)
JP (1) JP3320757B2 (de)
DE (1) DE69121850T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2656455B1 (fr) * 1989-12-21 1992-03-13 Bull Sa Circuit de precharge d'un bus de memoire.
US5254887A (en) * 1991-06-27 1993-10-19 Nec Corporation ECL to BiCMIS level converter
JP2839047B2 (ja) * 1991-10-25 1998-12-16 日本電気株式会社 半導体回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6119226A (ja) * 1984-07-05 1986-01-28 Hitachi Ltd レベル変換回路
KR920006438B1 (ko) * 1985-04-22 1992-08-06 엘 에스 아이 로직 코포레이션 슬루 레이트(slew rate)가 제어되는 고속 CMOS 버퍼
JPS62154917A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd デジタル回路
US4839537A (en) * 1986-11-29 1989-06-13 Kabushiki Kaisha Toshiba BicMO logic circuit
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times

Also Published As

Publication number Publication date
EP0489566B1 (de) 1996-09-04
JPH04287516A (ja) 1992-10-13
EP0489566A1 (de) 1992-06-10
DE69121850D1 (de) 1996-10-10
JP3320757B2 (ja) 2002-09-03
US5070261A (en) 1991-12-03

Similar Documents

Publication Publication Date Title
DE69127835T2 (de) Verfahren und Einrichtung zum Vergleichen von Mustern
DE69131922T2 (de) Verfahren und Gerät zum Ausziehen von Aussenlinien
DE69126713D1 (de) Verfahren und Gerät zum Zeichnen von Polygonen
DE69213858T2 (de) Einrichtung und Verfahren zum optischen Schalten
DE69407911T2 (de) Gerät und Verfahren zum Reinigen von Geweben
DE69215640D1 (de) Verfahren und Einrichtung zum Ausgleichen von schrägliegendem Schriftgut
DE69411212D1 (de) Gerät und Verfahren zum Laden von Gegenständen
DE69418901T2 (de) Vorrichtung und verfahren zum anbringen von ausgiessern
DE69635547D1 (de) Verfahren und einrichtung zum wiegen von kombinationen
DE69315249D1 (de) Verfahren und Einrichtung zum Reinigen von Öl-behalteten Gegenständen
DE69120298D1 (de) Verfahren und vorrichtung zum trocknen von abfall
DE69211728D1 (de) Immunoassay-Element und Verfahren zum Immuntest
DE59100266D1 (de) Einrichtung und verfahren zum ueberfuehren von wuersten.
DE69125311T2 (de) Verfahren und Gerät zum Testen von Delta-Sigma-Modulatoren
DE59401548D1 (de) Verfahren und einrichtung zum umsetzen von containern
DE69033757D1 (de) Gerät und Verfahren zum bearbeiten von Zeichen
DE69629540D1 (de) Verfahren und Gerät zum Sortieren von Elementen
DE69428858D1 (de) Verfahren und Gerät zum Füllen von Polygonen
DE69124710T2 (de) Vorrichtung und Verfahren zum Ausgeben von Zeichen
DE69216518D1 (de) Vorrichtung und Verfahren zum Schmirgeln von Geweben
DE69209420D1 (de) Verfahren und Gerät zum Ausrichten von Gegenständen
DE69121850D1 (de) Einrichtung und Verfahren zum Verschieben von Spannungspegeln
DE3791058T1 (de) Verfahren und einrichtung zum einbrennen von elektrovakuumgeraeten
DE69307297T2 (de) Vorrichtung und Verfahren zum Dämpfen und Stabilisieren von Geweben
DE69421495D1 (de) Verfahren und vorrichtung zum aufteilen von trapezen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee