CN109962704B - 信号电平转换电路以及显示驱动设备 - Google Patents
信号电平转换电路以及显示驱动设备 Download PDFInfo
- Publication number
- CN109962704B CN109962704B CN201811410010.7A CN201811410010A CN109962704B CN 109962704 B CN109962704 B CN 109962704B CN 201811410010 A CN201811410010 A CN 201811410010A CN 109962704 B CN109962704 B CN 109962704B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- current
- type transistor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
Abstract
本发明以高精度控制电平转换电路的导通电流。信号电平转换电路(1),包括:产生偏压的偏压产生电路(2)、和基于偏压而将低电压信号转换为高电压信号的电平转换电路(3),偏压产生电路(2)包含基于从运算放大器(4)输出的偏压而控制电平转换电路(3)的导通电流的复制电路(5)。
Description
技术领域
本发明涉及使输出电压能够至期望电平的信号电平转换电路、以及使用该电平转换电路的显示驱动设备。
背景技术
电平转换电路将低电压电平的输入信号转换为高电压电平的输出信号。而且,被输入输入信号的输入晶体管,与被施加高电压的节点连接。因此,输入晶体管为了防止毁坏而有需要使用高耐压晶体管。
然而,一般而言高耐压晶体管的阈值电压Vth高。因此,产生了在输入晶体管未充分地流过导通电流而输入晶体管未正常地动作等的问题。
因此,在专利文献1中,公开了未对输入晶体管施加高电压,在输入晶体管充分地流过导通电流的电平转换电路。
在图12示出专利文献1所记载的电平转换电路93。电平转换电路93包括:低电源电压VDDL的输入信号IN被供给至其栅极的N型晶体管T1、输出已使输入信号IN逆转后的逆转信号的逆变器INV、从逆变器INV输出的逆转信号被供给至其栅极的N型晶体管T2、以及P型晶体管T5、T6。
这些N型晶体管T1、T2,通过使用阈值电压Vth的低的低耐压N型晶体管或中耐压N型晶体管,而使得导通电流充分地流动。高耐压P型晶体管T5的栅极与高耐压P型晶体管T6的漏极连接。高耐压P型晶体管T6的栅极与高耐压P型晶体管T5的漏极连接。
在本说明书中,于以下有时会将「低耐压N型晶体管或中耐压N型晶体管」总称为「低中耐压N型晶体管」。又,若将低中耐压晶体管的耐压设为VDDL且将其阈值电压设为Vthl,将高耐压晶体管的耐压设为VDDH且将其阈值电压设为Vthh的话,则VDDL<VDDH、Vthl<Vthh的关系成立。
在将低耐压或中耐压N型晶体管使用于N型晶体管T1、T2时,会有在与N型晶体管T1、T2连接的节点C、D被施加高电压的情况。因此,作为对低耐压或中耐压N型晶体管T1、T2施加的高电压缓和用,高耐压N型晶体管T3被插入至N型晶体管T1与P型晶体管T5之间,高耐压N型晶体管T4被插入至N型晶体管T2与P型晶体管T6之间。
进而,通过于该高耐压N型晶体管T3、T4的栅极的连接点施加成为中间电位的偏压(Bias voltage)VBIAS,使得节点C、D不成为高电位。该情况的电平转换电路93的输出信号OUT,根据输入信号IN的振幅,而能以可从0V(接地电压GND)变至高电源电压VDDH的全幅输出。
偏压VBIAS通过偏压产生电路92而生成。偏压产生电路92,包含于高电源电压VDDH与接地电压GND之间串联连接的N型晶体管T7与电阻R。
现有技术文献
专利文献
专利文献1:日本特开2012-33987号公报(2012年2月16日公开)。
发明内容
本发明所要解决的技术问题
当在图12所示的偏压产生电路92中产生制造偏差、高电源电压VDDH的电压的变动时,偏压VBIAS变动。因此,电平转换电路93的导通电流变动。
当偏压VBIAS变低时,无法确保电平转换电路93的导通电流而使电平转换电路93的动作变得不稳定。另一方面,当偏压VBIAS变高时,虽然能够确保导通电流,但是对低耐压或中耐压N型晶体管T1、T2施加高电压而会产生破坏、劣化。
近年,由于低耐压或中耐压晶体管的细微化进展,其耐压降低,因此变得难以确保电平转换电路的稳定动作与可靠度。因此,在偏压VBIAS中,精度是必要的。也就是,偏压VBIAS被要求兼顾电平转换电路的导通电流的确保、与低耐压或中耐压晶体管的可靠度确保,且设为与制造偏差、温度等的动作环境相应的最适值。在如图12所示那样的简易的偏压产生电路92,并无法实现如所述的偏压VBIAS的作成。
另一方面,在显示驱动设备(集成电路)中,信号处理电路的电压、显示驱动信号的电压、显示阶调(gradation)信号的电压等,需要许多的电压电平。因此,显示驱动设备有需要许多电平转换电路。除此之外,显示驱动设备,由于需要输出多个显示驱动信号,因此成为细长的形状。
因此,在显示驱动设备,产生由布线电阻造成的接地电压GND的不同、电平转换电路附近的电路的发热导致的晶体管特性的变动等。因此,取决于显示驱动设备中的布线、电平转换电路与附近的电路的布局而电平转换电路的特性变动。也就是,有需要生成与配置电平转换电路的环境相应的偏压VBIAS。虽然通过将偏压产生电路配置于电平转换电路的附近而能够改善电平转换电路的特性的变动,但是在配置多个显示输出电路的显示驱动设备的部分等布局密集的部分配置偏压产生电路,与布局面积的增加相关联。即使在电平转换电路配置于远离偏压产生电路的位置的情况下,也被要求不使布局面积变大,而生成与取决于布局的位置的电平转换电路的特性变动对应的偏压。
本发明的一方案,其目的在于实现能够以高精度控制电平转换电路的导通电流的信号电平转换电路、以及显示驱动设备。
解决问题的手段
为了解决上述的课题,本发明的一方案的信号电平转换电路,其特征在于,包括:偏压产生电路,其产生偏压;以及电平转换电路,其基于该偏压而将低电压信号转换为高电压信号;该偏压产生电路,包含输出该偏压的运算放大器、与基于从该运算放大器输出的偏压而控制该电平转换电路的导通电流的复制电路。
为了解决上述的课题,本发明的一方案的显示驱动设备,其特征在于,包括一个以上的第一区块与一个以上的第二区块,该第一区块包含:产生偏压的偏压产生电路、将由偏压产生电路产生的偏压转换为偏流(bias current)信号而输出的电压电流转换电路、以及作成控制信号的控制信号作成电路;该第二区块包含:作成显示驱动信号的显示驱动信号作成区块、将自该电压电流转换电路输出的偏流信号转换为该偏压的电流电压转换电路、以及基于该偏压而将低电压信号转换为高电压信号的电平转换电路;该第二区块的数量比该第一区块的数量多。
为了解决上述的课题,本发明的一方案的显示驱动设备,其特征在于,包括一个以上的第一区块、一个以上的第二区块、一个以上的第三区块与一个以上的第四区块,该第一区块包含:产生偏压的偏压产生电路、将由该偏压产生电路产生的偏压转换为偏流信号并输出的电压电流转换电路、将来自该电压电流转换电路的一个输出分配为多个输出的中继器电路、以及作成控制信号的控制信号作成电路;该第二区块包含:作成显示驱动信号的显示驱动信号作成区块、将自该电压电流转换电路输出的偏流信号转换为该偏压的电流电压转换电路、以及基于该偏压而将低电压信号转换为高电压信号的电平转换电路;该第三区块包含:该电流电压转换电路、该电平转换电路、以及电流镜电路;该第四区块包含:该显示驱动信号作成区块、该电流电压转换电路、该电平转换电路、以及该中继器电路;该第三区块的电流镜电路与该第四区块的中继器电路连接,该第三区块的数量、该第四区块的数量比该第一区块的数量多,该第二区块的数量比该第三区块的数量、该第四区块的数量多。
发明的效果
根据本发明的一方案,能够以高精度控制电平转换电路的导通电流。
附图说明
图1(a)是实施方式一的信号电平转换电路的电路图,(b)是设置于上述信号电平转换电路的电平转换电路的内部电压的迁移波形图。
图2是用于说明向设置于上述信号电平转换电路的偏压产生电路供给导通电压的导通电压产生电路的图。
图3是实施方式二的信号电平转换电路的电路图。
图4是实施方式三的信号电平转换电路的电路图。
图5是实施方式三的其他的信号电平转换电路的电路图。
图6是实施方式四的信号电平转换电路的电路图。
图7是实施方式四的其他的信号电平转换电路的电路图。
图8是实施方式四的再其他的信号电平转换电路的电路图。
图9是实施方式五的显示驱动设备的块图。
图10是实施方式五的其他的显示驱动设备的块图。
图11是实施方式五的再其他的显示驱动设备的块图。
图12是现有的偏压产生电路的电路图。
具体实施方式
以下,对本发明的实施方式进行详细地说明。
[实施方式一]
图1(a)是实施方式一的信号电平转换电路1的电路图,(b)是设置于信号电平转换电路1的电平转换电路3的内部电压的迁移波形图。
信号电平转换电路1包括产生偏压VBIAS的偏压产生电路2、以及基于偏压VBIAS而将低电压的输入信号IN转换为高电压的输出信号OUT的电平转换电路3。偏压产生电路2,包含输出偏压VBIAS的运算放大器4、以及基于从运算放大器4输出的偏压VBIAS而控制电平转换电路3的导通电流的复制电路5。
在电平转换电路3,依序串联连接形成有第一高耐压P型晶体管T5、第一高耐压N型晶体管T3、以及第一低中耐压N型晶体管T1,且依序串联连接形成有第二高耐压P型晶体管T6、第二高耐压N型晶体管T4、以及第二低中耐压N型晶体管T2。在第一高耐压N型晶体管T3的栅极与第二高耐压N型晶体管T4的栅极之间,供给偏压VBIAS。
复制电路5,具有与第一高耐压P型晶体管T5对应的复制P型晶体管T5R、以及与第一高耐压N型晶体管T3对应的复制N型晶体管T3R。
复制电路5,包含为了控制流过电平转换电路3的第一低中耐压N型晶体管T1的导通电流而相对于复制N型晶体管T3R在与复制P型晶体管T5R相反侧连接的导通电流控制可变电阻Ra、以及用于变更导通电流控制可变电阻Ra的值的寄存器。
于图1(b)所示的迁移波形,为向电平转换电路3的低中耐压N型晶体管T1的栅极供给的输入信号IN的波形W1、与低中耐压N型晶体管T1的漏极或高耐压N型晶体管T3的源极连接的节点A的电压波形W2、以及与第一高耐压N型晶体管T3的漏极连接的节点B的电压波形W3。
针对输入信号IN从接地电压GND迁移至低电源电压VDDL,且与电平转换电路3的输出信号OUT对应的节点B的电压从高电源电压VDDH迁移至接地电压GND时的电平转换电路3的动作进行说明。
首先,当输入信号IN从接地电压GND成为低电源电压VDDL时,第一低中耐压N型晶体管T1导通,节点A的电压VA降低。而且,当节点A的电压VA降低至导通电压Von时,第一高耐压N型晶体管T3的栅极/源极间的电位差成为偏压VBIAS与导通电压Von之间的电位差,且第一高耐压N型晶体管T3导通。将此时设为时间time1。
当第一高耐压N型晶体管T3导通时,在电平转换电路3的第一高耐压P型晶体管T5、第一高耐压N型晶体管T3、以及第一低中耐压N型晶体管T1流过导通电流Ion,节点B如图1(b)所示从高电源电压VDDH迁移至接地电压GND。
于图1所示的偏压产生电路2,能够以高精度控制导通电流Ion,且能够以高精度控制电平转换电路3的动作速度。
接着,针对以偏压产生电路2控制电流Ion的方法进行说明。偏压产生电路2由运算放大器4与复制电路5构成。又,复制电路5的复制N型晶体管T3R与复制P型晶体管T5R,为了与电平转换电路3的第一高耐压N型晶体管T3、第一高耐压P型晶体管T5电特性一致,优选为与第一高耐压N型晶体管T3、第一高耐压P型晶体管T5相同的通道长。但是,本发明不限于此,也不限于相同的通道长。
当在运算放大器4的P型晶体管T13的栅极输入导通电压Von时,通过运算放大器4的动作而节点AR的电压成为导通电压Von,从运算放大器4输出偏压VBIAS。
复制电路5的复制P型晶体管T5R成为导通,节点BR的电压成为高电源电压VDDH。并且,在复制N型晶体管T3R的栅极施加偏压VBIAS,以导通电压Von/导通电流控制可变电阻Ra决定的导通电流Ion流过复制N型晶体管T3R以及导通电流控制可变电阻Ra。
在电平转换电路3的第一高耐压N型晶体管T3的栅极,在第一高耐压N型晶体管T3导通的时间time1中,施加与对复制电路5的复制N型晶体管T3R的栅极施加的偏压VBIAS相同电压。因此,生成与制造偏差、温度、第一高耐压N型晶体管T3的基板偏差效果等的信号电平转换电路1的动作环境相应的偏压VBIAS,能够以高精度控制电平转换电路3的导通电流Ion。
参照图2,对使决定导通电流Ion的导通电压Von产生的导通电压产生电路18进行说明。导通电压产生电路18包括带隙参考电路(Band gap reference)13、电阻R1与电阻R2。电阻R1与电阻R2,与带隙参考电路13串联连接。
通过将带隙参考电路13生成的基准电压VBGR以电阻R1与电阻R2进行电阻分割,导通电压Von向运算放大器4供给。由此,能够生成不依存于制造偏差、温度、电源电压的导通电压Von。
但是,导通电压Von的产生电路不限于导通电压产生电路18。例如,在欲使导通电压Von具有期望的温度系数时,也可以从PTAT电压源生成导通电压Von。又,若是能够通过寄存器将图2所示的导通电流控制可变电阻Ra、电阻R1、R2的电阻值可变地变更的话,则能够通过寄存器变更导通电压Von与导通电流Ion,能够以寄存器变更电平转换电路3的动作速度。
[实施方式二]
在以下针对本发明的其他实施方式进行说明。再者,为了便于说明,对于具有与在上述实施方式已说明的部件相同功能的部件,标注相同的附图标记,不重复其说明。
图3是实施方式二的信号电平转换电路1A的电路图。信号电平转换电路1A包括偏压产生电路2、电平转换电路3、3A、电压电流转换电路7、与电流电压转换电路8。电平转换电路3配置于偏压产生电路2附近,直接输入在偏压产生电路2所产生的偏压VBIAS。另一方面,电平转换电路3A,配置于远离偏压产生电路2的位置,将在偏压产生电路2产生的偏压VBIAS,利用电压电流转换电路7转换为电流信号,在电平转换电路3A的附近以电流电压转换电路8转换为电压信号而向电平转换电路3A输入偏压VBIAS。
[实施方式三]
在以下针对本发明的其他实施方式进行说明。再者,为了便于说明,对于具有与在上述实施方式已说明的部件相同功能的部件,标注相同的附图标记,不重复其说明。
图4是实施方式三的信号电平转换电路1B的电路图。信号电平转换电路1B包括偏压产生电路2、电压电流转换电路7、电流电压转换电路8与电平转换电路3。
于图4所示的例子,为偏压产生电路2、电压电流转换电路7、电流电压转换电路8与电平转换电路3的具体的电路例,假设在远离偏压产生电路2的位置配置电平转换电路3的情况。
如图4所示,当将从在图1已说明的偏压产生电路2输出的偏压VBIAS输入至电压电流转换电路7的运算放大器的N型晶体管T23的栅极时,通过运算放大器的动作,而节点C的电压成为偏压VBIAS。并且,输出从运算放大器向P型晶体管T26的栅极供给的栅极电压Vbp。P型晶体管T26为电流源,在N型晶体管T28与电阻Rb流过偏流IBIAS1。电流镜电路(Currentmirror circuit)即P型晶体管T27为电流源,在设置于电流电压转换电路8的N型晶体管T28R与电阻Rc流过偏流IBIAS2,生成
VBIAS2=Vgs+IBIAS2×Rc+ΔGND,
偏流IBIAS2被输入至电平转换电路3。
电流VBIAS2的式中的Vgs为N型晶体管T28R的栅极/源极间的电压,ΔGND为偏压产生电路2的接地电压GND(GND1)与电平转换电路3的接地电压GND(GND2)之间的差分。存在于VBIAS2的一项目的Vgs反映由电平转换电路3附近的电路发热造成的晶体管特性的变动,三项目即ΔGND反映由布线电阻造成的偏压产生电路2与电平转换电路3之间的接地电压GND的不同。
在此,优选为导通电流Ion、偏流IBIAS1与偏流IBIAS2为相同,优选为复制N型晶体管T3R、N型晶体管T28与N型晶体管T28R的尺寸为相同,优选为导通电流控制可变电阻Ra、电阻Rb与电阻Rc的电阻值为相同。但是,本发明不限定于此。例如,在使偏流IBIAS1与偏流IBIAS2成为导通电流Ion的1/2的情况时,如果使N型晶体管T28与N型晶体管T28R的栅极宽度为复制N型晶体管T3R的栅极宽度的1/2,使电阻Rb与电阻Rc成为导通电流控制可变电阻Ra的两倍的电阻值的话,则能获得相同的效果。
图5是实施方式三的其他的信号电平转换电路1C的电路图。虽然图4是配置于电平转换电路3附近的电流电压转换电路8为一个晶体管(N型晶体管T28R)与一个电阻(电阻Rc)简单的电路构成,但是作为更简易的电路构成,于图5示出一个晶体管(N型晶体管T28R)的电路构成。
[实施方式四]
图6是实施方式四的信号电平转换电路1D的电路图。信号电平转换电路1D包括:偏压产生电路2、与偏压产生电路2连接的电平转换电路3、与偏压产生电路2连接的电压电流转换电路7、相对于电压电流转换电路7彼此并联连接的多个电流电压转换电路8、以及与各电流电压转换电路8连接的电平转换电路3。
实施方式四,为配置于远离偏压产生电路2的位置的电平转换电路3为多个的情况,于图6、图7以及图8示出电路例。
图6是将图4所示的电压电流转换电路7的电流镜电路即一个P型晶体管T27变为多个P型晶体管T27,将电流源变为多个。各自的电流源与电流电压转换电路8连接,能够分别生成多个电平转换电路3的偏压VBIASn,输入至电平转换电路3A。
在图7、图8,在图4所示的电压电流转换电路7与电流电压转换电路8之间分别设置中继器电路9、9F。
在图6的构成,在向多个电平转换电路3A供给偏压VBIASn的情况时,有需要从电压电流转换电路7拉出许多的布线,布线数增加而使布局效率变差。
中继器电路9为将电压电流转换电路7的一输出转变为多个输出的电路,由N型晶体管T31、T32与P型晶体管T33的电流镜电路构成。图7的电流电压转换电路8E将中继器电路9的P型晶体管T33的栅极电压Vbp2输入至P型晶体管T34的栅极。拷贝了P型晶体管T33的偏流IBIAS2的偏流IBIAS3流过N型晶体管T28R与电阻Rc,生成偏压VBIAS2,输入至电平转换电路3。如图7所示,通过增加电流电压转换电路8E的数量而能够容易地对应于多个电平转换电路3。
图8的中继器电路9F,为将电压电流转换电路7的一输出转变为多个输出的电路,由N型晶体管T41、T42、与P型晶体管T43、T44、T45的电流镜电路构成。拷贝了P型晶体管T43的偏流IBIAS2的偏流IBIAS3的电流源的P型晶体管T44,对图4已说明的电流电压转换电路8供给电流,生成偏压VBIAS2,输入至电平转换电路3。通过增加图8所示的P型晶体管T44、T45,能够容易地对应于多个电平转换电路3。又,也可以经由多个中继器电路9F,与电流电压转换电路8连接。
[实施方式五]
图9是实施方式五的显示驱动设备6的块图。图10是实施方式五的其他的显示驱动设备6A的块图。
显示驱动设备6、6A包括一个以上的第一区块14与一个以上的第二区块15,所述第一区块14包含:产生偏压VBIAS的偏压产生电路2、将由偏压产生电路2产生的偏压VBIAS转换为偏流信号而输出的电压电流转换电路7、作成控制信号的控制信号作成电路10;所述第二区块15包含:作成显示驱动信号的显示驱动信号作成区块11、将自电压电流转换电路7输出的偏流信号转换为偏压VBIAS的电流电压转换电路8、基于偏压VBIAS而将输入信号IN(低电压信号)转换为输出信号OUT(高电压信号)的电平转换电路3;第二区块15的数量多于第一区块14的数量。
图9及图10所示的显示驱动设备6、6A,于第一区块14的两侧配置多个第二区块15。图9示出将第二区块15配置两段的情况,图10示出将第二区块15配置一段的情况。
于第一区块14,配置控制信号作成电路10、偏压产生电路2、电压电流转换电路7与中继器电路9。于第二区块15,配置电流电压转换电路8、电平转换电路3与显示驱动信号作成区块11。
在第一区块14,作成显示所需的控制信号,向第二区块15供给。又,在第一区块14,以电平转换电路3产生需要的偏压VBIAS,转换为电流后向第二区块15供给。
在第二区块15,将转换为电流的偏压VBIAS恢复为电压,向电平转换电路3供给。电平转换电路3将控制信号进行电平转换成显示驱动的信号电平后,向显示驱动信号作成区块11供给。
图9及图10示出存在多个第二区块15的情况。在图7示出的电路构成中存在有中继器电路9的负载变大的缺点,在图8示出的电路构成中存在有布线数增加的缺点。根据接下来要说明的图11所示的构成,能够减少上述的缺点。
图11是实施方式五的再其他的显示驱动设备6B的块图。显示驱动设备6B包括一个以上的第一区块14、一个以上的第二区块15、一个以上的第三区块16与一个以上的第四区块17,所述第一区块14包含:产生偏压VBIAS的偏压产生电路2、将由偏压产生电路2产生的偏压VBIAS转换为偏流信号而输出的电压电流转换电路7、将来自电压电流转换电路7的一个输出分配为多个输出的中继器电路9、以及作成控制信号的控制信号作成电路10;所述第二区块15包含:作成显示驱动信号的显示驱动信号作成区块11、将自电压电流转换电路7输出的偏流信号转换为偏压VBIAS的电流电压转换电路8、以及基于偏压VBIAS将输入信号IN(低电压信号)转换为输出信号OUT(高电压信号)的电平转换电路3;所述第三区块16包含:显示驱动信号作成区块11、电流电压转换电路8、电平转换电路3、以及电流镜电路12;所述第四区块17包含:显示驱动信号作成区块11、电流电压转换电路8、电平转换电路3、以及中继器电路9;第三区块16的电流镜电路12与第四区块17的中继器电路9连接;第三区块16的数量、第四区块17的数量多于第一区块14的数量;第二区块15的数量多于第三区块16的数量、第四区块17的数量。
于图11所示的显示驱动设备6B,示出在第一区块14两侧,将多个第二区块15、第三区块16、第四区块17配置一段的情况。第三区块16的构成,为在第二区块15的构成中追加了电流镜电路12的构成。第四区块17的构成,为在第二区块15的构成中追加了中继器电路9的构成。根据图11的显示驱动设备6B的构成,能够以图7所示的电路构成减轻第一区块14的中继器电路9的负载。
在第一区块14,作成显示所需的控制信号,向第二区块15供给。又,在电平转换电路3产生需要的偏压VBIAS,转换为电流而向多个第二区块15与第三区块16供给。
第三区块16的构成,为在第二区块15的构成中追加了电流镜电路12的构成。电流镜电路12由与图7所示的P型晶体管T34相同的P型晶体管T34R构成。P型晶体管T34R的源极与高电源电压VDDH连接,栅极与栅极电压Vbp2连接,将拷贝了图7所示的偏流IBIAS2的电流向第四区块17供给。在第四区块17,存在有图7所示的中继器电路9与电流电压转换电路8E,将栅极电压Vbp2向各第二区块15的电流电压转换电路8供给。
由于显示面板的高精细化与大型化,显示驱动设备的显示驱动信号输出成为多输出化,芯片尺寸的长边超过15mm。因此,虽然产生偏压产生电路2与电平转换电路3之间的距离分开的、本发明所要解决的课题,但是通过实施方式一至五所记载的电路构成,能够解决上述课题。
[总结]
本发明方案一的信号电平转换电路1、1A~1F,包括:偏压产生电路2,其产生偏压VBIAS;以及电平转换电路3,其基于该偏压VBIAS而将低电压信号(输入信号IN)转换为高电压信号(输出信号OUT);该偏压产生电路2包含输出该偏压VBIAS的运算放大器4、与基于从该运算放大器4输出的偏压VBIAS而控制该电平转换电路3的导通电流Ion的复制电路5。
根据上述的构成,基于从运算放大器输出的偏压,控制电平转换电路的导通电流。因此,能够以高精度控制电平转换电路的导通电流。
本发明方案二的信号电平转换电路1、1A~1F,也可以为在上述方案一中,在该电平转换电路3,第一高耐压P型晶体管T5、第一高耐压N型晶体管T3、以及第一低中耐压N型晶体管T1依照此顺序串联连接而形成,且第二高耐压P型晶体管T6、第二高耐压N型晶体管T4、以及第二低中耐压N型晶体管T2依照此顺序串联连接而形成,在该第一高耐压N型晶体管T3的栅极与该第二高耐压N型晶体管T4的栅极之间供给该偏压VBIAS,该复制电路5具有对应于该第一高耐压P型晶体管T5的复制P型晶体管T5R、与对应于该第一高耐压N型晶体管T3的复制N型晶体管T3R。
根据上述的构成,在电平转换电路3的第一高耐压N型晶体管的栅极与该第二高耐压N型晶体管的栅极之间供给该偏压VBIAS。并且,复制电路具有对应于电平转换电路的第一高耐压P型晶体管的复制P型晶体管、与对应于电平转换电路的第一高耐压N型晶体管的复制N型晶体管。因此,能够控制电平转换电路的导通电流。
本发明方案三的信号电平转换电路1、1A~1F,也可以为在上述方案二中,该复制电路5包含:为了控制该电平转换电路3的导通电流Ion而相对于该复制N型晶体管T3R连接于与该复制P型晶体管T5R相反侧的导通电流控制可变电阻Ra、以及用于变更该导通电流控制可变电阻Ra的值的寄存器。
根据上述的构成,能够通过以寄存器变更导通电流控制可变电阻的值,而控制电平转换电路的导通电流。
本发明方案四的信号电平转换电路1A~1F,也可以为在上述方案一中,还包括:电压电流转换电路7,将由该偏压产生电路2产生的偏压VBIAS转换为偏流信号而输出;以及电流电压转换电路8,将自该电压电流转换电路7输出的偏流信号转换为该偏压VBIAS而向该电平转换电路3供给。
根据上述的构成,能够在远离偏压产生电路的位置所配置电平转换电路,将以偏压产生电路产生的偏压,利用电压电流转换电路转换为电流信号,且在电平转换电路的附近以电流电压转换电路转换为电压信号而向电平转换电路供给。
本发明方案五的信号电平转换电路1E、1F,也可以为在上述方案四中,还包括:中继器电路9、9F,将来自该电压电流转换电路7的一个输出分配为多个输出。
根据上述的构成,能够对配置于远离偏压产生电路的位置的多个电平转换电路供给偏压。
本发明方案六的信号电平转换电路1E、1F,也可以为在上述方案五中,该中继器电路连接于该电流电压转换电路和其他的电流电压转换电路。
根据上述的构成,能够对配置于远离偏压产生电路的位置的多个电流电压转换电路供给偏压。
本发明方案七的显示驱动设备6、6A,包括一个以上的第一区块14与一个以上的第二区块15,所述第一区块14包含:产生偏压VBIAS的偏压产生电路2、将由偏压产生电路2产生的偏压VBIAS转换为偏流信号而输出的电压电流转换电路7、以及作成控制信号的控制信号作成电路10;该第二区块15包含:作成显示驱动信号的显示驱动信号作成区块11、将自该电压电流转换电路7输出的偏流信号转换为该偏压VBIAS的电流电压转换电路8、以及基于该偏压VBIAS而将低电压信号(输入信号IN)转换为高电压信号(输出信号OUT)的电平转换电路3;该第二区块的数量比该第一区块的数量多。
根据上述的构成,能够对多个电平转换电路供给偏压。
本发明方案八的显示驱动设备6、6A,也可以为在上述方案七中,该第一区块还包括:中继器电路,将来自该电压电流转换电路的一个输出分配为多个输出。
根据上述的构成,能够通过中继器电路而进行该电压电流转换电路的输出数的变更、负载的抑制,能够对多个电平转换电路供给偏压。
本发明方案九的显示驱动设备6B,包括一个以上的第一区块14、一个以上的第二区块15、一个以上的第三区块16与一个以上的第四区块17,该第一区块14包含:产生偏压VBIAS的偏压产生电路2、将由该偏压产生电路2产生的偏压VBIAS转换为偏流信号而输出的电压电流转换电路7、将来自该电压电流转换电路7的一个输出分配为多个输出的中继器电路9、以及作成控制信号的控制信号作成电路10;该第二区块15包含:作成显示驱动信号的显示驱动信号作成区块11、将自该电压电流转换电路7输出的偏流信号转换为该偏压VBIAS的电流电压转换电路8、以及基于该偏压VBIAS而将低电压信号(输入信号IN)转换为高电压信号(输出信号OUT)的电平转换电路3;该第三区块16包含:显示驱动信号作成区块11、该电流电压转换电路8、该电平转换电路3、以及电流镜电路12;该第四区块17包含:该显示驱动信号作成区块11、该电流电压转换电路8、该电平转换电路3、以及该中继器电路9;该第三区块16的电流镜电路12与该第四区块17的中继器电路9连接,该第三区块16的数量、该第四区块17的数量比该第一区块14的数量多,该第二区块15的数量比该第三区块16的数量、该第四区块17的数量多。
根据上述的构成,能够抑制该第一区块与第四区块的中继器电路的负载,又,能够抑制该偏流信号的布线数的增加。
本发明方案十的显示驱动设备6、6A,也可以为在上述方案七中,该第二区块15的电平转换电路3对由该第一区块14的控制信号作成电路10作成的控制信号的电平进行转换。
根据上述的构成,能够将通过第一区块的控制信号作成电路而作成的低电压电平的信号,在第二区块转换为高电压电平的信号。
本发明不限于上述的各实施方式,可于申请专利范围所示的范围内进行各种变更,将不同实施方式所分别揭示的技术性手段适当加以组合而获得的实施方式也包含于本发明的技术性范围中。进而,能够将上述各实施方式所揭示的技术性手段加以组合而形成新的技术性特征。
附图标记的说明
1 信号电平转换电路
2 偏压产生电路
3 电平转换电路
4 运算放大器
5 复制电路
6 显示驱动设备
7 电压电流转换电路
8 电流电压转换电路
9 中继器电路
10 控制信号作成电路
11 显示驱动信号作成区块
12 电流镜电路
14 第一区块
15 第二区块
16 第三区块
17 第四区块
18 导通电压产生电路
Ra 导通电流控制可变电阻
Ion 导通电流
Von 导通电压
T1 第一低中耐压N型晶体管
T2 第二低中耐压N型晶体管
T3 第一高耐压N型晶体管
T4 第二高耐压N型晶体管
T5 第一高耐压P型晶体管
T6 第二高耐压P型晶体管
T3R 复制N型晶体管
T5R 复制P型晶体管
VBIAS 偏压
IN 输入信号
OUT 输出信号
VDDH 高电源电压
VDDL 低电源电压
GND 接地电压
time1 时间
A 节点
AR 节点
Claims (9)
1.一种信号电平转换电路,其特征在于,包括:
偏压产生电路,其产生偏压;以及
电平转换电路,其基于所述偏压而将低电压信号转换为高电压信号,
所述偏压产生电路包含输出所述偏压的运算放大器、与基于从所述运算放大器输出的偏压而控制所述电平转换电路的导通电流的复制电路,
在所述电平转换电路中,第一高耐压P型晶体管、第一高耐压N型晶体管、以及第一低中耐压N型晶体管依照此顺序串联连接而形成,第二高耐压P型晶体管、第二高耐压N型晶体管、以及第二低中耐压N型晶体管依照此顺序串联连接而形成,所述第一高耐压P型晶体管的栅极与所述第二高耐压P型晶体管和所述第二高耐压N型晶体管之间的串联连接的电路路径电连接,且所述第二高耐压P型晶体管的栅极与所述第一高耐压P型晶体管和所述第一高耐压N型晶体管之间的串联连接的电路路径电连接,
所述运算放大器与所述电平转换电路电连接,使得从所述运算放大器输出的所述偏压分别供给至所述第一高耐压N型晶体管的栅极和所述第二高耐压N型晶体管的栅极,
所述复制电路具有复制N型晶体管和复制P型晶体管,所述复制N型晶体管具有与所述第一高耐压N型晶体管的栅极以及所述第二高耐压N型晶体管的栅极电连接的栅极,所述复制P型晶体管与所述复制N型晶体管串联连接,
所述复制电路包含:导通电流控制可变电阻,其为了控制流过所述电平转换电路的所述第一低中耐压N型晶体管的导通电流,相对于所述复制N型晶体管串联连接在与所述复制P型晶体管相反的一侧;以及寄存器,其用于变更所述导通电流控制可变电阻的值。
2.根据权利要求1所述的信号电平转换电路,其特征在于,
所述复制N型晶体管的所述栅极被施加所述偏压,
由输入到所述运算放大器的P型晶体管的栅极的导通电压和所述导通电流控制可变电阻的值决定的导通电流流过所述复制N型晶体管和所述导通电流控制可变电阻,
所述寄存器通过变更所述导通电流控制可变电阻的值来变更所述导通电流,由此,来变更根据所述导通电流的变化而变化的所述电平转换电路的动作速度。
3.根据权利要求1所述的信号电平转换电路,其特征在于,其还包括:
电压电流转换电路,将由所述偏压产生电路产生的偏压转换为偏流信号而输出;以及
电流电压转换电路,将自所述电压电流转换电路输出的偏流信号转换为所述偏压而向所述电平转换电路供给。
4.根据权利要求3所述的信号电平转换电路,其特征在于,其还包括:中继器电路,将来自所述电压电流转换电路的一个输出分配为多个输出。
5.根据权利要求4所述的信号电平转换电路,其特征在于,所述中继器电路连接于所述电流电压转换电路和其他的电流电压转换电路。
6.一种显示驱动设备,其特征在于,包括一个以上的第一区块与一个以上的第二区块,
所述第一区块包含:产生偏压的偏压产生电路、将由所述偏压产生电路产生的偏压转换为偏流信号而输出的电压电流转换电路、以及作成控制信号的控制信号作成电路;
所述第二区块包含:作成显示驱动信号的显示驱动信号作成区块、将自所述电压电流转换电路输出的偏流信号转换为所述偏压的电流电压转换电路、以及基于所述偏压而将低电压信号转换为高电压信号的电平转换电路;
所述第二区块的数量比所述第一区块的数量多。
7.根据权利要求6所述的显示驱动设备,其特征在于,所述第一区块还包括:中继器电路,将来自所述电压电流转换电路的一个输出分配为多个输出。
8.根据权利要求6所述的显示驱动设备,其特征在于,所述第二区块的电平转换电路对由所述第一区块的控制信号作成电路作成的控制信号的电平进行转换。
9.一种显示驱动设备,其特征在于,包括一个以上的第一区块、一个以上的第二区块、一个以上的第三区块与一个以上的第四区块,
所述第一区块包含:产生偏压的偏压产生电路、将由所述偏压产生电路产生的偏压转换为偏流信号并输出的电压电流转换电路、将来自所述电压电流转换电路的一个输出分配为多个输出的中继器电路、以及作成控制信号的控制信号作成电路;
所述第二区块包含:作成显示驱动信号的显示驱动信号作成区块、将自所述电压电流转换电路输出的偏流信号转换为所述偏压的电流电压转换电路、以及基于所述偏压而将低电压信号转换为高电压信号的电平转换电路;
所述第三区块包含:所述电流电压转换电路、所述电平转换电路、以及电流镜电路;
所述第四区块包含:所述显示驱动信号作成区块、所述电流电压转换电路、所述电平转换电路、以及所述中继器电路;
所述第三区块的电流镜电路与所述第四区块的中继器电路连接,
所述第三区块的数量、所述第四区块的数量比所述第一区块的数量多,所述第二区块的数量比所述第三区块的数量、所述第四区块的数量多。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-229462 | 2017-11-29 | ||
JP2017229462A JP7176713B2 (ja) | 2017-11-29 | 2017-11-29 | 信号レベル変換回路及び表示駆動デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109962704A CN109962704A (zh) | 2019-07-02 |
CN109962704B true CN109962704B (zh) | 2023-08-08 |
Family
ID=66633556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811410010.7A Active CN109962704B (zh) | 2017-11-29 | 2018-11-23 | 信号电平转换电路以及显示驱动设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10516387B2 (zh) |
JP (2) | JP7176713B2 (zh) |
CN (1) | CN109962704B (zh) |
TW (1) | TWI686782B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3113796B1 (fr) * | 2020-08-31 | 2023-01-13 | St Microelectronics Grenoble 2 | Dispositif et procédé de décalage de niveau |
CN112202440B (zh) * | 2020-09-15 | 2022-08-09 | 广州慧智微电子股份有限公司 | 一种负压电平转换控制电路和方法 |
TWI847774B (zh) * | 2023-06-20 | 2024-07-01 | 大陸商北京歐錸德微電子技術有限公司 | 顯示驅動電壓產生電路、顯示驅動晶片及顯示裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582668A (ja) * | 1981-06-30 | 1983-01-08 | Nec Home Electronics Ltd | 信号発生装置 |
JP2007060403A (ja) * | 2005-08-25 | 2007-03-08 | Fujitsu Ltd | レベルシフト回路及び半導体装置 |
CN101034541A (zh) * | 2006-03-07 | 2007-09-12 | 冲电气工业株式会社 | 电流驱动电路 |
JP2015076718A (ja) * | 2013-10-09 | 2015-04-20 | シナプティクス・ディスプレイ・デバイス株式会社 | レベルシフト回路および表示駆動回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6836148B2 (en) | 2002-04-08 | 2004-12-28 | Texas Instruments Incorporated | Versatile high voltage outputs using low voltage transistors |
US7202715B1 (en) * | 2005-09-21 | 2007-04-10 | Intel Corporation | Matched current delay cell and delay locked loop |
JP5088031B2 (ja) * | 2007-08-01 | 2012-12-05 | 富士電機株式会社 | 定電流・定電圧回路 |
JP2012033987A (ja) * | 2010-07-28 | 2012-02-16 | Toppan Printing Co Ltd | レベルシフタ回路 |
JP5491319B2 (ja) * | 2010-08-16 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 表示ドライバ回路 |
TWI483550B (zh) | 2012-07-16 | 2015-05-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
-
2017
- 2017-11-29 JP JP2017229462A patent/JP7176713B2/ja active Active
-
2018
- 2018-11-22 TW TW107141758A patent/TWI686782B/zh active
- 2018-11-23 CN CN201811410010.7A patent/CN109962704B/zh active Active
- 2018-11-28 US US16/203,153 patent/US10516387B2/en active Active
-
2021
- 2021-09-24 JP JP2021155792A patent/JP7423080B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582668A (ja) * | 1981-06-30 | 1983-01-08 | Nec Home Electronics Ltd | 信号発生装置 |
JP2007060403A (ja) * | 2005-08-25 | 2007-03-08 | Fujitsu Ltd | レベルシフト回路及び半導体装置 |
CN101034541A (zh) * | 2006-03-07 | 2007-09-12 | 冲电气工业株式会社 | 电流驱动电路 |
JP2015076718A (ja) * | 2013-10-09 | 2015-04-20 | シナプティクス・ディスプレイ・デバイス株式会社 | レベルシフト回路および表示駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
US20190165771A1 (en) | 2019-05-30 |
TW201937471A (zh) | 2019-09-16 |
TWI686782B (zh) | 2020-03-01 |
JP7176713B2 (ja) | 2022-11-22 |
JP2019102891A (ja) | 2019-06-24 |
JP7423080B2 (ja) | 2024-01-29 |
US10516387B2 (en) | 2019-12-24 |
JP2022008539A (ja) | 2022-01-13 |
CN109962704A (zh) | 2019-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7423080B2 (ja) | 信号レベル変換回路および表示駆動デバイス | |
KR100432652B1 (ko) | 레벨 시프터 및 평판 표시 장치 | |
US7920012B2 (en) | Semiconductor device | |
US7088167B2 (en) | Level conversion for use in semiconductor device | |
US7492210B2 (en) | Voltage selection circuit | |
US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
US8638162B2 (en) | Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit | |
EP2360547B1 (en) | Band gap reference circuit | |
US20120068755A1 (en) | Level shifter | |
JP2006295322A (ja) | レベルシフタ回路 | |
CN108809295B (zh) | 电平移位电路 | |
KR20040034528A (ko) | 커런트 미러 회로 | |
KR101257459B1 (ko) | 온도 보상 회로 및 이를 구비한 장치 | |
CN108628379B (zh) | 偏压电路 | |
US9742407B2 (en) | Circuit and method for shifting voltage level | |
JP5520192B2 (ja) | 電圧電流変換回路 | |
US11750098B2 (en) | Voltage conversion circuit having self-adaptive mechanism | |
JP2005101993A (ja) | 論理回路 | |
KR100696231B1 (ko) | 반도체 장치 | |
TWI644545B (zh) | 驅動器電路 | |
JP2017215638A (ja) | 定電流回路及び半導体装置 | |
CN118232905A (zh) | 电平转换电路 | |
JP2012209707A (ja) | レベル変換回路 | |
JP2008010921A (ja) | 電源回路 | |
JP2017022493A (ja) | 電源回路及び電圧制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200925 Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Tongrui Microelectronics Technology Co.,Ltd. Address before: No. 1, no Japanese country Applicant before: Sharp Corp. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |