JP2022008539A - 信号レベル変換回路および表示駆動デバイス - Google Patents
信号レベル変換回路および表示駆動デバイス Download PDFInfo
- Publication number
- JP2022008539A JP2022008539A JP2021155792A JP2021155792A JP2022008539A JP 2022008539 A JP2022008539 A JP 2022008539A JP 2021155792 A JP2021155792 A JP 2021155792A JP 2021155792 A JP2021155792 A JP 2021155792A JP 2022008539 A JP2022008539 A JP 2022008539A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- bias
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 124
- 238000010586 diagram Methods 0.000 description 21
- 230000007704 transition Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
図1(a)は実施形態1に係る信号レベル変換回路1の回路図であり、(b)は信号レベル変換回路1に設けられたレベルシフタ回路3の内部電圧の遷移波形図である。
2とで抵抗分割する事によって、オン電圧Vonがオペアンプ4に供給される。これにより、製造ばらつき、温度、電源電圧に依存しないオン電圧Vonを生成することができる。
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
本発明のさらに他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
VBIAS2=Vgs+IBIAS2×Rc+ΔGND
を生成し、バイアス電流IBIAS2がレベルシフタ回路3に入力される。
圧であり、ΔGNDはバイアス発生回路2の接地電圧GND(GND1)とレベルシフタ回路3の接地電圧GND(GND2)との間の差分である。VBIAS2の1項目にあるVgsはレベルシフタ回路3の近傍の回路の発熱によるトランジスタ特性の変動を反映し、3項目であるΔGNDは配線抵抗によるバイアス発生回路2とレベルシフタ回路3との間の接地電圧GNDの違いを反映する。
図6は実施形態4に係る信号レベル変換回路1Dの回路図である。信号レベル変換回路1Dは、バイアス発生回路2と、バイアス発生回路2に接続されたレベルシフタ回路3と、バイアス発生回路2に接続された電圧電流変換回路7と、電圧電流変換回路7に対して互いに並列に接続された複数の電流電圧変換回路8と、各電流電圧変換回路8に接続されたレベルシフタ回路3とを備える。
ルシフタ回路3に容易に対応することできる。
図9は実施形態5に係る表示駆動デバイス6のブロック図である。図10は実施形態5に係る他の表示駆動デバイス6Aのブロック図である。
るリピータ回路9と、制御信号を作成する制御信号作成回路10とを含む1個以上の第1ブロック14と、表示駆動信号を作成する表示駆動信号作成ブロック11と、電圧電流変換回路7から出力されたバイアス電流信号をバイアス電圧VBIASに変換する電流電圧変換回路8と、バイアス電圧VBIASに基づいて入力信号IN(低電圧信号)を出力信号OUT(高電圧信号)に変換するレベルシフタ回路3とを含む1個以上の第2ブロック15と、電流電圧変換回路8と、レベルシフタ回路3と、カレントミラー回路12とを含む1個以上の第3ブロック16と、表示駆動信号作成ブロック11と、電流電圧変換回路8と、レベルシフタ回路3と、リピータ回路9とを含む1個以上の第4ブロック17とを備え、第3ブロック16のカレントミラー回路12は第4ブロック17のリピータ回路9に接続され、第3ブロック16の数、第4ブロック17の数は、第1ブロック14の数よりも多く、第2ブロック15の数は、第3ブロック16の数、第4ブロック17の数よりも多い。
本発明の態様1に係る信号レベル変換回路1・1A~1Fは、バイアス電圧VBIASを発生するバイアス発生回路2と、前記バイアス電圧VBIASに基づいて低電圧信号(入力信号IN)を高電圧信号(出力信号OUT)に変換するレベルシフタ回路3とを備え、前記バイアス発生回路2が、前記バイアス電圧VBIASを出力するオペアンプ4と、前記オペアンプ4から出力されたバイアス電圧VBIASに基づいて、前記レベルシフタ回路3のオン電流Ionを制御するレプリカ回路5とを含んでいる。
ぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
2 バイアス発生回路
3 レベルシフタ回路
4 オペアンプ
5 レプリカ回路
6 表示駆動デバイス
7 電圧電流変換回路
8 電流電圧変換回路
9 リピータ回路
10 制御信号作成回路
11 表示駆動信号作成ブロック
12 カレントミラー回路
14 第1ブロック
15 第2ブロック
16 第3ブロック
17 第4ブロック
18 オン電圧発生回路
Ra オン電流制御可変抵抗
Ion オン電流
Von オン電圧
T1 第1低中耐圧N型トランジスタ
T2 第2低中耐圧N型トランジスタ
T3 第1高耐圧N型トランジスタ
T4 第2高耐圧N型トランジスタ
T5 第1高耐圧P型トランジスタ
T6 第2高耐圧P型トランジスタ
T3R レプリカN型トランジスタ
T5R レプリカP型トランジスタ
VBIAS バイアス電圧
IN 入力信号
OUT 出力信号
VDDH 高電源電圧
VDDL 低電源電圧
GND 接地電圧
time1 時間
A ノード
AR ノード
Claims (7)
- バイアス電圧を発生するバイアス発生回路と、
前記バイアス電圧に基づいて低電圧信号を高電圧信号に変換するレベルシフタ回路とを備え、
前記バイアス発生回路が、前記バイアス電圧を出力するオペアンプと、
前記オペアンプから出力されたバイアス電圧に基づいて、前記レベルシフタ回路のオン電流を制御するレプリカ回路とを含み、
前記バイアス発生回路により発生したバイアス電圧をバイアス電流信号に変換して出力する電圧電流変換回路と、
前記電圧電流変換回路から出力されたバイアス電流信号を前記バイアス電圧に変換して前記レベルシフタ回路に供給する電流電圧変換回路とをさらに備える信号レベル変換回路。 - 前記電圧電流変換回路からの一つの出力を複数の出力に分配するリピータ回路をさらに備える請求項1に記載の信号レベル変換回路。
- 前記リピータ回路が、前記電流電圧変換回路と他の電流電圧変換回路とに接続される請求項2に記載の信号レベル変換回路。
- バイアス電圧を発生するバイアス発生回路と、前記バイアス発生回路により発生したバイアス電圧をバイアス電流信号に変換して出力する電圧電流変換回路と、制御信号を作成する制御信号作成回路とを含む1個以上の第1ブロックと、
表示駆動信号を作成する表示駆動信号作成ブロックと、前記電圧電流変換回路から出力されたバイアス電流信号を前記バイアス電圧に変換する電流電圧変換回路と、前記バイアス電圧に基づいて低電圧信号を高電圧信号に変換するレベルシフタ回路とを含む1個以上の第2ブロックとを備え、
前記第2ブロックの数が前記第1ブロックの数よりも多いことを特徴とする表示駆動デバイス。 - 前記第1ブロックが、前記電圧電流変換回路からの一つの出力を複数の出力に分配するリピータ回路をさらに含む請求項4に記載の表示駆動デバイス。
- バイアス電圧を発生するバイアス発生回路と、前記バイアス発生回路により発生したバイアス電圧をバイアス電流信号に変換して出力する電圧電流変換回路と、前記電圧電流変換回路からの一つの出力を複数の出力に分配するリピータ回路と、制御信号を作成する制御信号作成回路とを含む1個以上の第1ブロックと、
表示駆動信号を作成する表示駆動信号作成ブロックと、前記電圧電流変換回路から出力されたバイアス電流信号を前記バイアス電圧に変換する電流電圧変換回路と、前記バイアス電圧に基づいて低電圧信号を高電圧信号に変換するレベルシフタ回路とを含む1個以上の第2ブロックと、
前記電流電圧変換回路と、前記レベルシフタ回路と、カレントミラー回路とを含む1個以上の第3ブロックと、
前記表示駆動信号作成ブロックと、前記電流電圧変換回路と、前記レベルシフタ回路と、前記リピータ回路とを含む1個以上の第4ブロックとを備え、
前記第3ブロックのカレントミラー回路は前記第4ブロックのリピータ回路に接続され、
前記第3ブロックの数、前記第4ブロックの数は、前記第1ブロックの数よりも多く、
前記第2ブロックの数は、前記第3ブロックの数、前記第4ブロックの数よりも多いことを特徴とする表示駆動デバイス。 - 前記第2ブロックのレベルシフタ回路が、前記第1ブロックの制御信号作成回路により作成された制御信号のレベルを変換する請求項4に記載の表示駆動デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021155792A JP7423080B2 (ja) | 2017-11-29 | 2021-09-24 | 信号レベル変換回路および表示駆動デバイス |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229462A JP7176713B2 (ja) | 2017-11-29 | 2017-11-29 | 信号レベル変換回路及び表示駆動デバイス |
JP2021155792A JP7423080B2 (ja) | 2017-11-29 | 2021-09-24 | 信号レベル変換回路および表示駆動デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229462A Division JP7176713B2 (ja) | 2017-11-29 | 2017-11-29 | 信号レベル変換回路及び表示駆動デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022008539A true JP2022008539A (ja) | 2022-01-13 |
JP7423080B2 JP7423080B2 (ja) | 2024-01-29 |
Family
ID=66633556
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229462A Active JP7176713B2 (ja) | 2017-11-29 | 2017-11-29 | 信号レベル変換回路及び表示駆動デバイス |
JP2021155792A Active JP7423080B2 (ja) | 2017-11-29 | 2021-09-24 | 信号レベル変換回路および表示駆動デバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229462A Active JP7176713B2 (ja) | 2017-11-29 | 2017-11-29 | 信号レベル変換回路及び表示駆動デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US10516387B2 (ja) |
JP (2) | JP7176713B2 (ja) |
CN (1) | CN109962704B (ja) |
TW (1) | TWI686782B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3113796B1 (fr) * | 2020-08-31 | 2023-01-13 | St Microelectronics Grenoble 2 | Dispositif et procédé de décalage de niveau |
CN112202440B (zh) * | 2020-09-15 | 2022-08-09 | 广州慧智微电子股份有限公司 | 一种负压电平转换控制电路和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
JP2012033987A (ja) * | 2010-07-28 | 2012-02-16 | Toppan Printing Co Ltd | レベルシフタ回路 |
JP2015076718A (ja) * | 2013-10-09 | 2015-04-20 | シナプティクス・ディスプレイ・デバイス株式会社 | レベルシフト回路および表示駆動回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582668A (ja) * | 1981-06-30 | 1983-01-08 | Nec Home Electronics Ltd | 信号発生装置 |
US6836148B2 (en) | 2002-04-08 | 2004-12-28 | Texas Instruments Incorporated | Versatile high voltage outputs using low voltage transistors |
JP4099184B2 (ja) * | 2005-08-25 | 2008-06-11 | 富士通株式会社 | レベルシフト回路及び半導体装置 |
US7202715B1 (en) * | 2005-09-21 | 2007-04-10 | Intel Corporation | Matched current delay cell and delay locked loop |
JP2007240698A (ja) * | 2006-03-07 | 2007-09-20 | Oki Electric Ind Co Ltd | 電流駆動回路 |
JP5491319B2 (ja) * | 2010-08-16 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 表示ドライバ回路 |
TWI483550B (zh) | 2012-07-16 | 2015-05-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
-
2017
- 2017-11-29 JP JP2017229462A patent/JP7176713B2/ja active Active
-
2018
- 2018-11-22 TW TW107141758A patent/TWI686782B/zh active
- 2018-11-23 CN CN201811410010.7A patent/CN109962704B/zh active Active
- 2018-11-28 US US16/203,153 patent/US10516387B2/en active Active
-
2021
- 2021-09-24 JP JP2021155792A patent/JP7423080B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
JP2012033987A (ja) * | 2010-07-28 | 2012-02-16 | Toppan Printing Co Ltd | レベルシフタ回路 |
JP2015076718A (ja) * | 2013-10-09 | 2015-04-20 | シナプティクス・ディスプレイ・デバイス株式会社 | レベルシフト回路および表示駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2019102891A (ja) | 2019-06-24 |
TW201937471A (zh) | 2019-09-16 |
US10516387B2 (en) | 2019-12-24 |
JP7176713B2 (ja) | 2022-11-22 |
CN109962704B (zh) | 2023-08-08 |
JP7423080B2 (ja) | 2024-01-29 |
CN109962704A (zh) | 2019-07-02 |
TWI686782B (zh) | 2020-03-01 |
US20190165771A1 (en) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100432652B1 (ko) | 레벨 시프터 및 평판 표시 장치 | |
JP5003346B2 (ja) | 参照電圧生成回路及び参照電圧分配方法 | |
JP4321678B2 (ja) | 半導体集積回路 | |
JP7423080B2 (ja) | 信号レベル変換回路および表示駆動デバイス | |
JP6805005B2 (ja) | リーク電流補償回路及び半導体装置 | |
US20050127977A1 (en) | Semiconductor device | |
JP2008071245A (ja) | 基準電流生成装置 | |
US7952388B1 (en) | Semiconductor device | |
US8928396B2 (en) | Electronic circuit and semiconductor device | |
EP2360547B1 (en) | Band gap reference circuit | |
JP2006295322A (ja) | レベルシフタ回路 | |
JPH08335881A (ja) | 相補型電流源回路 | |
CN108809295B (zh) | 电平移位电路 | |
JP3998559B2 (ja) | 電流源回路 | |
CN108628379B (zh) | 偏压电路 | |
JP4238106B2 (ja) | 論理回路 | |
JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 | |
JP4472667B2 (ja) | 電源回路 | |
KR100415545B1 (ko) | 기준전류생성회로 | |
JP2017215638A (ja) | 定電流回路及び半導体装置 | |
KR20070064711A (ko) | 모스형의 정전압원 회로 | |
KR100933695B1 (ko) | 반도체 소자 | |
JP2012209707A (ja) | レベル変換回路 | |
JP2010080563A (ja) | バイアス電流供給回路 | |
JP2005072794A (ja) | D/a変換回路及びそれを用いた半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7423080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |