JP6805005B2 - リーク電流補償回路及び半導体装置 - Google Patents

Description

本発明は、ＭＯＳトランジスタのリーク電流を補償するリーク電流補償回路及び半導体装置に関する。

ＭＯＳトランジスタで構成される回路は、通常ＭＯＳトランジスタをリーク電流が無い理想素子としてモデル化した上で回路定数を定め電気特性を設計している。しかし、実際のＭＯＳトランジスタには、ソースとバルク間及びドレインとバルク間に寄生ダイオードが存在する。特に高温時に寄生ダイオードの逆方向リーク電流が増加し、電気回路特性を悪化させる要因になる。また、ＭＯＳトランジスタのゲートのリーク電流も同様に電気回路悪化の要因になる。

図４は、従来のリーク電流補償回路の回路図である。
従来のリーク電流補償回路は、ドレインに回路２０が接続され、ゲートに回路３０が接続されているＭＯＳトランジスタ４０１の寄生ダイオード４１１の逆方向リーク電流ＩＬを補償する回路である。

ＭＯＳトランジスタ４０１の寄生ダイオード４１１は、ＮＭＯＳトランジスタのドレイン・ソース間に逆バイアス電圧が印加されているため、逆方向リーク電流ＩＬがバルクへ向けて流れ、回路２０に流れる電流が逆方向電流ＩＬだけ増加する。逆方向電流ＩＬは、回路２０の動作電流に対して電流誤差となる為、回路性能を悪化させる要因になる。

リーク電流補償回路は、補償ダイオード４１２の逆方向リーク電流ＩＣを補償電流として生成するＭＯＳトランジスタ４０２と、補償電流ＩＣを入力電流とし出力電流をＭＯＳトランジスタ４０１に供給するＭＯＳトランジスタ４０３、４０４で構成されるカレントミラーを備えている。ＭＯＳトランジスタ４０１とＭＯＳトランジスタ４０２は、プロセス構造上同種で同サイズのトランジスタになっており、ＭＯＳトランジスタ４０２のゲート電圧を接地端子ＶＳＳに接続して、ＭＯＳトランジスタ４０２がオフ状態になるように設定している。この為、補償ダイオード４１２のリーク電流ＩＣと寄生ダイオード４１１のリーク電流ＩＬが等しくなる。従って、ＭＯＳトランジスタ４０１で生じたリーク電流ＩＬは、リーク電流補償回路によって補償されている（例えば、特許文献１参照）。

特開平８−３４０２４６号公報

しかしながら、従来のリーク電流補償回路において、補償対象のＭＯＳトランジスタ４０１で生じるリーク電流ＩＬと等しい大きさの補償電流ＩＣを生成する為には、補償ＭＯＳトランジスタ４０２をＭＯＳトランジスタ４０１と等しいトランジスタサイズにする必要があるため、レイアウトパターン面積の増加が大きく製造コスト面でデメリットが大きい。
また、補償するリーク電流の対象がダイオードの逆方向リーク電流に限定されており、製造プロセスの微細化に伴い増加する傾向にあるゲートのリーク電流を補償できない。

本発明は、上記課題に鑑みてなされたものであり、リーク電流補償用のＭＯＳトランジスタの面積が小さく、且つゲートリーク電流を補償することができるリーク電流補償回路を提供することを目的としている。

上記課題を解決するために、本発明のリーク電流補償回路は、ドレインとソースが接続されバルクが接地端子に接続され、電流出力回路のＭＯＳトランジスタのリーク電流に等しい補償電流を生成する補償ＭＯＳトランジスタと、入力端子が補償ＭＯＳトランジスタのドレインとソースに接続され、出力端子が電流出力回路のＭＯＳトランジスタに接続されたカレントミラー回路とを備えたことを特徴とする。

本発明のリーク電流補償回路によれば、ダイオードの逆方向リーク電流を補償する補償電流を生成する補償ＭＯＳトランジスタに於いて、ソース−バルク間寄生ダイオードとドレイン−バルク間寄生ダイオードの両方を利用することにより、従来方法の半分のレイアウトパターンの面積で補償ＭＯＳトランジスタを実現できる。

また、ゲートを更にドレインとソースに接続することで、補償ＭＯＳトランジスタで寄生ダイオードの逆方向リーク電流の補償電流とゲートリーク電流の補償電流を同時に生成することとが可能となるため、補償対象ＭＯＳトランジスタのダイオードの逆方向リーク電流とＭＯＳトランジスタのゲートリーク電流を同時に補償することでリーク電流補償を高精度化出来る。

本発明の第一の実施形態のリーク電流補償回路の回路図である。 本発明の第二の実施形態のリーク電流補償回路の回路図である。 本発明の第三の実施形態のリーク電流補償回路の回路図である。 従来のリーク電流補償回路の回路図である。

以下、本発明の本実施形態について、図面を参照して説明する。
本発明のリーク電流補償回路は、端子１０９に電流源１１０の電流を精度よく供給するための回路である。

（第１の実施形態）
図１は、本発明の第一の実施形態のリーク電流補償回路の回路図である。
ＭＯＳトランジスタ１０１のドレイン−バルクの間には、寄生ダイオード１１１が存在する。寄生ダイオード１１１はＭＯＳトランジスタ１０１のドレイン−ソース間電圧が印加される逆バイアス状態である。このため、寄生ダイオード１１１の逆方向リーク電流ＩＬ１が接地端子ＶＳＳに接続されているバルクへ向かって流れる。また、ＭＯＳトランジスタ１０１のドレインには、ＭＯＳトランジスタ１０１のゲートとＭＯＳトランジスタ１０２のゲートが接続される回路構成のため、ＭＯＳトランジスタ１０１のゲートリーク電流ＩＬＧ１とＭＯＳトランジスタ１０２のゲートリーク電流ＩＬＧ２が流れる。従って、端子１０９に流れる電流は、電流源１１０から供給された電流から上記リーク電流の合計した電流が減少する。第一の実施形態のリーク電流補償回路は、その電流を補償する機能を有する。

第一の実施形態のリーク電流補償回路は、リーク電流の補償電流を生成する補償ＭＯＳトランジスタ１０３、リーク電流の補償電流をリーク電流補償対象のＭＯＳトランジスタ１０１、１０２に供給するＭＯＳトランジスタ１０５、１０６で構成する補償用のカレントミラー回路を備えている。

補償ＭＯＳトランジスタ１０３は、ゲートとソースとドレインが接続され、バルクが接地端子ＶＳＳに接続され、ドレイン−バルク間の寄生ダイオード１１３とソース−バルク間の寄生ダイオード１１４を有している。

補償ＭＯＳトランジスタ１０３は、補償対象ＭＯＳトランジスタ１０１及びＭＯＳトランジスタ１０２と製造プロセス上同一構造のトランジスタになっている。さらに補償対象ＭＯＳトランジスタ１０１及び補償ＭＯＳトランジスタ１０３のトランジスタ構造はソースとドレインの拡散形状が同一になっており、寄生ダイオード１１３と寄生ダイオード１１４の構造が、寄生ダイオード１１１と同一になっている。従って、ＭＯＳトランジスタ１０１の寄生ダイオード１１１の拡散面積に対して、ＭＯＳトランジスタ１０３の寄生ダイオード１１３及び寄生ダイオード１１４の拡散面積をそれそれ１／２に設定した場合、寄生ダイオード１１３に流れるリーク補償電流をＩＣ１１、寄生ダイオード１１４に流れるリーク補償電流をＩＣ２１とすると、式１の関係が成り立つ。

ＩＬ１＝ＩＣ１１＋ＩＣ２１・・・（１）
このように、ダイオードの逆方向リーク電流ＩＬ１と等しいリーク補償電流ＩＣ１１＋ＩＣ２１を補償ＭＯＳトランジスタ１０３で生成する場合、補償ＭＯＳトランジスタのドレイン−バルク間寄生ダイオードをのみを利用する従来方式と比較して、本方式ではドレイン−バルク間寄生ダイオードとソース−バルク間寄生ダイオードの両方を利用するため、補償ＭＯＳトランジスタ１０３のレイアウトパターン面積を１／２に縮小することができる。

補償ＭＯＳトランジスタ１０３は、ゲートをドレインとソースに接続することにより、ダイオードの逆方向リーク電流に加えて、ゲートリーク電流ＩＣＧ１を生成している。
従って、ＭＯＳトランジスタ１０５、１０６で構成された補償用のカレントミラー回路の入力電流Ｉ０１と出力電流Ｉ１１の大きさの比を１対１に設定した場合、ＭＯＳトランジスタ１０１の寄生ダイオード１１１の逆方向リーク電流ＩＬ１及びゲートリーク電流ＩＬＧ１、ＭＯＳトランジスタ１０２のゲートリーク電流ＩＬＧ２、ダイオードの逆方向リーク電流の補償電流ＩＣ１１、ＩＣ２１、ゲートリーク電流の補償電流ＩＣＧ１について、式２の関係が成り立つ。

ＩＣ１１＋ＩＣ２１＋ＩＣＧ１＝ＩＯ１＝Ｉ１１＝ＩＬ１＋ＩＬＧ１＋ＩＬＧ２・・・（２）
即ち、第一の実施形態のリーク電流補償回路は、逆方向リーク電流ＩＬ１及びゲートリーク電流ＩＬＧ１、ＩＬＧ２の補償を同時に実現している。

（第二の実施形態）
図２は、本発明の第二の実施形態のリーク電流補償回路の回路図である。
第二の実施形態のリーク電流補償回路は、ＭＯＳトランジスタ１０２のドレイン−バルク間の寄生ダイオード１１２の逆方向リーク電流ＩＬ２のみを補償する回路である。

第二の実施形態のリーク電流補償回路は、リーク電流の補償電流を生成する補償ＭＯＳトランジスタ１０４、リーク電流の補償電流をリーク電流補償対象のＭＯＳトランジスタ１０２に供給するＭＯＳトランジスタ１０７、１０８で構成する補償用のカレントミラー回路を備えている。補償ＭＯＳトランジスタ１０４は、ドレイン−バルク間に寄生ダイオード１１５、ソース−バルク間に寄生ダイオード１１６を有している。

この場合のリーク電流の補償電流の生成は、ゲートリーク電流を含まないダイオード１１２の逆方向リーク電流ＩＬ２の補償電流のみを生成する。従って、補償ＭＯＳトランジスタ１０４のゲートを接地端子ＶＳＳに接続する。

寄生ダイオード１１５の逆方向リーク電流をＩＣ１２、寄生ダイオード１１６の逆方向リーク電流をＩＣ２２、補償電流を供給するカレントミラーの入力電流をＩ０２、出力電流をＩ１２とすると、式３が成り立つ。
ＩＣ１２＋ＩＣ２２＝ＩＯ２＝Ｉ１２＝ＩＬ２・・・（３）
以上のことから、第二の実施形態のリーク電流補償回路は、ＭＯＳトランジスタ１０２で生じた寄生ダイオード１１２の逆方向リーク電流ＩＬ２を補償することができる。

なお、第二の実施形態のリーク電流補償回路に於いても、補償ＭＯＳトランジスタ１０４は、ドレイン−バルク間の寄生ダイオード１１５とソース−バルク間の寄生ダイオード１１６の両方を利用して補償電流を生成するので、補償ＭＯＳトランジスタのレイアウトパターン面積を従来方法の１／２に縮小できること。

（第三の実施形態）
図３は、本発明の第三の実施形態のリーク電流補償回路の回路図である。
第三の実施形態のリーク電流補償回路は、第一の実施形態と第二の実施形態を組み合わせて適用したものである。

第三の実施形態のリーク電流補償回路は、ＭＯＳトランジスタ１０１のダイオード１１１の逆方向リーク電流とＭＯＳトランジスタ１０１及びＭＯＳトランジスタ１０２のゲートリーク電流を補償する第一のリーク電流補償回路と、ＭＯＳトランジスタ１０２のダイオード１１２の逆方向リーク電流を補償する第二のリーク電流補償回路を備えている。
第一のリーク電流補償回路と第二のリーク電流補償回路は、夫々第一の実施形態と第二の実施形態のリーク電流補償回路と同様であるので、詳細な説明は省略する。

第三の実施形態のリーク電流補償回路は、第一のリーク電流補償回路と第二のリーク電流補償回路によってＭＯＳトランジスタ１０１及びＭＯＳトランジスタ１０２のリーク電流を補償することにより、端子１０９に電流源１１０の電流をより精度よく供給することが可能である。
以上説明したように、本発明のリーク電流補償回路によれば、リーク電流補償用のＭＯＳトランジスタの面積が小さく、且つゲートリーク電流を補償することができる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、リーク電流補償対象のトランジスタは、ＮチャンネルＭＯＳトランジスタとして説明したが、ＰチャンネルＭＯＳトランジスタで構成した場合であっても、本発明のリーク電流補償回路を適用することは可能であり、同様の効果を得ることが出来る。

１０１、１０２ 補償対象ＭＯＳトランジスタ
１０３、１０４ 補償ＭＯＳトランジスタ
１０９ 端子
１１０ 電流源
１１１、１１２ 寄生ダイオード

Claims (2)

1. 電流源の電流を出力端子に出力する出力回路を構成するＭＯＳトランジスタのリーク電流を補償するリーク電流補償回路であって、
   ドレインとソースが接続され、バルクが接地端子に接続され、前記リーク電流に等しい補償電流を生成する補償ＭＯＳトランジスタと、
   入力端子が前記補償ＭＯＳトランジスタの前記ドレインと前記ソースに接続され、出力端子が前記出力回路を構成するＭＯＳトランジスタに接続されたカレントミラー回路と、を備え
   前記補償ＭＯＳトランジスタは、ゲートが接地端子に接続され、ドレイン−バルク間の寄生ダイオードとソース−バルク間の寄生ダイオードのリーク電流によって、前記出力回路を構成するＭＯＳトランジスタのドレイン−バルク間の寄生ダイオードの逆方向リーク電流に等しい補償電流を生成する
   ことを特徴とするリーク電流補償回路。
2. 請求項１記載のリーク電流補償回路を備えた半導体装置。
   

Images