TW201828602A - 漏電流補償電路以及半導體裝置 - Google Patents

漏電流補償電路以及半導體裝置 Download PDF

Info

Publication number
TW201828602A
TW201828602A TW106142631A TW106142631A TW201828602A TW 201828602 A TW201828602 A TW 201828602A TW 106142631 A TW106142631 A TW 106142631A TW 106142631 A TW106142631 A TW 106142631A TW 201828602 A TW201828602 A TW 201828602A
Authority
TW
Taiwan
Prior art keywords
leakage current
compensation
current
mos transistor
circuit
Prior art date
Application number
TW106142631A
Other languages
English (en)
Other versions
TWI713805B (zh
Inventor
椎根雄寿
中村博高
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201828602A publication Critical patent/TW201828602A/zh
Application granted granted Critical
Publication of TWI713805B publication Critical patent/TWI713805B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一種漏電流補償電路，包括：補償MOS電晶體，其汲極與源極相連接，其主體連接於接地端子，並生成與電流輸出電路的MOS電晶體的漏電流相等的補償電流；以及電流鏡電路，其輸入端子連接於補償MOS電晶體的汲極與源極，其輸出端子連接於電流輸出電路的MOS電晶體，漏電流補償用的MOS電晶體的面積小，且可補償閘極漏電流。

Description

漏電流補償電路以及半導體裝置
本發明是有關於一種補償金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體的漏電流的漏電流補償電路以及半導體裝置。
包含MOS電晶體的電路通常將MOS電晶體作為無漏電流的理想元件加以模型化後，決定電路常數並設計電特性。但是，於實際的MOS電晶體中，在源極與主體間及汲極與主體間存在寄生二極體。尤其於高溫時寄生二極體的逆向漏電流增加，成為使電路特性惡化的因素。另外，MOS電晶體的閘極的漏電流亦同樣成為使電路特性惡化的因素。
圖4是習知的漏電流補償電路的電路圖。 習知的漏電流補償電路是補償於汲極上連接有電路20、於閘極上連接有電路30的N通道金屬氧化物半導體（N-Metal-Oxide-Semiconductor，NMOS）電晶體401的寄生二極體411的逆向漏電流IL的電路。
於寄生二極體411中，因於NMOS電晶體401的汲極・源極間施加有反向偏壓電壓，故逆向漏電流IL流向主體，於電路20中流動的電流僅增加逆向漏電流IL。逆向漏電流IL相對於電路20的動作電流變成電流誤差，因此成為使電路性能惡化的因素。
漏電流補償電路具備將補償二極體412的逆向漏電流IC作為補償電流而生成的MOS電晶體402及包含將補償電流IC作為輸入電流並向MOS電晶體401供給輸出電流的MOS電晶體403、MOS電晶體404的電流鏡（current mirror）。MOS電晶體401與MOS電晶體402於製程結構上為同一種類且為同一尺寸的電晶體，以將MOS電晶體402的閘極連接於接地端子VSS，MOS電晶體402變成斷開狀態的方式設定。因此，補償二極體412的逆向漏電流IC與寄生二極體411的逆向漏電流IL變成相等。因此，於MOS電晶體401中產生的逆向漏電流IL藉由漏電流補償電路來補償（例如，參照專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平8-340246號公報 [發明所欲解決之課題]
但是，於習知的漏電流補償電路中，為了生成大小與補償對象的MOS電晶體401中產生的逆向漏電流IL相等的補償電流IC，必須將補償MOS電晶體402設為與MOS電晶體401相等的電晶體尺寸，因此佈局圖案面積的增加大。 另外，進行補償的漏電流的對象限定於二極體的逆向漏電流，無法補償存在有伴隨製造製程微細化而增加的傾向的閘極的漏電流。
本發明的目的在於提供一種漏電流補償用的MOS電晶體的面積小、且可補償閘極漏電流的漏電流補償電路。 [解決課題之手段]
為了解決所述課題，本發明的漏電流補償電路的特徵在於：包括補償MOS電晶體，其汲極與源極相連接，其主體連接於接地端子，並生成與電流輸出電路的MOS電晶體的漏電流相等的補償電流；以及電流鏡電路，其輸入端子連接於補償MOS電晶體的汲極與源極，其輸出端子連接於電流輸出電路的MOS電晶體。 [發明的效果]
根據本發明的漏電流補償電路，於生成補償二極體的逆向漏電流的補償電流的補償MOS電晶體中，利用源極與主體間寄生二極體與汲極與主體間寄生二極體兩者，藉此能夠以習知方法的一半的佈局圖案的面積來實現補償MOS電晶體。
另外，藉由使閘極進一步連接於汲極與源極，於補償MOS電晶體中可同時生成寄生二極體的逆向漏電流的補償電流與閘極漏電流的補償電流，因此同時補償補償對象MOS電晶體的寄生二極體的逆向漏電流與MOS電晶體的閘極漏電流，藉此可使漏電流補償高精度化。
以下，參照圖式對本發明的實施形態進行說明。 本發明的漏電流補償電路是用以向端子109高精度地供給電流源110的電流的電路。
（第1實施形態） 圖1是本發明的第一實施形態的漏電流補償電路的電路圖。 於MOS電晶體101的汲極與主體之間存在寄生二極體111。寄生二極體111為被施加MOS電晶體101的汲極與源極間電壓的反向偏壓狀態。因此，寄生二極體111的逆向漏電流IL1流向連接於接地端子VSS的主體。另外，由於是連接MOS電晶體101的閘極與MOS電晶體102的閘極的電路構成，因此MOS電晶體101的閘極漏電流ILG1與MOS電晶體102的閘極漏電流ILG2流動至MOS電晶體101的汲極。因此，流動至端子109的電流自由電流源110所供給的電流減少所述漏電流的合計電流。第一實施形態的漏電流補償電路具有補償所述減少的電流的功能。
第一實施形態的漏電流補償電路具備生成漏電流的補償電流的補償MOS電晶體103，及包含將漏電流的補償電流供給至漏電流補償對象的MOS電晶體101、MOS電晶體102中的MOS電晶體105、MOS電晶體106的補償用電流鏡電路。
補償MOS電晶體103的閘極、源極及汲極相連接，主體連接於接地端子VSS，並具有汲極與主體間的寄生二極體113與源極與主體間的寄生二極體114。
補償MOS電晶體103為於製造製程上與補償對象MOS電晶體101及補償對象MOS電晶體102相同結構的電晶體。進而，補償對象MOS電晶體101及補償MOS電晶體103的電晶體結構是源極與汲極的擴散形狀為相同，寄生二極體113與寄生二極體114的結構為與寄生二極體111相同。因此，當相對於MOS電晶體101的寄生二極體111的擴散面積，將MOS電晶體103的寄生二極體113及寄生二極體114的擴散面積分別設定成1/2時，若將於寄生二極體113中流動的漏補償電流設為IC11，將於寄生二極體114中流動的漏補償電流設為IC21，則式1的關係成立。
IL1＝IC11＋IC21・・・（1） 如此，當於補償MOS電晶體103中生成與寄生二極體111的逆向漏電流IL1相等的漏補償電流IC11＋IC21時，與僅利用補償MOS電晶體的汲極與主體間寄生二極體的習知方式相比，於本方式中，利用汲極與主體間寄生二極體與源極與主體間寄生二極體兩者，因此可將補償MOS電晶體103的佈局圖案面積縮小成1/2。
補償MOS電晶體103藉由將閘極連接於汲極與源極，除寄生二極體的逆向漏電流IC11、逆向漏電流IC12以外，生成閘極漏電流ICG1。 因此，當將包含MOS電晶體105、MOS電晶體106的補償用電流鏡電路的輸入電流I01與輸出電流I11的大小的比設定成1比1時，關於MOS電晶體101的寄生二極體111的逆向漏電流IL1及閘極漏電流ILG1，MOS電晶體102的閘極漏電流ILG2，作為寄生二極體113、寄生二極體114的逆向漏電流的補償電流IC11、補償電流IC21，作為閘極漏電流的補償電流ICG1，式2的關係成立。
IC11＋IC21＋ICG1＝I01＝I11＝IL1＋ILG1＋ILG2・・・（2） 即，第一實施形態的漏電流補償電路同時實現逆向漏電流IL1及閘極漏電流ILG1、閘極漏電流ILG2的補償。
（第二實施形態） 圖2是本發明的第二實施形態的漏電流補償電路的電路圖。 第二實施形態的漏電流補償電路是僅補償MOS電晶體102的汲極與主體間的寄生二極體112的逆向漏電流IL2的電路。
第二實施形態的漏電流補償電路具備生成漏電流的補償電流的補償MOS電晶體104，及包含將漏電流的補償電流供給至漏電流補償對象的MOS電晶體102中的MOS電晶體107、MOS電晶體108的補償用電流鏡電路。補償MOS電晶體104於汲極與主體間具有寄生二極體115，於源極與主體間具有寄生二極體116。
該情況下的漏電流的補償電流的生成是僅生成不含閘極漏電流的寄生二極體112的逆向漏電流IL2的補償電流。因此，將補償MOS電晶體104的閘極連接於接地端子VSS。
若將寄生二極體115的逆向漏電流設為IC12，將寄生二極體116的逆向漏電流設為IC22，將供給補償電流的電流鏡的輸入電流設為I02，將輸出電流設為I12，則式3成立。 IC12＋IC22＝I02＝I12＝IL2・・・（3） 根據以上所述，第二實施形態的漏電流補償電路可補償於MOS電晶體102中產生的寄生二極體112的逆向漏電流IL2。
再者，於第二實施形態的漏電流補償電路中，補償MOS電晶體104亦利用汲極與主體間的寄生二極體115與源極與主體間的寄生二極體116兩者來生成補償電流，因此可將補償MOS電晶體104的佈局圖案面積縮小成習知方法的1/2。
（第三實施形態） 圖3是本發明的第三實施形態的漏電流補償電路的電路圖。 第三實施形態的漏電流補償電路是將第一實施形態與第二實施形態組合應用的電路。
第三實施形態的漏電流補償電路具備補償MOS電晶體101的寄生二極體111的逆向漏電流與MOS電晶體101及MOS電晶體102的閘極漏電流的第一漏電流補償電路，以及補償MOS電晶體102的寄生二極體112的逆向漏電流的第二漏電流補償電路。 第一漏電流補償電路與第二漏電流補償電路分別與第一實施形態及第二實施形態的漏電流補償電路相同，因此省略詳細的說明。
第三實施形態的漏電流補償電路藉由第一漏電流補償電路與第二漏電流補償電路來補償MOS電晶體101及MOS電晶體102的漏電流，藉此可更高精度地向端子109供給電流源110的電流。 如以上所說明般，根據本發明的漏電流補償電路，漏電流補償用的MOS電晶體的面積小，且可補償閘極漏電流。
以上，對本發明的實施形態進行了說明，但本發明並不限定於所述實施形態，可於不脫離本發明的主旨的範圍內進行各種變更。 例如，漏電流補償對象的電晶體以N通道MOS電晶體的形式進行了說明，但即便於由P通道MOS電晶體構成的情況下，亦可應用本發明的漏電流補償電路，可獲得相同的效果。
20、30‧‧‧電路
101、102‧‧‧補償對象MOS電晶體（MOS電晶體）
103、104‧‧‧補償MOS電晶體
105、106、107、108、402、403、404‧‧‧MOS電晶體
109‧‧‧端子
110‧‧‧電流源
111、112、113、114、115、116、411‧‧‧寄生二極體
401‧‧‧NMOS電晶體（MOS電晶體）
412‧‧‧補償二極體
I01、I02‧‧‧輸入電流
I11、I12‧‧‧輸出電流
IC‧‧‧逆向漏電流（補償電流）
IC11、IC21‧‧‧漏補償電流（補償電流）
IC12、IC22、IL、IL1、IL2‧‧‧逆向漏電流
ICG1‧‧‧閘極漏電流（補償電流）
ILG1、ILG2‧‧‧閘極漏電流
VSS‧‧‧接地端子
圖1是本發明的第一實施形態的漏電流補償電路的電路圖。 圖2是本發明的第二實施形態的漏電流補償電路的電路圖。 圖3是本發明的第三實施形態的漏電流補償電路的電路圖。 圖4是習知的漏電流補償電路的電路圖。

Claims (4)

  1. 一種漏電流補償電路，對構成將電流源的電流輸出至輸出端子中的輸出電路的金屬氧化物半導體電晶體的漏電流進行補償，包括： 補償金屬氧化物半導體電晶體，其汲極與源極相連接，其主體連接於接地端子，並生成與所述漏電流相等的補償電流；以及 電流鏡電路，其輸入端子連接於所述補償金屬氧化物半導體電晶體的所述汲極與所述源極，其輸出端子連接於構成所述輸出電路的金屬氧化物半導體電晶體。
  2. 如申請專利範圍第1項所述的漏電流補償電路，其中所述補償金屬氧化物半導體電晶體的閘極連接於接地端子，藉由所述補償金屬氧化物半導體電晶體的汲極與主體間的寄生二極體與所述補償金屬氧化物半導體電晶體的源極與主體間的寄生二極體的漏電流，而生成與構成所述輸出電路的金屬氧化物半導體電晶體的汲極與主體間的寄生二極體的逆向漏電流相等的補償電流。
  3. 如申請專利範圍第1項所述的漏電流補償電路，其中所述補償金屬氧化物半導體電晶體的閘極連接於所述汲極與所述源極，藉由所述閘極的漏電流而生成與構成所述輸出電路的金屬氧化物半導體電晶體的閘極漏電流相等的補償電流。
  4. 一種半導體裝置，包括如申請專利範圍第1項至第3項中任一項所述的漏電流補償電路。
TW106142631A 2017-01-30 2017-12-06 漏電流補償電路以及半導體裝置 TWI713805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-014127 2017-01-30
JP2017014127A JP6805005B2 (ja) 2017-01-30 2017-01-30 リーク電流補償回路及び半導体装置

Publications (2)

Publication Number Publication Date
TW201828602A true TW201828602A (zh) 2018-08-01
TWI713805B TWI713805B (zh) 2020-12-21

Family

ID=62979831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142631A TWI713805B (zh) 2017-01-30 2017-12-06 漏電流補償電路以及半導體裝置

Country Status (5)

Country Link
US (1) US10191504B2 (zh)
JP (1) JP6805005B2 (zh)
KR (1) KR102322664B1 (zh)
CN (1) CN108376013B (zh)
TW (1) TWI713805B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463983B1 (ko) 2018-12-26 2022-11-07 삼성전자 주식회사 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치
EP3982627A4 (en) * 2019-06-28 2022-06-08 Huawei Technologies Co., Ltd. TRANSMITTER/RECEIVER CIRCUIT, CHIP USING TRANSMITTER/RECEIVER CIRCUIT AND TERMINAL DEVICE
US11362668B1 (en) 2021-04-07 2022-06-14 Infineon Technologies Ag Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC)
CN113093852B (zh) * 2021-04-14 2022-11-01 北京芯愿景软件技术股份有限公司 一种漏电补偿电路
CN115275956B (zh) * 2022-06-22 2023-10-24 贵州振华风光半导体股份有限公司 匹配二极管保护单元的电流补偿电路及放大器电路
CN115857612B (zh) * 2023-03-02 2023-05-09 盈力半导体(上海)有限公司 带隙基准源及其低温漂控制方法、系统和芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225791B2 (ja) * 1995-06-14 2001-11-05 株式会社豊田中央研究所 リーク電流補償回路
JPH1126694A (ja) * 1997-07-09 1999-01-29 Toyota Central Res & Dev Lab Inc リーク電流補償回路
US6771126B2 (en) * 2001-03-30 2004-08-03 Winbond Electronics Corporation Slew rate enhancement circuit and method
JP2004152092A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd 電圧源回路
TW584952B (en) * 2003-02-21 2004-04-21 Faraday Tech Corp Power supply clamp circuit
JP4544458B2 (ja) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置
CN100458639C (zh) * 2007-03-20 2009-02-04 北京中星微电子有限公司 一种补偿mos器件栅极漏电流的装置及方法
US7548051B1 (en) * 2008-02-21 2009-06-16 Mediatek Inc. Low drop out voltage regulator
TWI435439B (zh) * 2011-09-07 2014-04-21 Univ Nat Sun Yat Sen 靜電放電保護電路
US8829883B2 (en) * 2011-09-09 2014-09-09 Atmel Corporation Leakage-current compensation for a voltage regulator
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
CN102496384B (zh) * 2011-12-28 2014-07-09 东南大学 一种噪声电流补偿电路
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
JP6306894B2 (ja) * 2014-02-19 2018-04-04 株式会社メガチップス 電流補償回路
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
US9831840B2 (en) * 2015-05-18 2017-11-28 Texas Instruments Incorporated Amplifier circuit and method for adaptive amplifier biasing

Also Published As

Publication number Publication date
KR102322664B1 (ko) 2021-11-05
JP2018125588A (ja) 2018-08-09
TWI713805B (zh) 2020-12-21
KR20180089279A (ko) 2018-08-08
US20180217624A1 (en) 2018-08-02
US10191504B2 (en) 2019-01-29
CN108376013A (zh) 2018-08-07
JP6805005B2 (ja) 2020-12-23
CN108376013B (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
TW201828602A (zh) 漏電流補償電路以及半導體裝置
US7852142B2 (en) Reference voltage generating circuit for use of integrated circuit
TWI390829B (zh) 疊接（Ｃａｓｃｏｄｅ）電路及半導體裝置
US7417415B2 (en) Voltage-controlled current source
TWI501067B (zh) 能帶隙參考電路及能帶隙參考電流源
TWI304673B (en) Multi-power supply circuit and multi-power supply method
JP2000112548A (ja) 基準電圧発生回路
JP2011150526A (ja) 基準電圧発生回路及びそれを用いた集積回路
US7154981B2 (en) Termination circuit
JP2004086750A (ja) バンドギャップ回路
US7932712B2 (en) Current-mirror circuit
US6940338B2 (en) Semiconductor integrated circuit
TWI686782B (zh) 信號位準轉換電路以及顯示驅動設備
KR20220067490A (ko) 지연 회로
US10824182B2 (en) Semiconductor integrated circuit and power supply device
TWI381266B (zh) 一種對於臨界電壓變異有免疫效果的電流源及其產生方法
TWI657249B (zh) 電流感測電路
US20210194368A1 (en) Constant current circuit
KR101919555B1 (ko) 기준 전류원
JPH1126694A (ja) リーク電流補償回路
KR20050030610A (ko) 커런트 미러 회로
US20200081474A1 (en) Constant current circuit
US20070075591A1 (en) Semiconductor integrated circuit
KR20150113738A (ko) 밴드갭 기준 전압 발생 회로
KR20040008495A (ko) 집적회로의 지연장치