JPH1126694A - リーク電流補償回路 - Google Patents
リーク電流補償回路Info
- Publication number
- JPH1126694A JPH1126694A JP18371997A JP18371997A JPH1126694A JP H1126694 A JPH1126694 A JP H1126694A JP 18371997 A JP18371997 A JP 18371997A JP 18371997 A JP18371997 A JP 18371997A JP H1126694 A JPH1126694 A JP H1126694A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- diode
- circuit
- parasitic diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 IC、LSI上の素子の寄生ダイオードのリ
ーク電流を補償する。 【解決手段】 ドレインに回路20、ゲートに回路30
が接続され、ソースが電源VSSに接続されたnMOS
トランジスタM1における寄生ダイオードD1dに流れ
るリーク電流をnMOSトランジスタMCの補償ダイオ
ードDCdに流れる電流をカレントミラー回路10を介
し、寄生ダイオードD1dに供給することで補償する。
カレントミラー回路10と、補償ダイオードDCd及び
寄生ダイオードD1dに至る経路には、電圧追従回路4
0が設けられ、補償ダイオードと寄生ダイオードのバイ
アス電圧をほぼ同一に維持する。
ーク電流を補償する。 【解決手段】 ドレインに回路20、ゲートに回路30
が接続され、ソースが電源VSSに接続されたnMOS
トランジスタM1における寄生ダイオードD1dに流れ
るリーク電流をnMOSトランジスタMCの補償ダイオ
ードDCdに流れる電流をカレントミラー回路10を介
し、寄生ダイオードD1dに供給することで補償する。
カレントミラー回路10と、補償ダイオードDCd及び
寄生ダイオードD1dに至る経路には、電圧追従回路4
0が設けられ、補償ダイオードと寄生ダイオードのバイ
アス電圧をほぼ同一に維持する。
Description
【0001】
【発明の属する技術分野】本発明は、IC、LSIにお
けるリーク電流補償回路、特に寄生ダイオードの逆方向
リーク電流の電圧依存性への対処に関するものである。
けるリーク電流補償回路、特に寄生ダイオードの逆方向
リーク電流の電圧依存性への対処に関するものである。
【0002】
【従来の技術】一般的なCMOS製造工程によって製作
したnMOSトランジスタ、pMOSトランジスタにお
いては、図1のようにソースs若しくはドレインdと基
板(又はウェル)bとの間に各々寄生ダイオードが存在
する。この寄生ダイオードは、通常、零若しくは逆バイ
アス状態にあり、逆バイアス時にはわずかながらリーク
電流が流れる。
したnMOSトランジスタ、pMOSトランジスタにお
いては、図1のようにソースs若しくはドレインdと基
板(又はウェル)bとの間に各々寄生ダイオードが存在
する。この寄生ダイオードは、通常、零若しくは逆バイ
アス状態にあり、逆バイアス時にはわずかながらリーク
電流が流れる。
【0003】図2に示すように、nMOSトランジスタ
M1のドレインに回路ブロック10が、ゲートに回路ブ
ロック20が、ソースに電源VSSが接続された回路を
設計する場合、ソース側の寄生ダイオードD1sは零バ
イアスの状態になるのでリーク電流は流れない。一方、
ドレイン側の寄生ダイオードD1dは逆バイアス状態に
なるので、リーク電流ILが存在する。このリーク電流
ILは、通常極めて小さいので、回路設計上は無視し
て、回路ブロック10からの出力電流IinがnMOS
トランジスタM1のドレイン電流Idsと等しい、すな
わち Iin=Ids (1) として設計がなされる。
M1のドレインに回路ブロック10が、ゲートに回路ブ
ロック20が、ソースに電源VSSが接続された回路を
設計する場合、ソース側の寄生ダイオードD1sは零バ
イアスの状態になるのでリーク電流は流れない。一方、
ドレイン側の寄生ダイオードD1dは逆バイアス状態に
なるので、リーク電流ILが存在する。このリーク電流
ILは、通常極めて小さいので、回路設計上は無視し
て、回路ブロック10からの出力電流IinがnMOS
トランジスタM1のドレイン電流Idsと等しい、すな
わち Iin=Ids (1) として設計がなされる。
【0004】ところが、高温になるとリーク電流ILは
急激に増加するので、無視できなくなり、 Iin=Ids+IL (2) となる。
急激に増加するので、無視できなくなり、 Iin=Ids+IL (2) となる。
【0005】こうなると回路は、もはや設計通りの動作
をしなくなり、電流Iinの増加、若しくはIdsの減
少若しくはこれらの双方が生じることになる。
をしなくなり、電流Iinの増加、若しくはIdsの減
少若しくはこれらの双方が生じることになる。
【0006】このリーク電流の対策として、我々は、特
開平8−340246号公報において、図3に示す寄生
ダイオードと同じ特性をもつ補償ダイオードを有するリ
ーク電流補償回路を追加する方法を提案した。そこで、
この回路の動作を簡単に説明する。
開平8−340246号公報において、図3に示す寄生
ダイオードと同じ特性をもつ補償ダイオードを有するリ
ーク電流補償回路を追加する方法を提案した。そこで、
この回路の動作を簡単に説明する。
【0007】nMOSトランジスタM1Cを設け、この
ソース及びゲートを電源VSSに接続すると、ソースと
電源VSS間に寄生ダイオードである補償ダイオードD
1Cdが存在する。この補償ダイオードD1Cの逆方向
電流ICを、入力電流と出力電流の大きさの等しいカレ
ントミラー回路10の入力電流I0とすると、カレント
ミラー回路10の出力電流I1との関係は、 I0=I1=IC (3) となる。
ソース及びゲートを電源VSSに接続すると、ソースと
電源VSS間に寄生ダイオードである補償ダイオードD
1Cdが存在する。この補償ダイオードD1Cの逆方向
電流ICを、入力電流と出力電流の大きさの等しいカレ
ントミラー回路10の入力電流I0とすると、カレント
ミラー回路10の出力電流I1との関係は、 I0=I1=IC (3) となる。
【0008】そして、寄生ダイオードD1dと補償ダイ
オードD1Cdを全く同じ構造・大きさとすることで、
基本的には、 IC=IL となるはずである。
オードD1Cdを全く同じ構造・大きさとすることで、
基本的には、 IC=IL となるはずである。
【0009】そこで、カレントミラー回路10の出力電
流I1で、寄生ダイオードD1dのリーク電流を補償す
ることで、寄生ダイオードD1dのリーク電流ILにほ
ぼ等しい電流I1によりリーク電流を補償することがで
きる。
流I1で、寄生ダイオードD1dのリーク電流を補償す
ることで、寄生ダイオードD1dのリーク電流ILにほ
ぼ等しい電流I1によりリーク電流を補償することがで
きる。
【0010】
【発明が解決しようとする課題】以上のように、従来の
回路により、基本的には、寄生ダイオードによるリーク
電流の補償が可能になる。しかし、実際には次のような
問題点があった。
回路により、基本的には、寄生ダイオードによるリーク
電流の補償が可能になる。しかし、実際には次のような
問題点があった。
【0011】寄生ダイオードD1dのリーク電流ILの
特性は、わずかながらバイアスの電圧に依存した大きさ
の電流となる。図4に、実測した200℃におけるリー
ク電流のバイアス電圧依存性を示す。
特性は、わずかながらバイアスの電圧に依存した大きさ
の電流となる。図4に、実測した200℃におけるリー
ク電流のバイアス電圧依存性を示す。
【0012】図3のリーク電流補償回路を用いて、nM
OSトランジスタM1の寄生ダイオードD1dのリーク
電流を補償する場合、補償ダイオードD1Cdと寄生ダ
イオードD1dにバイアスされる電圧に相違が生じる可
能性がある。
OSトランジスタM1の寄生ダイオードD1dのリーク
電流を補償する場合、補償ダイオードD1Cdと寄生ダ
イオードD1dにバイアスされる電圧に相違が生じる可
能性がある。
【0013】両者のバイアス電圧に相違が生じた場合、
両者の電流の大きさは同じ大きさにならない。したがっ
て、リーク電流補償回路は、補償すべき電流の大きさと
異なる大きさの電流で補償することになってしまう。
両者の電流の大きさは同じ大きさにならない。したがっ
て、リーク電流補償回路は、補償すべき電流の大きさと
異なる大きさの電流で補償することになってしまう。
【0014】具体的には、図3のリーク電流補償回路で
は、補償ダイオードD1Cdのバイアス電圧は、電源電
圧VDDに近い電圧(VDD+Vthp(pMOSであ
るMM0のしきい値電圧(<0)))になり、nMOS
トランジスタM1のドレインdの電圧(VSS+Vth
n(nMOSであるM1のしきい値電圧)になる。この
ように、寄生ダイオードD1dのバイアス電圧がVSS
に近い電圧、又はVDDとVSSの中間付近の電圧であ
る場合には、図5に示すように、寄生ダイオードD1d
の逆方向リーク電流と、VDDに近いバイアス電圧を有
する補償ダイオードD1Cdの逆方向リーク電流とは同
じ大きさにならず、IL1−IL2の誤差が生じる。
は、補償ダイオードD1Cdのバイアス電圧は、電源電
圧VDDに近い電圧(VDD+Vthp(pMOSであ
るMM0のしきい値電圧(<0)))になり、nMOS
トランジスタM1のドレインdの電圧(VSS+Vth
n(nMOSであるM1のしきい値電圧)になる。この
ように、寄生ダイオードD1dのバイアス電圧がVSS
に近い電圧、又はVDDとVSSの中間付近の電圧であ
る場合には、図5に示すように、寄生ダイオードD1d
の逆方向リーク電流と、VDDに近いバイアス電圧を有
する補償ダイオードD1Cdの逆方向リーク電流とは同
じ大きさにならず、IL1−IL2の誤差が生じる。
【0015】本発明は、これらの課題を解決することを
目的としてなされたものである。
目的としてなされたものである。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、集積回路を構成する素子の寄生ダイオー
ドにおける逆方向リーク電流を補償する回路であって、
寄生ダイオードが接続されている電源と同じ電源に接続
された補償ダイオードと、前記補償ダイオードの電流に
応じた電流を出力するカレントミラー回路と、前記寄生
ダイオードに印加されるバイアス電圧と、ほぼ同一の電
圧を上記補償ダイオードに印加する電圧追従回路と、を
有し、前記カレントミラー回路から出力される電流によ
り、前記寄生ダイオードに流れる逆方向リーク電流を補
償することを特徴とする。
に、本発明は、集積回路を構成する素子の寄生ダイオー
ドにおける逆方向リーク電流を補償する回路であって、
寄生ダイオードが接続されている電源と同じ電源に接続
された補償ダイオードと、前記補償ダイオードの電流に
応じた電流を出力するカレントミラー回路と、前記寄生
ダイオードに印加されるバイアス電圧と、ほぼ同一の電
圧を上記補償ダイオードに印加する電圧追従回路と、を
有し、前記カレントミラー回路から出力される電流によ
り、前記寄生ダイオードに流れる逆方向リーク電流を補
償することを特徴とする。
【0017】このようにして、寄生ダイオードと同様の
特性を有する補償ダイオードに流れる電流をカレントミ
ラーを介し、寄生ダイオードのリーク電流の補償に利用
することで、リーク電流の補償が行える。そして、本発
明では、電圧追従回路を有しており、寄生ダイオードの
バイアス電圧に補償ダイオードのバイアス電圧を追従さ
せることができる。従って、寄生ダイオードが時間的に
変化するようにバイアスされ、バイアスに応じてリーク
電流の大きさが変化してしまう場合においても、補償ダ
イオードに寄生ダイオードと同じバイアスが与えられ
る。従って、リーク電流とほぼ同じ大きさの補償電流で
補償することができ、従来方式に比較してさらに高温度
領域まで高精度なリーク電流補償が可能になる。
特性を有する補償ダイオードに流れる電流をカレントミ
ラーを介し、寄生ダイオードのリーク電流の補償に利用
することで、リーク電流の補償が行える。そして、本発
明では、電圧追従回路を有しており、寄生ダイオードの
バイアス電圧に補償ダイオードのバイアス電圧を追従さ
せることができる。従って、寄生ダイオードが時間的に
変化するようにバイアスされ、バイアスに応じてリーク
電流の大きさが変化してしまう場合においても、補償ダ
イオードに寄生ダイオードと同じバイアスが与えられ
る。従って、リーク電流とほぼ同じ大きさの補償電流で
補償することができ、従来方式に比較してさらに高温度
領域まで高精度なリーク電流補償が可能になる。
【0018】また、前記カレントミラー回路の出力電流
をリーク電流の補償電流として、前記寄生ダイオードの
他方の端子(電源に接続されていない端子)に供給、ま
たは引き抜くことが好適である。
をリーク電流の補償電流として、前記寄生ダイオードの
他方の端子(電源に接続されていない端子)に供給、ま
たは引き抜くことが好適である。
【0019】また、前記電圧追従回路は、4端子の回路
であって、第一の端子は、カレントミラー回路の入力側
に接続し、第二の端子は、カレントミラー回路の出力側
に接続し、第三の端子は前記補償ダイオードの他方の端
子(電源に接続されていない端子)に接続し、第四の端
子は前記寄生ダイオードの他方の端子(電源に接続され
ていない端子)に接続し、前記電圧追従回路の第三の端
子の電圧を第四の端子の電圧に応じた電圧の大きさと
し、前記電圧追従回路の第一の端子と第三の端子の電流
の大きさは等しく、前記電圧追従回路の第二の端子と第
四の端子の電流の大きさは等しくなるように動作するこ
とで、前記電圧追従回路の第三の端子に流れる電流と同
じ大きさの電流を前記寄生ダイオードのリーク電流の補
償電流として、第四の端子から前記寄生ダイオードの他
方の端子に供給、または引き抜くことが好適である。
であって、第一の端子は、カレントミラー回路の入力側
に接続し、第二の端子は、カレントミラー回路の出力側
に接続し、第三の端子は前記補償ダイオードの他方の端
子(電源に接続されていない端子)に接続し、第四の端
子は前記寄生ダイオードの他方の端子(電源に接続され
ていない端子)に接続し、前記電圧追従回路の第三の端
子の電圧を第四の端子の電圧に応じた電圧の大きさと
し、前記電圧追従回路の第一の端子と第三の端子の電流
の大きさは等しく、前記電圧追従回路の第二の端子と第
四の端子の電流の大きさは等しくなるように動作するこ
とで、前記電圧追従回路の第三の端子に流れる電流と同
じ大きさの電流を前記寄生ダイオードのリーク電流の補
償電流として、第四の端子から前記寄生ダイオードの他
方の端子に供給、または引き抜くことが好適である。
【0020】また、前記電圧追従回路は、補償ダイオー
ドの逆方向リーク電流を電流源とし、前記寄生ダイオー
ドの他方の端子に入力を接続したソースホロワ回路を有
し、このソースホロワ回路の動作電流を前記カレントミ
ラー回路の入力電流とし、かつ前記カレントミラー回路
の出力電流をリーク電流の補償電流として、前記寄生ダ
イオードの他方の端子に供給、または引き抜くことが好
適である。
ドの逆方向リーク電流を電流源とし、前記寄生ダイオー
ドの他方の端子に入力を接続したソースホロワ回路を有
し、このソースホロワ回路の動作電流を前記カレントミ
ラー回路の入力電流とし、かつ前記カレントミラー回路
の出力電流をリーク電流の補償電流として、前記寄生ダ
イオードの他方の端子に供給、または引き抜くことが好
適である。
【0021】さらに、前記寄生ダイオードの他方の端子
は、MOSトランジスタのソースに接続され、前記MO
Sトランジスタのドレインはカレントミラー回路の入力
端子に接続され、前記MOSトランジスタのゲートは、
前記寄生ダイオードの他方の端子に接続して、前記補償
ダイオードの逆方向リーク電流を電流源とするソースホ
ロワ回路を構成することが好ましい。
は、MOSトランジスタのソースに接続され、前記MO
Sトランジスタのドレインはカレントミラー回路の入力
端子に接続され、前記MOSトランジスタのゲートは、
前記寄生ダイオードの他方の端子に接続して、前記補償
ダイオードの逆方向リーク電流を電流源とするソースホ
ロワ回路を構成することが好ましい。
【0022】また、寄生ダイオードが接続されている電
源と同じ電源に接続された補償ダイオードと、補償ダイ
オードの逆方向リーク電流を電流源とし、前記寄生ダイ
オードの他方の端子に入力を接続したソースホロワ回路
と、ソースホロワ回路の動作電流を入力電流とするカレ
ントミラー回路を有し、前記カレントミラー回路の出力
に、新たなMOSトランジスタのソースを接続し、前記
寄生ダイオードの他方の端子に、前記新たなMOSトラ
ンジスタのドレインとゲートを接続し、前記補償ダイオ
ードのリーク電流の大きさに応じた電流をリーク電流の
補償電流として、前記寄生ダイオードの他方の端子に供
給、または引き抜くことが好ましい。
源と同じ電源に接続された補償ダイオードと、補償ダイ
オードの逆方向リーク電流を電流源とし、前記寄生ダイ
オードの他方の端子に入力を接続したソースホロワ回路
と、ソースホロワ回路の動作電流を入力電流とするカレ
ントミラー回路を有し、前記カレントミラー回路の出力
に、新たなMOSトランジスタのソースを接続し、前記
寄生ダイオードの他方の端子に、前記新たなMOSトラ
ンジスタのドレインとゲートを接続し、前記補償ダイオ
ードのリーク電流の大きさに応じた電流をリーク電流の
補償電流として、前記寄生ダイオードの他方の端子に供
給、または引き抜くことが好ましい。
【0023】
【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)について、図面に基づいて説明する。
なお、ここでは説明を簡単化するために、全てのnMO
Sトランジスタ、pMOSトランジスタのしきい値電圧
を、各々Vthn(>0)、Vthp(<0)とする。
実施形態という)について、図面に基づいて説明する。
なお、ここでは説明を簡単化するために、全てのnMO
Sトランジスタ、pMOSトランジスタのしきい値電圧
を、各々Vthn(>0)、Vthp(<0)とする。
【0024】(第一実施形態)本発明の第一実施形態に
係わるリーク電流補償回路を説明する。図6は、nMO
SトランジスタM1のドレイン端子に存在する寄生ダイ
オードD1dのリーク電流を補償する場合の回路構成で
ある。
係わるリーク電流補償回路を説明する。図6は、nMO
SトランジスタM1のドレイン端子に存在する寄生ダイ
オードD1dのリーク電流を補償する場合の回路構成で
ある。
【0025】nMOSトランジスタM1のドレインは回
路20に接続し、ゲートは回路30に接続し、p−we
llおよびソースは電源VSS(基板又はバルク)に接
続している。ドレインと電源VSS間、ソースと電源V
SS間に各々寄生ダイオードD1d、D1sが存在す
る。寄生ダイオードD1sは、零バイアスなので電流は
流れないが、寄生ダイオードD1dには、逆バイアス電
圧が印加されるため、リーク電流ILが流れる。
路20に接続し、ゲートは回路30に接続し、p−we
llおよびソースは電源VSS(基板又はバルク)に接
続している。ドレインと電源VSS間、ソースと電源V
SS間に各々寄生ダイオードD1d、D1sが存在す
る。寄生ダイオードD1sは、零バイアスなので電流は
流れないが、寄生ダイオードD1dには、逆バイアス電
圧が印加されるため、リーク電流ILが流れる。
【0026】このリーク電流ILを補償するために、補
償ダイオードDCdと、カレントミラー回路10と、第
一から第四の端子を有する電圧追従回路40を設ける。
償ダイオードDCdと、カレントミラー回路10と、第
一から第四の端子を有する電圧追従回路40を設ける。
【0027】補償ダイオードDCdは、寄生ダイオード
D1dと全く同じpn接合の構造(同じ形状、面積、周
囲長、不純物濃度等)を有したダイオードである。この
補償ダイオードは次のようにして実現される。
D1dと全く同じpn接合の構造(同じ形状、面積、周
囲長、不純物濃度等)を有したダイオードである。この
補償ダイオードは次のようにして実現される。
【0028】まず、nMOSトランジスタM1と全く同
じnMOSトランジスタM1Cを作製する。このp−w
ellを電源VSSに接続すると共に、ゲートをM1C
がオフ状態になるように、例えば電源VSSに接続す
る。そして、このnMOSトランジスタMCのドレイン
と電源電圧VSS間にできる寄生ダイオードを補償ダイ
オードDCdとする。
じnMOSトランジスタM1Cを作製する。このp−w
ellを電源VSSに接続すると共に、ゲートをM1C
がオフ状態になるように、例えば電源VSSに接続す
る。そして、このnMOSトランジスタMCのドレイン
と電源電圧VSS間にできる寄生ダイオードを補償ダイ
オードDCdとする。
【0029】カレントミラー回路10は、大きさの等し
い2つのpMOSトランジスタMM0、MM1から構成
された基本的なカレントミラー回路であり、入力電流と
出力電流の大きさの比が1対1、すなわち等しくなって
いる。
い2つのpMOSトランジスタMM0、MM1から構成
された基本的なカレントミラー回路であり、入力電流と
出力電流の大きさの比が1対1、すなわち等しくなって
いる。
【0030】電圧追従回路40は、4端子を有してお
り、カレントミラー回路10と補償ダイオードDCd及
び寄生ダイオードD1dとの間に配置される。すなわ
ち、電圧追従回路40の第一の端子は前記カレントミラ
ー回路10の入力に接続され、第二の端子は前記カレン
トミラー回路10の出力に接続され、第三の端子は前記
補償ダイオードDCdの他方の端子(電源VSSに接続
されていない端子)に接続され、第四の端子は前記寄生
ダイオードD1dの他方の端子(電源VSSに接続され
ていない端子)に接続される。
り、カレントミラー回路10と補償ダイオードDCd及
び寄生ダイオードD1dとの間に配置される。すなわ
ち、電圧追従回路40の第一の端子は前記カレントミラ
ー回路10の入力に接続され、第二の端子は前記カレン
トミラー回路10の出力に接続され、第三の端子は前記
補償ダイオードDCdの他方の端子(電源VSSに接続
されていない端子)に接続され、第四の端子は前記寄生
ダイオードD1dの他方の端子(電源VSSに接続され
ていない端子)に接続される。
【0031】電圧追従回路40は、その第三の端子の電
圧Vh3と第四の端子の電圧Vh4の関係は、 Vh3=Vh4 (4) となり、第一と第三の端子の電流Ih1、Ih3の大き
さの関係は、 Ih1=Ih3 (5) となり、第二と第四の端子の電流Ih2、Ih4の大き
さの関係は、 Ih2=Ih4 (6) となるように動作する。
圧Vh3と第四の端子の電圧Vh4の関係は、 Vh3=Vh4 (4) となり、第一と第三の端子の電流Ih1、Ih3の大き
さの関係は、 Ih1=Ih3 (5) となり、第二と第四の端子の電流Ih2、Ih4の大き
さの関係は、 Ih2=Ih4 (6) となるように動作する。
【0032】ここで、nMOSトランジスタM1のドレ
インの電圧V1とすると、電圧追従回路40の第四の端
子の電圧Vh4は、 Vh4=V1 (7) となり、式(4)より、 Vh3=Vh4=V1 (8) となる。
インの電圧V1とすると、電圧追従回路40の第四の端
子の電圧Vh4は、 Vh4=V1 (7) となり、式(4)より、 Vh3=Vh4=V1 (8) となる。
【0033】従って、補償ダイオードDCdには、MO
SトランジスタM1のドレイン、すなわち寄生ダイオー
ドD1dと同じ大きさの電圧が印加される。
SトランジスタM1のドレイン、すなわち寄生ダイオー
ドD1dと同じ大きさの電圧が印加される。
【0034】一方、補償ダイオードDCdで生じたリー
ク電流IC0は、電圧追従回路40の第三の端子の電流
Ih3となり、これと同じ大きさの電流が第一の端子の
電流Ih1となり、カレントミラー回路10の入力電流
I0となる。従って、 I0=Ih1=Ih3 (9) となる。
ク電流IC0は、電圧追従回路40の第三の端子の電流
Ih3となり、これと同じ大きさの電流が第一の端子の
電流Ih1となり、カレントミラー回路10の入力電流
I0となる。従って、 I0=Ih1=Ih3 (9) となる。
【0035】カレントミラー回路10の入力電流I0と
出力電流I1の大きさの比は1対1なので、 I1=I0 (10) となる。このカレントミラー回路10の出力電流I1
は、電圧追従回路40の第二の端子の電流Ih2となる
ので、第4の端子の電流Ih4は、 となる。
出力電流I1の大きさの比は1対1なので、 I1=I0 (10) となる。このカレントミラー回路10の出力電流I1
は、電圧追従回路40の第二の端子の電流Ih2となる
ので、第4の端子の電流Ih4は、 となる。
【0036】補償ダイオードDCdは、寄生ダイオード
D1dと同じ特性を有するので、寄生ダイオードD1d
と同じバイアス電圧の補償ダイオードDCdで生じるリ
ーク電流IC0は、寄生ダイオードD1dで生じるリー
ク電流ICと同じ大きさとなる。従って、 Ih4=IC0=IC (12) となる。
D1dと同じ特性を有するので、寄生ダイオードD1d
と同じバイアス電圧の補償ダイオードDCdで生じるリ
ーク電流IC0は、寄生ダイオードD1dで生じるリー
ク電流ICと同じ大きさとなる。従って、 Ih4=IC0=IC (12) となる。
【0037】従って、電圧追従回路40の第四の端子の
電流Ih4が、寄生ダイオードD1dで生じるリーク電
流ILの補償電流ICとなり、寄生ダイオードD1dの
リーク電流ILと同じ大きさの電流ICで補償すること
ができる。
電流Ih4が、寄生ダイオードD1dで生じるリーク電
流ILの補償電流ICとなり、寄生ダイオードD1dの
リーク電流ILと同じ大きさの電流ICで補償すること
ができる。
【0038】ところで、図7に示すように、カレントミ
ラー回路10を構成するpMOSトランジスタMM0、
MM1にも寄生ダイオードDM0d、DM0s、DM1
d、DM1sが存在する。しかし、カレントミラー回路
10は大きな電流容量を必要としないため最小ルールで
設計でき、非常に小さなpn接合の寄生ダイオードとな
り、そこで生じるリーク電流のレベルはIL、ICより
小さくできる。従って、カレントミラー回路10の動作
に影響を与えない。
ラー回路10を構成するpMOSトランジスタMM0、
MM1にも寄生ダイオードDM0d、DM0s、DM1
d、DM1sが存在する。しかし、カレントミラー回路
10は大きな電流容量を必要としないため最小ルールで
設計でき、非常に小さなpn接合の寄生ダイオードとな
り、そこで生じるリーク電流のレベルはIL、ICより
小さくできる。従って、カレントミラー回路10の動作
に影響を与えない。
【0039】ここで、図8は電圧追従回路40の具体的
な回路構成を示しており、図9はこの電圧追従回路40
によりnMOSトランジスタM1のドレイン端子に存在
する寄生ダイオードD1dのリーク電流を補償した場合
を示している。
な回路構成を示しており、図9はこの電圧追従回路40
によりnMOSトランジスタM1のドレイン端子に存在
する寄生ダイオードD1dのリーク電流を補償した場合
を示している。
【0040】電圧追従回路40は、nMOSトランジス
タM10で構成され、nMOSトランジスタM10のド
レインを電圧追従回路40の第一の端子とし、nMOS
トランジスタM10のソースを電圧追従回路40の第三
の端子とし、nMOSトランジスタM10のゲートを電
圧追従回路40の第二と第四の端子とする。
タM10で構成され、nMOSトランジスタM10のド
レインを電圧追従回路40の第一の端子とし、nMOS
トランジスタM10のソースを電圧追従回路40の第三
の端子とし、nMOSトランジスタM10のゲートを電
圧追従回路40の第二と第四の端子とする。
【0041】電流Ih1、Ih2、Ih3、Ih4の関
係は、nMOSトランジスタM10の寄生ダイオードD
M10d、DM10sのリーク電流IL10d、IL1
0sとすると、 Ih1=Ih3+IL10d+IL10s (13) Ih2=Ih4 (14) となる。しかし、nMOSトランジスタM10は、補償
ダイオードDCdのリーク電流程度の電流しか扱わない
為に最小ルールで設計でき、そのため寄生ダイオードD
M10d、DM10sも最小にでき、その結果リーク電
流IL10dとIL10sは、電流Ih1とIh3、即
ち補償ダイオードDCdのリーク電流IC0に比較して
充分に小さくできる。そのため、リーク電流IL10
d、IL10sの影響は無いと考えることができ、式
(13)は次式のように表すことができる。
係は、nMOSトランジスタM10の寄生ダイオードD
M10d、DM10sのリーク電流IL10d、IL1
0sとすると、 Ih1=Ih3+IL10d+IL10s (13) Ih2=Ih4 (14) となる。しかし、nMOSトランジスタM10は、補償
ダイオードDCdのリーク電流程度の電流しか扱わない
為に最小ルールで設計でき、そのため寄生ダイオードD
M10d、DM10sも最小にでき、その結果リーク電
流IL10dとIL10sは、電流Ih1とIh3、即
ち補償ダイオードDCdのリーク電流IC0に比較して
充分に小さくできる。そのため、リーク電流IL10
d、IL10sの影響は無いと考えることができ、式
(13)は次式のように表すことができる。
【0042】Ih1=Ih3 (15) 従って、電流に関しては式(5)、(6)と同じように
表すことができ、電圧追従回路40は、上述した動作を
行う。
表すことができ、電圧追従回路40は、上述した動作を
行う。
【0043】次に、電圧Vh3、Vh4について考え
る。nMOSトランジスタM10と補償ダイオードDC
dは、補償ダイオードDCdを負荷とし、補償ダイオー
ドDCdのリーク電流を駆動電流とするソースホロワ回
路を構成する。ソースホロワ回路は電圧利得がほぼ1で
有り、入力電圧であるnMOSトランジスタM10のゲ
ート電圧、即ち電圧Vh4の変化に対して、出力電圧で
あるnMOSトランジスタM10のソースの電圧、即ち
電圧Vh3の変化は、1対1となる。
る。nMOSトランジスタM10と補償ダイオードDC
dは、補償ダイオードDCdを負荷とし、補償ダイオー
ドDCdのリーク電流を駆動電流とするソースホロワ回
路を構成する。ソースホロワ回路は電圧利得がほぼ1で
有り、入力電圧であるnMOSトランジスタM10のゲ
ート電圧、即ち電圧Vh4の変化に対して、出力電圧で
あるnMOSトランジスタM10のソースの電圧、即ち
電圧Vh3の変化は、1対1となる。
【0044】この場合、電圧Vh3とVh4の関係は次
式のようになる。
式のようになる。
【0045】Vh3≒Vh4−Vthn (16) これは、nMOSトランジスタM10を流れる電流は、
補償ダイオードDCdの逆方向リーク電流程度のため、
nMOSトランジスタM10のゲート・ソース間電圧V
gs(nMOSトランジスタM10)に、しきい値電圧
Vthn程度しか必要としないからである。
補償ダイオードDCdの逆方向リーク電流程度のため、
nMOSトランジスタM10のゲート・ソース間電圧V
gs(nMOSトランジスタM10)に、しきい値電圧
Vthn程度しか必要としないからである。
【0046】従って、電圧Vh4が変化した場合、電圧
Vh3は、nMOSトランジスタM10のしきい値電圧
Vthnの分だけずれてはいるが、電圧Vh4と同じ分
だけ変化して、電圧Vh4に追従した電圧となる。
Vh3は、nMOSトランジスタM10のしきい値電圧
Vthnの分だけずれてはいるが、電圧Vh4と同じ分
だけ変化して、電圧Vh4に追従した電圧となる。
【0047】電圧Vh4は、nMOSトランジスタM1
のドレイン電圧、即ち寄生ダイオードD1dのバイアス
電圧であり、電圧Vh3は補償ダイオードDCdのバイ
アス電圧であり、図10に示すように各々のバイアス電
圧に応じたリーク電流が流れる。
のドレイン電圧、即ち寄生ダイオードD1dのバイアス
電圧であり、電圧Vh3は補償ダイオードDCdのバイ
アス電圧であり、図10に示すように各々のバイアス電
圧に応じたリーク電流が流れる。
【0048】このとき、寄生ダイオードD1dと補償ダ
イオードDCdのリーク電流IL、IC0の差をΔIと
すると、これらの関係は次式のようになる。
イオードDCdのリーク電流IL、IC0の差をΔIと
すると、これらの関係は次式のようになる。
【0049】ΔI=IL−IC0 (17) 従って、この場合の寄生ダイオードD1dのリーク電流
ILを補償するための補償電流ICは、式(11)よ
り、 となる。
ILを補償するための補償電流ICは、式(11)よ
り、 となる。
【0050】つまり、バイアス電圧Vh4である寄生ダ
イオードD1dの逆方向電流ILを、バイアス電圧Vh
4よりもnMOSトランジスタM10のしきい値電圧V
thnの分だけ小さな電圧Vh3である補償ダイオード
DCdの逆方向電流IC0で補償することになり、 ΔI=IL−IC0 (19) の分だけ誤差電流ΔIを含んではいるものの、寄生ダイ
オードD1dのバイアス電圧に応じた電流で補償できる
ことになる。
イオードD1dの逆方向電流ILを、バイアス電圧Vh
4よりもnMOSトランジスタM10のしきい値電圧V
thnの分だけ小さな電圧Vh3である補償ダイオード
DCdの逆方向電流IC0で補償することになり、 ΔI=IL−IC0 (19) の分だけ誤差電流ΔIを含んではいるものの、寄生ダイ
オードD1dのバイアス電圧に応じた電流で補償できる
ことになる。
【0051】また、CMOSプロセスにおいては、2種
類以上の異なるしきい値電圧を有するnMOSトランジ
スタやpMOSトランジスタを作り分けることが可能で
ある。
類以上の異なるしきい値電圧を有するnMOSトランジ
スタやpMOSトランジスタを作り分けることが可能で
ある。
【0052】従って、nMOSトランジスタM10のし
きい値電圧のみを、 Vthn1≒0 [V] (20) とした場合には、式(16)は、 Vh3≒Vh4 (21) となり、補償ダイオードDCdのバイアス電圧を、nM
OSトランジスタM1のドレイン電圧、すなわち寄生ダ
イオードD1dのバイアス電圧とほぼ同じにできる。
きい値電圧のみを、 Vthn1≒0 [V] (20) とした場合には、式(16)は、 Vh3≒Vh4 (21) となり、補償ダイオードDCdのバイアス電圧を、nM
OSトランジスタM1のドレイン電圧、すなわち寄生ダ
イオードD1dのバイアス電圧とほぼ同じにできる。
【0053】従って、ダイオードの逆方向電流特性がバ
イアス電圧依存性を有していても、寄生ダイオードD1
dの逆方向電流IL、補償ダイオードDCdの逆方向電
流IC0は、 IL≒IC0 (22) となり、補償電流ICは、 IC≒IL (23) となるので、特に精度よく補償できることになる。
イアス電圧依存性を有していても、寄生ダイオードD1
dの逆方向電流IL、補償ダイオードDCdの逆方向電
流IC0は、 IL≒IC0 (22) となり、補償電流ICは、 IC≒IL (23) となるので、特に精度よく補償できることになる。
【0054】以上の動作により、補償ダイオードD1d
での逆方向リーク電流IC0と同じ大きさの電流がnM
OSトランジスタM1のドレインdに供給される。すな
わち、nMOSトランジスタM10のしきい値電圧Vt
hn1が、 Vthn1≒0 (24) の場合には、寄生ダイオードD1dのリーク電流ILと
同じ大きさの電流がnMOSトランジスタM1のドレイ
ンに供給される。その結果、回路20からの電流はその
ままnMOSトランジスタM1のドレイン電流となり、
リーク電流ILの影響を受けにくくなる。
での逆方向リーク電流IC0と同じ大きさの電流がnM
OSトランジスタM1のドレインdに供給される。すな
わち、nMOSトランジスタM10のしきい値電圧Vt
hn1が、 Vthn1≒0 (24) の場合には、寄生ダイオードD1dのリーク電流ILと
同じ大きさの電流がnMOSトランジスタM1のドレイ
ンに供給される。その結果、回路20からの電流はその
ままnMOSトランジスタM1のドレイン電流となり、
リーク電流ILの影響を受けにくくなる。
【0055】このように、寄生ダイオードと全く同じ構
造の補償ダイオードの逆方向電流を利用することで、高
精度なリーク電流の補償が可能となる。
造の補償ダイオードの逆方向電流を利用することで、高
精度なリーク電流の補償が可能となる。
【0056】なお、上述の第一実施形態では、補償ダイ
オードDCdをnMOSトランジスタM1と全く同じ構
造のnMOSトランジスタM1Cのドレインの寄生ダイ
オードを利用したが、補償ダイオードD1Cの作製法は
この限りではない。例えば、nMOSトランジスタM1
と同じp−well内に、寄生ダイオードD1dと同程
度の大きさのn−typeの領域を作製してできるダイ
オードを利用してもよい。
オードDCdをnMOSトランジスタM1と全く同じ構
造のnMOSトランジスタM1Cのドレインの寄生ダイ
オードを利用したが、補償ダイオードD1Cの作製法は
この限りではない。例えば、nMOSトランジスタM1
と同じp−well内に、寄生ダイオードD1dと同程
度の大きさのn−typeの領域を作製してできるダイ
オードを利用してもよい。
【0057】また、カレントミラー回路10は、図9で
示した回路方式に限定するものではない。要は、図11
に示すように、入力端子からの電流I0と同じ大きさの
電流I1を出力端子から供給できれば良い。
示した回路方式に限定するものではない。要は、図11
に示すように、入力端子からの電流I0と同じ大きさの
電流I1を出力端子から供給できれば良い。
【0058】(第二実施形態)本発明の第二実施形態に
係わるリーク電流補償回路を説明する。前記電圧追従回
路40のもう一つの具体的な構成例を図12に、nMO
SトランジスタM1のドレイン端子に存在する寄生ダイ
オードD1dのリーク電流を補償した場合の回路構成を
図13に示す。
係わるリーク電流補償回路を説明する。前記電圧追従回
路40のもう一つの具体的な構成例を図12に、nMO
SトランジスタM1のドレイン端子に存在する寄生ダイ
オードD1dのリーク電流を補償した場合の回路構成を
図13に示す。
【0059】図12において電圧追従回路40は、nM
OSトランジスタM10とpMOSトランジスタM11
で構成され、nMOSトランジスタM10のドレインは
電圧追従回路40の第一の端子とし、nMOSトランジ
スタM10のソースは電圧追従回路40の第三の端子と
し、nMOSトランジスタM10のゲートとpMOSト
ランジスタM11のソースを接続して電圧追従回路40
の第二の端子とし、pMOSトランジスタM11のドレ
インとゲートを接続して電圧追従回路40の第四の端子
とする。
OSトランジスタM10とpMOSトランジスタM11
で構成され、nMOSトランジスタM10のドレインは
電圧追従回路40の第一の端子とし、nMOSトランジ
スタM10のソースは電圧追従回路40の第三の端子と
し、nMOSトランジスタM10のゲートとpMOSト
ランジスタM11のソースを接続して電圧追従回路40
の第二の端子とし、pMOSトランジスタM11のドレ
インとゲートを接続して電圧追従回路40の第四の端子
とする。
【0060】電流Ih1、Ih2、Ih3、Ih4の関
係は、nMOSトランジスタM10の寄生ダイオードD
M10d、DM10sのリーク電流IL10d、IL1
0sとして、pMOSトランジスタM11の寄生ダイオ
ードDM11d、DM11sのリーク電流IL11d、
IL11sとすると、 Ih1=Ih3+IL10d+IL10s (25) Ih2=Ih4−IL11d−IL11s (26) となる。
係は、nMOSトランジスタM10の寄生ダイオードD
M10d、DM10sのリーク電流IL10d、IL1
0sとして、pMOSトランジスタM11の寄生ダイオ
ードDM11d、DM11sのリーク電流IL11d、
IL11sとすると、 Ih1=Ih3+IL10d+IL10s (25) Ih2=Ih4−IL11d−IL11s (26) となる。
【0061】しかし、nMOSトランジスタM10、p
MOSトランジスタM11は、補償ダイオードDCdの
リーク電流程度の電流しか扱わない為に最小ルールで設
計でき、そのため寄生ダイオードDM10d、DM10
s、DM11d、DM11sも最小にでき、その結果リ
ーク電流IL10dとIL10s、IL11dとIL1
1sは、電流Ih1とIh3、即ち補償ダイオードDC
dのリーク電流IC0に比較して充分に小さくできる。
そのため、リーク電流IL10d、IL10s、IL1
1d、IL11sの影響は無いと考えることができ、式
(25)は次式のように表すことができる。
MOSトランジスタM11は、補償ダイオードDCdの
リーク電流程度の電流しか扱わない為に最小ルールで設
計でき、そのため寄生ダイオードDM10d、DM10
s、DM11d、DM11sも最小にでき、その結果リ
ーク電流IL10dとIL10s、IL11dとIL1
1sは、電流Ih1とIh3、即ち補償ダイオードDC
dのリーク電流IC0に比較して充分に小さくできる。
そのため、リーク電流IL10d、IL10s、IL1
1d、IL11sの影響は無いと考えることができ、式
(25)は次式のように表すことができる。
【0062】 Ih1=Ih3 (27) Ih2=Ih4 (28) 従って、電流に関しては式(5)、(6)と同じように
表すことがで、電圧追従回路40本来の動作をする。
表すことがで、電圧追従回路40本来の動作をする。
【0063】次に電圧Vh3、Vh4について考える。
nMOSトランジスタM10と補償ダイオードDCd
は、補償ダイオードDCdを負荷とし、補償ダイオード
DCdのリーク電流を駆動電流とするソースホロワ回路
を構成する。ソースホロワ回路は電圧利得がほぼ1で有
り、入力電圧であるnMOSトランジスタM10のゲー
ト電圧、即ち電圧Vh2の変化に対して、出力電圧であ
るnMOSトランジスタM10のソースの電圧、即ち電
圧Vh3の変化は、1対1となる。
nMOSトランジスタM10と補償ダイオードDCd
は、補償ダイオードDCdを負荷とし、補償ダイオード
DCdのリーク電流を駆動電流とするソースホロワ回路
を構成する。ソースホロワ回路は電圧利得がほぼ1で有
り、入力電圧であるnMOSトランジスタM10のゲー
ト電圧、即ち電圧Vh2の変化に対して、出力電圧であ
るnMOSトランジスタM10のソースの電圧、即ち電
圧Vh3の変化は、1対1となる。
【0064】この場合、電圧vh2とVh3の関係は次
式のようになる。
式のようになる。
【0065】Vh3≒Vh2−Vthn (29) これは、nMOSトランジスタM10を流れる電流は、
補償ダイオードDCdの逆方向リーク電流程度のため、
nMOSトランジスタM10のゲート−ソース間電圧V
gs(M10)に、しきい値電圧Vthn程度しか必要
としないからである。
補償ダイオードDCdの逆方向リーク電流程度のため、
nMOSトランジスタM10のゲート−ソース間電圧V
gs(M10)に、しきい値電圧Vthn程度しか必要
としないからである。
【0066】また、電圧Vh2とVh4の関係は、次式
のようになる。
のようになる。
【0067】 Vh2≒Vh4+|Vthp| (30) これは、pMOSトランジスタM11を流れる電流は、
補償ダイオードDCdの逆方向リーク電流IC0と同程
度のため、pMOSトランジスタM11のゲート−ソー
ス間電圧Vgs(M11)に、しきい値電圧Vthp程
度しか必要としないためである。
補償ダイオードDCdの逆方向リーク電流IC0と同程
度のため、pMOSトランジスタM11のゲート−ソー
ス間電圧Vgs(M11)に、しきい値電圧Vthp程
度しか必要としないためである。
【0068】従って、式(29)、(30)より、 Vh3=Vh4+|Vthp|−Vthn =Vh4+ΔV (31) となる。
【0069】従って、電圧Vh4が変化した場合、電圧
Vh3は、pMOSトランジスタM11のしきい値電圧
|Vthp|と、nMOSトランジスタM10のしきい
値電圧Vthnの差の電圧ΔVの分だけずれてはいる
が、電圧Vh4の電圧変化に応じた電圧となる。
Vh3は、pMOSトランジスタM11のしきい値電圧
|Vthp|と、nMOSトランジスタM10のしきい
値電圧Vthnの差の電圧ΔVの分だけずれてはいる
が、電圧Vh4の電圧変化に応じた電圧となる。
【0070】電圧Vh4は、nMOSトランジスタM1
のドレイン電圧、即ち寄生ダイオードD1dのバイアス
電圧であり、電圧Vh3は補償ダイオードDCdのバイ
アス電圧であり、図14に示すように各々のバイアス電
圧に応じたリーク電流IL、IC0が流れる。
のドレイン電圧、即ち寄生ダイオードD1dのバイアス
電圧であり、電圧Vh3は補償ダイオードDCdのバイ
アス電圧であり、図14に示すように各々のバイアス電
圧に応じたリーク電流IL、IC0が流れる。
【0071】このとき、寄生ダイオードD1dと補償ダ
イオードDCdのリーク電流IL、IC0の差をΔIと
すると、これらの関係は次式のようになる。
イオードDCdのリーク電流IL、IC0の差をΔIと
すると、これらの関係は次式のようになる。
【0072】ΔI=IL−IC0 (32) 従って、この場合の寄生ダイオードD1dのリーク電流
ILを補償するための補償電流ICは、式(11)よ
り、 IC=Ih4=IC0 =IL−ΔI (33) となる。
ILを補償するための補償電流ICは、式(11)よ
り、 IC=Ih4=IC0 =IL−ΔI (33) となる。
【0073】つまり、バイアス電圧Vh4である寄生ダ
イオードD1dの逆方向電流ILを、バイアス電圧Vh
4よりもpMOSトランジスタM11のしきい値電圧|
Vthp|と、nMOSトランジスタM10のしきい値
電圧Vthnの差の電圧ΔVの分だけずれた電圧Vh3
でバイアスされた補償ダイオードDCdの逆方向電流I
C0で補償することになり、 ΔI=IL−IC0 (34) の分だけ誤差電流ΔIを含んではいるものの、寄生ダイ
オードD1dのバイアス電圧に応じた電流で補償できる
ことになる。
イオードD1dの逆方向電流ILを、バイアス電圧Vh
4よりもpMOSトランジスタM11のしきい値電圧|
Vthp|と、nMOSトランジスタM10のしきい値
電圧Vthnの差の電圧ΔVの分だけずれた電圧Vh3
でバイアスされた補償ダイオードDCdの逆方向電流I
C0で補償することになり、 ΔI=IL−IC0 (34) の分だけ誤差電流ΔIを含んではいるものの、寄生ダイ
オードD1dのバイアス電圧に応じた電流で補償できる
ことになる。
【0074】一般的なCMOSプロセスにおける nM
OSトランジスタとpMOSトランジスタのしきい値電
圧の大きさ(絶対値)は、およそ同程度である場合が多
く、そのような場合には電圧ΔVは小さくなる。従っ
て、ΔVによる補償電流の誤差ΔIも小さくなる。従っ
て、寄生ダイオードD1dのバイアス電圧V1の変化に
応じた電流で補償することが可能となる。
OSトランジスタとpMOSトランジスタのしきい値電
圧の大きさ(絶対値)は、およそ同程度である場合が多
く、そのような場合には電圧ΔVは小さくなる。従っ
て、ΔVによる補償電流の誤差ΔIも小さくなる。従っ
て、寄生ダイオードD1dのバイアス電圧V1の変化に
応じた電流で補償することが可能となる。
【0075】ここで、nMOSトランジスタとpMOS
トランジスタのしきい電圧の大きさを同程度、すなわ
ち、 |Vthn|≒|Vthp| (35) の場合には、式(31)は次式のように、 Vh3≒Vh4 (36) となり、補償ダイオードDCdのバイアス電圧は、寄生
ダイオードD1dのバイアス電圧とほぼ同じとなるの
で、ダイオードの逆方向電流がバイアス電圧依存性を有
していても、寄生ダイオードD1dと補償ダイオードD
Cdの逆方向電流ILとICOは、 IL≒IC0 (37) となり、特に精度よく補償できることになる。
トランジスタのしきい電圧の大きさを同程度、すなわ
ち、 |Vthn|≒|Vthp| (35) の場合には、式(31)は次式のように、 Vh3≒Vh4 (36) となり、補償ダイオードDCdのバイアス電圧は、寄生
ダイオードD1dのバイアス電圧とほぼ同じとなるの
で、ダイオードの逆方向電流がバイアス電圧依存性を有
していても、寄生ダイオードD1dと補償ダイオードD
Cdの逆方向電流ILとICOは、 IL≒IC0 (37) となり、特に精度よく補償できることになる。
【0076】以上の動作により、補償ダイオードD1d
での逆方向リーク電流IC0と同じ大きさの電流がnM
OSトランジスタM1のドレインdに供給される。すな
わち、nMOSトランジスタのしきい値電圧Vthnと
pMOSトランジスタのしきい値電圧Vthpが、 |Vthp|≒Vthn (38) の場合には、寄生ダイオードD1dのリーク電流ILと
同じ大きさの電流がnMOSトランジスタM1のドレイ
ンに供給される。その結果、回路20からの電流はその
ままnMOSトランジスタM1のドレイン電流となり、
リーク電流ILの影響を受けにくくなる。
での逆方向リーク電流IC0と同じ大きさの電流がnM
OSトランジスタM1のドレインdに供給される。すな
わち、nMOSトランジスタのしきい値電圧Vthnと
pMOSトランジスタのしきい値電圧Vthpが、 |Vthp|≒Vthn (38) の場合には、寄生ダイオードD1dのリーク電流ILと
同じ大きさの電流がnMOSトランジスタM1のドレイ
ンに供給される。その結果、回路20からの電流はその
ままnMOSトランジスタM1のドレイン電流となり、
リーク電流ILの影響を受けにくくなる。
【0077】このように、寄生ダイオードと全く同じ構
造の補償ダイオードの逆方向電流を利用することで、高
精度なリーク電流の補償が可能となる。
造の補償ダイオードの逆方向電流を利用することで、高
精度なリーク電流の補償が可能となる。
【図1】 n形基板に作製したnMOSトランジスタと
pMOSトランジスタの寄生ダイオードを示す図であ
る。
pMOSトランジスタの寄生ダイオードを示す図であ
る。
【図2】 寄生ダイオードによって生じるリーク電流を
示す図である。
示す図である。
【図3】 従来のリーク電流補償回路を示す図である。
【図4】 リーク電流の電圧依存性(200℃)を示す
図である。
図である。
【図5】 リーク電流補償の誤差を示す図である。
【図6】 本発明による第一実施形態に係わるリーク電
流補償回路を示す図である。
流補償回路を示す図である。
【図7】 カレントミラー回路を構成するMOSトラン
ジスタの寄生ダイオードを示す図である。
ジスタの寄生ダイオードを示す図である。
【図8】 電圧追従回路の構成を示す図である。
【図9】 本発明の第一実施形態に係わるリーク電流補
償回路を示す図である。
償回路を示す図である。
【図10】 リーク電流とバイアス電圧の関係を示す図
である。
である。
【図11】 カレントミラー回路10の動作を示す図で
ある。
ある。
【図12】 電圧追従回路の構成を示す図である。
【図13】 本発明による第二実施形態に係わるリーク
電流補償回路を示す図である。
電流補償回路を示す図である。
【図14】 リーク電流とバイアス電圧の関係を示す図
である。
である。
10 カレントミラー回路、20,30 回路ブロッ
ク、40 電圧追従回路。
ク、40 電圧追従回路。
Claims (1)
- 【請求項1】 集積回路を構成する素子の寄生ダイオー
ドにおける逆方向リーク電流を補償する回路であって、 寄生ダイオードが接続されている電源と同じ電源に接続
された補償ダイオードと、 前記補償ダイオードの電流に応じた電流を出力するカレ
ントミラー回路と、 前記寄生ダイオードに印加されるバイアス電圧と、ほぼ
同一の電圧を上記補償ダイオードに印加する電圧追従回
路と、 を有し、 前記カレントミラー回路から出力される電流により、前
記寄生ダイオードに流れる逆方向リーク電流を補償する
ことを特徴とするリーク電流補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18371997A JPH1126694A (ja) | 1997-07-09 | 1997-07-09 | リーク電流補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18371997A JPH1126694A (ja) | 1997-07-09 | 1997-07-09 | リーク電流補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126694A true JPH1126694A (ja) | 1999-01-29 |
Family
ID=16140768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18371997A Pending JPH1126694A (ja) | 1997-07-09 | 1997-07-09 | リーク電流補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126694A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158246A (ja) * | 2003-11-21 | 2005-06-16 | Agere Systems Inc | 長いホールド時間のサンプル・アンド・ホールド回路 |
US7307470B2 (en) | 2004-11-11 | 2007-12-11 | Nec Electronics Corporation | Semiconductor device with leakage current compensating circuit |
JP2015153382A (ja) * | 2014-02-19 | 2015-08-24 | 株式会社メガチップス | 電流補償回路 |
CN108376013A (zh) * | 2017-01-30 | 2018-08-07 | 艾普凌科有限公司 | 漏电流补偿电路和半导体装置 |
-
1997
- 1997-07-09 JP JP18371997A patent/JPH1126694A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158246A (ja) * | 2003-11-21 | 2005-06-16 | Agere Systems Inc | 長いホールド時間のサンプル・アンド・ホールド回路 |
US7307470B2 (en) | 2004-11-11 | 2007-12-11 | Nec Electronics Corporation | Semiconductor device with leakage current compensating circuit |
JP2015153382A (ja) * | 2014-02-19 | 2015-08-24 | 株式会社メガチップス | 電流補償回路 |
CN108376013A (zh) * | 2017-01-30 | 2018-08-07 | 艾普凌科有限公司 | 漏电流补偿电路和半导体装置 |
KR20180089279A (ko) * | 2017-01-30 | 2018-08-08 | 에이블릭 가부시키가이샤 | 리크 전류 보상 회로 및 반도체 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6455901B2 (en) | Semiconductor integrated circuit | |
US5825695A (en) | Semiconductor device for reference voltage | |
US10191504B2 (en) | Leakage current compensation circuit and semiconductor device | |
JPH11163359A (ja) | Soi構造のcmos回路 | |
US20090051341A1 (en) | Bandgap reference circuit | |
US20190312575A1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
US11050424B1 (en) | Current-mirror based level shifter circuit and methods for implementing the same | |
JP4117780B2 (ja) | 基準電圧回路および電子機器 | |
US20130076400A1 (en) | Comparator circuit | |
US20140176230A1 (en) | High-Voltage Tolerant Biasing Arrangement Using Low-Voltage Devices | |
JP2001217692A (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
US6384632B2 (en) | Buffer circuit | |
JPH1188072A (ja) | Mos半導体集積回路 | |
JPH1126694A (ja) | リーク電流補償回路 | |
JP3225791B2 (ja) | リーク電流補償回路 | |
US20020070409A1 (en) | Semiconductor integrated circuit | |
US6815997B2 (en) | Field effect transistor square multiplier | |
JP3424434B2 (ja) | リーク電流補償回路 | |
GB2475624A (en) | Compensating for leakage current in a current mirror | |
US11193962B2 (en) | Electronic circuit for generating reference voltage | |
JPH03217915A (ja) | 半導体集積回路装置 | |
JPH09181587A (ja) | 自由コレクタ端子を備えたバイポーラトランジスタ回路 | |
US10707845B2 (en) | Ultra-low voltage level shifter | |
JPS63176015A (ja) | 集積回路 | |
JPS61148906A (ja) | Mos増幅出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |