JP3225791B2 - リーク電流補償回路 - Google Patents
リーク電流補償回路Info
- Publication number
- JP3225791B2 JP3225791B2 JP14787795A JP14787795A JP3225791B2 JP 3225791 B2 JP3225791 B2 JP 3225791B2 JP 14787795 A JP14787795 A JP 14787795A JP 14787795 A JP14787795 A JP 14787795A JP 3225791 B2 JP3225791 B2 JP 3225791B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- compensation
- circuit
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
流が問題となる集積回路(IC、LSI)に対して、回
路を構成する素子に存在する寄生ダイオードの逆方向リ
ーク電流を補償するリーク電流補償回路に関する。
って製作したnMOSトランジスタおよびpMOSトラ
ンジスタを示す。この例は、n型基板にnMOSトラン
ジスタおよびpMOSトランジスタを形成したものであ
り、nウェルおよびn型基板の電位はVDD(高電圧の
電源電位)に設定され、pウェルの電位はVSS(低電
圧(例えばアース)の電源電位)に設定されている。
MOSトランジスタは、そのゲート電圧により、ドレイ
ン・ソース間の電流が制御される。
いては、そのソースsとバルク(ウェル)bとの間に寄
生ダイオードDsが存在し、ドレインdとバルク(ウェ
ル)bとの間に寄生ダイオードDdが存在する。この寄
生ダイオードDs、Ddは、通常、零若しくは逆バイア
ス状態におかれるため、基本的には、ここに電流が流れ
ない。しかし、逆バイアス状態の寄生ダイオードDs、
Ddには、わずかながら逆方向リーク電流が流れる。
した回路を示す。この回路では、nMOSトランジスタ
M1のゲートgに回路20が接続され、ドレインdに回
路30が接続され、ソースsにVSSが接続されてい
る。
オードD1sは零バイアスの状態になるので、ここにリ
ーク電流は流れない。一方、ドレイン側の寄生ダイオー
ドD1dは逆バイアス状態となり、逆方向リーク電流I
Lが流れる。
常極めて小さいので、回路設計上はこれを無視して、 Iin=Ids ・・・(1) として設計がなされる。すなわち、回路20から供給さ
れる電流がIinが、nMOSトランジスタM1のドレ
イン・ソース間に流れる電流がIdsに等しいとして問
題ない。
ILは急激に増加する。このため、この逆方向リーク電
流ILが無視できなくなり、 Iin=Ids+IL ・・・ (2) という状態となる。
リーク電流IL分を欠いた電流IdsをトランジスタM
1に流す回路は、もはや設計通りの動作をしなくなり、
電流Iinの増加、若しくはIdsの減少、若しくはこ
れらの双方が生じることになる。
回路が知られている。この回路では、寄生ダイオードD
1dのリーク電流とほぼ等しいリーク電流値を示す補償
ダイオードD1CをnMOSトランジスタM1のドレイ
ンともう一方の電源VDDの間に追加している。
さおよび電流に対する方向を寄生ダイオードD1dと同
一とすることで、両ダイオードD1C,D1dの温度特
性が等しくなる。従って、広い温度範囲において、寄生
ダイオードD1dの逆方向リーク電流ILにほぼ等しい
補償電流ICが補償ダイオードD1Cにおいて得られ、
これがnMOSトランジスタM1のドレインに供給され
る。その結果、Iin=Idsが成立して回路は正常に
動作することになる。
いれば、寄生ダイオードによる逆方向リーク電流の補償
が可能にはなるものの、具体的には以下の問題点があ
る。
ドD1dの逆方向リーク電流補償の場合、従来技術では
図4に示すように、寄生ダイオードD1dは、p−ty
peの領域(p−well(ウェル))の中に生成さ
れ、補償ダイオードD1Cは、n−typeの領域(n
−well)の中に作製されることになる。そのため、
実際は寄生ダイオードD1dと補償ダイオードD1Cの
リーク電流ILと補償電流ICを決定する各種のパラメ
ータ(不純物濃度,接合深さなど)に相違が生じ、単純
にpn接合の面積・周囲長を等しくしても、両者は等し
くならない。
の整合を精度よく得るには、補償ダイオードD1Cの面
積、周囲長等を最適値に調節する必要があり、非常に手
間がかかる。
は、製造工程の変動に対し非常に敏感な特性を示し、製
造毎に不整合をもたらしやすい。すなわち、製造毎に前
記した最適値は変わってしまう場合が多い。従って、前
記のリーク電流補償方法では、安定かつ精度よくリーク
電流補償を行うことができない。
寄生ダイオード毎に同程度の面積を占める補償ダイオー
ドがそれぞれ必要になる。従って、各リーク電流を補償
する補償ダイオードに比較的大きな占有面積を必要と
し、その結果、集積回路としての集積度が悪化する。
目的としてなされたものであり、精度の良いリーク電流
の補償ができると共に、補償のための回路の専有面積が
小さくてよいリーク電流補償回路を提供することを目的
とする。
に、本発明は、集積回路を構成する素子に存在する寄生
ダイオードの逆方向リーク電流を補償ダイオードの補償
電流を用いて補償するリーク電流補償回路において、逆
方向リーク電流を補償電流として流す補償ダイオード
と、この補償ダイオードの補償電流を入力電流とし、出
力電流を前記寄生ダイオードが存在する素子に供給する
カレントミラー回路と、を有し、前記寄生ダイオードの
逆方向リーク電流を補償することを特徴とする。
ドから得る補償電流の大きさを上記寄生ダイオードのリ
ーク電流の1/N(NはN>1の数)に設定し、前記カ
レントミラー回路の入力電流対出力電流の大きさの比を
1対Nに設定することを特徴とする。
が存在する素子が複数であり、1つの補償ダイオードか
ら基準となる補償電流を得て、1つの入力と複数の出力
を有するカレントミラー回路の入力電流とし、前記カレ
ントミラー回路の複数の出力電流を各素子に供給して、
各素子に存在する寄生ダイオードのリーク電流を補償す
ることを特徴とする。
償回路によれば、補償ダイオードは素子に存在する寄生
ダイオードと同一方向の電流を流す。すなわち、補償ダ
イオードと寄生ダイオードが同一の電源に接続されてお
り、補償ダイオードがこの電源に(または電源から)向
けて流すリーク電流をカレントミラー回路を用いて、も
う一方の電源から(または電源に)流れるように変換し
ている。このため、補償ダイオードを寄生ダイオードと
同じ構造(形状,面積,周囲長,不純物濃度)、同じ製
造工程でつくり込むことが可能となり、補償ダイオード
で生じる電流を寄生ダイオードで生じるリーク電流と同
じ大きさにできる。従って、従来の方式よりも高精度な
リーク電流の補償が可能である。また、製造工程の変動
に対しても安定なリーク電流補償を実現できる。
は、寄生ダイオードの1/N倍(NはN>1の数)の大
きさの補償ダイオードで発生する電流を入力電流対出力
電流が1対Nのカレントミラー回路の入力電流とし、そ
の出力電流をリーク電流の補償に用いる。この結果、補
償ダイオードの専有面積を約1/Nにすることができ、
N>>1の場合、従来の方式に比較して高集積化が可能
となる効果を有する。
は、複数の寄生ダイオードのリーク電流を1つの補償ダ
イオードと1入力多出力のカレントミラー回路で補償す
ることができるので、従来の方式に比較して集積度の向
上が実現できる。
き説明する。
構成を示す図であり、この例では、nMOSトランジス
タM1のドレイン端子dに存在する寄生ダイオードD1
dの逆方向リーク電流を補償する。
は回路20が接続され、ゲートgには回路30が接続さ
れている。また、p−wellおよびソースsには電源
VSSが接続されている。
Sとの間およびソースsと電源VSSとの間には、寄生
ダイオードD1d及びD1sがそれぞれ存在する。奇生
ダイオードD1sは、その両側が電源VSSに接続され
ており、零バイアスであるため、ここに電流は流れな
い。一方、寄生ダイオードD1dは、nMOSトランジ
スタのドレイン・ソース間電圧が印加される逆バイアス
状態である。このため、寄生ダイオードD1dの逆方向
リーク電流ILがバルクbへ向けて流れる。従って、回
路20より流れる電流の一部が逆方向リーク電流ILだ
けが削減されることになる。
に、補償ダイオードD1Cdとカレントミラー回路10
が設けられている。
寄生ダイオードD1dと全く同じpn接合の構造(同じ
形状,面積,周囲長,不純物濃度等)を有したダイオー
ドである。すなわち、この補償ダイオードD1Cdは、
nMOSトランジスタM1と全く同じ構造のnMOSト
ランジスタM1Cのドレインd、電源VSS間に形成さ
れる寄生ダイオードであり、nMOSトランジスタM1
Cのソースおよびp−wellは電源VSSに接続さ
れ、またM1Cがオフ状態になるように、ゲートgは電
源VSSに接続されている。そのため、全く同じ構造に
作られた補償ダイオードD1Cd及び寄生ダイオードD
1dにおいて、それぞれより生じるリーク電流ILとI
Cとは等しいことになる。
い2つのpMOSトランジスタMM0,MM1から構成
された基本的なカレントミラー回路であり、入力電流I
0と出力電流I1の大きさの比が1対1となっている。
すなわち、入力された電流と等しい大きさの電流が出力
される。
電流(補償電流)ICは、カレントミラー回路10の入
力電流IOとなるように接続されている。一方、カレン
トミラー回路10の出力端子は、nMOSトランジスタ
M1のドレインに接続されている。そのため、入力電流
I0と等価の出力電流I1がnMOSトランジスタM1
のドレインへと流れる。ここで、カレントミラー回路1
0の出力電流をI1とすると、 I1=I0=IC=IL ・・・ (3) となる。
したドレインdからバルクbを経由し電源VSSへ流れ
る逆方向リーク電流ILと同じ大きさの電流ICが、ト
ランジスタM1Cより発生し、カレントミラー回路10
を介してnMOSトランジスタM1のドレインに供給さ
れる。その結果、逆方向リーク電流ILが補償され、回
路20からの電流のすべてがnMOSトランジスタM1
のドレイン電流となる。このように、全く同じ構造の補
償ダイオードの逆方向電流を利用することで、高精度な
リーク電流の補償が可能となる。
するpMOSトランジスタMM0及びMM1にも寄生ダ
イオードDM0d,DM0s,DM1d,DM1sが存
在する。しかし、カレントミラー回路10が扱う電流レ
ベルはリーク電流ILに対応する比較的小さな電流レベ
ルなので、最小ルールで設計できる。このため、これら
ダイオードは非常に小さなpn接合のダイオードとな
り、これらダイオードにおいて生じる逆方向リーク電流
のレベルはIL,ICに比べ小さくできる。従って、カ
レントミラー回路10の動作について、これら寄生ダイ
オードDM0d,DM0s,DM1d,DM1sの存在
の影響は無視できる。
ードD1Cdは、nMOSトランジスタM1と全く同じ
構造のnMOSトランジスタM1Cの寄生ダイオードを
利用したが、補償ダイオードD1Cの作製法はこれに限
定されるわけではない。例えば、nMOSトランジスタ
M1と同じp−well内に、寄生ダイオードD1dと
同程度の大きさのn−typeの領域を作製してできる
ダイオードを利用してもよい。
回路方式に限定するものではない。即ち、図6に示すよ
うに、入力電流I0と出力電流I1の大きさが等しく、
補償ダイオードD1Cdから電源VSSへ流れる逆方向
リーク電流と等しい補償電流を電源VDDから寄生ダイ
オードD1dに供給できれば、どのような回路方式でも
採用することができる。
に係るリーク電流補償回路を示す。この例では、nMO
SトランジスタM1のソース端子に存在する寄生ダイオ
ードD1sの逆方向リーク電流を補償する。
ンが回路20に接続され、ゲートが回路30に接続さ
れ、ソースが回路40に接続されており、p−well
が電源VSSに接続されている。また、ドレインと電源
VSSの間と、ソースと電源VSSの間には、各々寄生
ダイオードD1d,D1sが存在し、ここにおいて逆方
向リーク電流ILd,ILsが生じる。
生ダイオードD1sの逆方向リーク電流ILの補償のた
めの構成のみを示しており、これについて説明する。
ク電流ILを補償するために、補償ダイオードD1C及
びカレントミラー回路10が設けられている。
D1sと全く同じpn接合の構造(同じ形状,面積,周
囲長,不純物濃度等)を有したダイオードである。従っ
て、寄生ダイオードD1sの逆方向リーク電流と補償ダ
イオードD1Cの逆方向電流は、ほぼ同じ大きさになる
(ILs=IC)。
い2つのpMOSトランジスタMM0及びMM1から構
成された基本的なカレントミラー回路でありため、入力
電流I0と出力電流I1の大きさの比が1対1となる。
すなわち、入力及び出力電流の大きさは等しい(I0=
I1)。
1Csは、カレントミラー回路の一方のトランジスタM
M0と接続されている。そのため、補償ダイオードD1
Csの逆方向電流ICが、カレントミラー回路10の入
力電流I0となる。従って、カレントミラー回路10の
出力電流I1は、 I1=I0=IC=ILs ・・・ (4) となる。
で発生したソースから電源VSSへ流れる逆方向リーク
電流ILと同じ大きさの電流が補償ダイオードD1Cよ
り発生し、カレントミラー回路10を介して、nMOS
トランジスタM1のソースに供給される。逆方向リーク
電流ILが補償ダイオードの逆方向電流ICにより補償
されるため、nMOSトランジスタM1のドレインから
の電流はそのままソース電流となる。このように、全く
同じ構造の補償ダイオードの逆方向電流を利用すること
で、高精度なリーク電流の補償が可能となる。なお、ド
レイン側寄生ダイオードの逆方向リーク電流ILdにつ
いても同様の構成を用いて補償することができる。
に係るリーク電流補償回路を示す。この例では、n形基
板にp−wellをつくり込んでnMOSトランジスタ
M1を作製しており、p−wellとn形の基板間に存
在する寄生ダイオードD1wにおいて生じる逆方向リー
ク電流を補償する。
回路20に接続され、ゲートが回路30に接続され、p
−wellおよびソースが回路40に接続されており、
さらにn−typeの基板が電源VDDに接続されてい
る。この場合、p−wellとn−type基板間及び
p−wellとドレイン間に、寄生ダイオードD1Wと
D1dが存在する。このうち、寄生ダイオードD1dで
の逆方向リーク電流は、上記第1あるいは第2実施例と
同様に補償することができる。そのため、本実施例で
は、寄生ダイオードD1Wによる逆方向リーク電流IL
の補償について説明する。
ンジスタM1のドレイン電流であり、回路20からの電
流が、回路40へと流れ込む。しかし、寄生ダイオード
D1Wによる電源VDDからの逆方向リーク電流IL
が、バルクbを経由して回路40へと流れ込む。その結
果、回路40へは、回路20からの電流に加えて、逆方
向リーク電流ILが流れ込むことになる。
を補償するために、補償ダイオードD1Cとカレントミ
ラー回路10を有している。
D1dと全く同じpn接合の構造(同じ形状,面積,周
囲長,不純物濃度等)を有したダイオードである。この
補償ダイオードD1Cは、nMOSトランジスタM1の
p−wellの作製と同時にもう1つ全く同じp−we
llをつくり込むことで実現できる。
い2つのnMOSトランジスタMM0とMM1から構成
された基本的なカレントミラー回路である。従って、入
力電流I0と出力電流I1の比は、1対1となる(I0
=I1)。
ドの逆方向電流がカレントミラー回路10の入力電流と
なるように接続されている。そして、カレントミラー回
路10の出力端子は、p−well(バルク)に接続さ
れている。そのため、nMOSトランジスタM1の寄生
ダイオードD1と全く同じ構造に作られている補償ダイ
オードD1Cより、逆方向リーク電流ILと同じ大きさ
の逆方向電流ICが発生すると、この電流ICが入力対
出力が1対1のカレントミラー回路10の入力電流I0
となる。従って、カレントミラー回路10の出力電流を
I1とすれば、これら電流間の関係は、 IC=IO=I1=IL ・・・(5) となる。
源VDDからp−wellへ流れ込む逆方向リーク電流
ILと同じ大きさの電流ICが、補償ダイオードD1C
において発生し、カレントミラー回路10を介して、n
MOSトランジスタM1のp−wellから引き抜かれ
る。その結果、回路40に流れ込む電流は、nMOSト
ランジスタM1のドレイン電流、すなわち回路20から
の電流となり、D1Wからの過剰な逆方向リーク電流の
影響を受けない。このように、全く同じ構造の補償ダイ
オードの逆方向電流を利用することで、高精度なリーク
電流の補償が可能となる。
に係るリーク電流補償回路を示す。この例では、n−t
ypeの領域内に、p−typeの領域をつくり込み作
製した抵抗Rに存在する寄生ダイオードDの逆方向リー
ク電流を補償する。
う一方の端子bは回路60に接続されている。寄生ダイ
オードによるリーク電流を考えなければ、回路50から
の電流I50がそのまま回路60に流れ込む電流I60
になるため、I50=I60である。
い電位の電源VDDに接続し、p−typeとn−ty
peとはpn接合で分離するため、ここに寄生ダイオー
ドDが存在する。そこで、この寄生ダイオードDに逆方
向リーク電流ILが流れることになる。
る逆方向リーク電流ILを補償するために、補償ダイオ
ードDCとカレントミラー回路10が設けられ、補償ダ
イオードの逆方向電流がカレントミラー回路10の入力
電流となるように接続されている。そして、カレントミ
ラー回路10の出力端子は、抵抗Rの端子bに接続され
ている。
と全く同じpn接合の構造(同じ形状,面積,周囲長,
不純物濃度等)を有したダイオードである。従って、寄
生ダイオードDの逆方向リーク電流と補償ダイオードD
Cの逆方向電流は、ほぼ同じ大きさになる(IL=I
C)。
い2つのpMOSトランジスタMM0及びMM1から構
成された基本的なカレントミラー回路であり、入力電流
I0と出力電流I1の大きさの比が1対1、すなわち等
しくなっている。
電流ILが生じると、それと同時に、寄生ダイオードD
と全く同じ構造に作られている補償ダイオードDCにお
いても、同じ大きさ逆方向電流ICが発生する。この逆
方向電流ICがカレントミラー回路10の入力電流I0
となり、出力電流I1も同一になる。従って、 I1=I0=IC=IL ・・・ (6) となる。
り電源VDDから流れ込んでくる逆方向リーク電流IL
と同じ大きさの電流ICが、補償ダイオードDCより発
生し、カレントミラー回路10を介して、抵抗Rの端子
bより引き抜かれる。その結果、回路50からの電流I
50は、そのまま回路60へ流れ込む電流I60とな
り、リーク電流ILの影響を受けにくくなる。このよう
に、全く同じ構造の補償ダイオードの逆方向電流を利用
することで、高精度なリーク電流の補償が可能となる。
施例に係るリーク電流補償回路を示す。図10では、n
MOSトランジスタM1のドレイン端子に存在する寄生
ダイオードD1の逆方向リーク電流を補償する。
ドレインは回路20に接続され、ゲートは回路30に接
続され、バルクおよびソースは同一の電源VSSに接続
されている。この構成において、ドレインと電源VSS
間に寄生ダイオードD1が存在する。そして、この寄生
ダイオードD1において生じる逆方向リーク電流ILに
より、回路20からの電流が削減される。
を補償するために、補償ダイオードD1Cとカレントミ
ラー回路10を設けている。
D1の逆方向リーク電流ILすなわち逆方向電流の1/
N(Nは2以上の整数)の大きさの逆方向電流ICを有
すろダイオードである。従って、寄生ダイオードD1C
及び補償ダイオードD1において各々生ずる逆方向リー
ク電流IL,ICの関係は、(1/N)・IL=ICと
なる。
SトランジスタMM0及びMM1から構成された基本的
なカレントミラー回路であり、入力電流I0と出力電流
I1の大きさの比が1対Nであり、 I1=N・I0 ・・・ (7) となる。さらに、カレントミラー回路10は、補償ダイ
オードD1Cの逆方向電流が入力電流となるように接続
されており、そして、出力端子においては、nMOSト
ランジスタM1のドレインに接続されている。
方向リーク電流ILが発生すると、これと同時に補償ダ
イオードD1Cにおいて、逆方向リーク電流ILの1/
Nの逆方向電流ICが発生し、この逆方向リーク電流I
Cが、カレントミラー回路10の入力電流I0となる。
これにより、カレントミラー回路10の出力端子から
は、入力電流に対しN倍の出力電流I1が出力され、こ
れがトランジスタM1のドレインへ供給される。
力電流I1は、 I1=N・I0=N・IC=N・(IL/N)=IL・・・ (8) となる。
0より、寄生ダイオードD1で発生したドレインから電
源VSSへ流れるリーク電流ILと同じ大きさの電流が
nMOSトランジスタM1のドレインに供給される。そ
の結果、回路20からの電流はそのままnMOSトラン
ジスタM1のドレイン電流となり、リーク電流ILの影
響を受けにくくなる。
ク電流の大きさは、ダイオードのサイズに比例するた
め、N>>1となるように設定することで、寄生ダイオ
ードよりも小さな補償ダイオードを用いることができ
る。その結果、従来方式に比較して集積度の向上が可能
になる。なお、Nを2以上の整数とすると、設計、製作
が容易になり、特に好ましい。
施例に係るリーク電流補償回路を示す。本実施例では、
複数のnMOSトランジスタM1,M2,…,Mnのド
レイン端子に、各々寄生ダイオードD1,D2,…,D
nが存在する。そして、これら寄生ダイオードにおける
逆方向リーク電流を1つの補償ダイオードと、1つの1
入力多出力カレントミラー回路を用いて補償する。
・,Mnにおいて、各々のドレインは回路21,22,
・・・,2nに接続され、ゲートは回路31,32,・
・・,3nに接続され、ソースは回路41,42,・・
・,4nに接続されているおり、さらにp−wellは
電源VSSに接続されている。各nMOSトランジスタ
M1,M2,・・・,Mnのドレインと電源VSS間に
は、寄生ダイオードD1,D2,・・・,Dnが存在
し、各々において逆方向リーク電流IL1,IL2,・
・・,ILnが発生する。そのため、回路21,22,
・・・,2nよりnMOSトランジスタM1,M2,・
・・,Mnに流れる電流が削減される。
・,ILnを補償するために、一つの補償ダイオードD
1Cと、1入力多出力のカレントミラー回路10が設け
られている。そして、両者は、補償ダイオードD1Cの
逆方向リーク電流ICがカレントミラー回路10入力電
流I0となるように接続されている。
オードDnと全く同じpn接合の構造(同じ形状,面
積,周囲長,不純物濃度等)を有するダイオードとす
る。したがって、各々の寄生ダイオードDnのリーク電
流ILnと補償ダイオードD1Cの逆方向電流ICは、
ほぼ同じ大きさになる(IL1,IL2,・・・,IL
n=IC)。
ドと接続されたpMOSトランジスタMM0と大きさの
等しいpMOSトランジスタを複数(MM1,MM2,
・・・,MMn)より構成されている。従って、入力電
流I0と等しい出力電流が複数(I1,I2,・・・,
In)流れる。
nMOSトランジスタのドレインと各々接続されてい
る。各々のnMOSトランスタの寄生ダイオードD1,
D2,・・・,Dnにおいて、逆方向リーク電流IL
1,IL2,・・・,ILnが発生すると、同じ構造を
有する補償ダイオードD1Cにおいても逆方向電流IC
が発生する。この逆方向リーク電流ICが、カレントミ
ラー回路の入力電流I0となり、それに伴い、カレント
ミラー回路10の複数の出力端子より、複数のnMOS
トランジスタ(M1,M2,・・・,Mn)のドレイン
に向けて出力電流(I1,I2,・・・,In)が流れ
る。
・,Dnにおいて、発生する逆方向リーク電流IL1,
IL2,・・・,ILnの大きさがすべて等しいとする
と、 IL1=IL2=・・・=ILn ・・・(9) であり、カレントミラー回路10の出力電流は、I1,
I2,・・・,Inもすべて等しいため、 IL1=IL2=・・・=ILn=I0=IC=IL ・・・ (10) となる。
0より、寄生ダイオードD1,D2,・・・,Dnで発
生したドレインから電源VSSへ流れるリーク電流IL
と同じ大きさの電流が複数のnMOSの各々のドレイン
に供給される。その結果、回路21,22,・・・,2
nからの各々の電流はそのままnMOSトランジスタM
1,M2,・・・,Mnのドレイン電流となり、リーク
電流の影響を受けにくくなる。このように、複数の出力
を有するカレントミラー回路を利用することにより、一
つの補償ダイオードが、複数の寄生ダイオードの逆方向
リーク電流を補償することが可能となり、従って、集積
度を向上することになる。
pMOSトランジスタの寄生ダイオードを示す図であ
る。
示す図である。
る。
る。
す図である。
す図である。
す図である。
す図である。
示す図である。
示す図である。
M1,M1C nMOSトランジスタ、D1d,D1s
寄生ダイオード。
Claims (3)
- 【請求項1】 集積回路を構成する素子に存在する寄生
ダイオードの逆方向リーク電流を補償ダイオードの補償
電流を用いて補償するリーク電流補償回路において、 逆方向リーク電流を補償電流として流す補償ダイオード
と、 この補償ダイオードの補償電流を入力電流とし、出力電
流を前記寄生ダイオードが存在する素子に供給するカレ
ントミラー回路と、 を有し、 前記寄生ダイオードの逆方向リーク電流を補償すること
を特徴とするリーク電流補償回路。 - 【請求項2】 前記請求項1記載の回路において、 前記補償ダイオードから得る補償電流の大きさを上記寄
生ダイオードのリーク電流の1/N(NはN>1の数)
に設定し、前記カレントミラー回路の入力電流対出力電
流の大きさの比を1対Nに設定することを特徴とするリ
ーク電流補償回路。 - 【請求項3】 請求項1または2に記載の回路におい
て、 寄生ダイオードが存在する素子が複数であり、1つの補
償ダイオードから基準となる補償電流を得て、1つの入
力と複数の出力を有するカレントミラー回路の入力電流
とし、前記カレントミラー回路の複数の出力電流を各素
子に供給して、各素子に存在する寄生ダイオードのリー
ク電流を補償することを特徴とするリーク電流補償回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14787795A JP3225791B2 (ja) | 1995-06-14 | 1995-06-14 | リーク電流補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14787795A JP3225791B2 (ja) | 1995-06-14 | 1995-06-14 | リーク電流補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08340246A JPH08340246A (ja) | 1996-12-24 |
JP3225791B2 true JP3225791B2 (ja) | 2001-11-05 |
Family
ID=15440252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14787795A Expired - Fee Related JP3225791B2 (ja) | 1995-06-14 | 1995-06-14 | リーク電流補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3225791B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034226A1 (fr) * | 1997-12-25 | 1999-07-08 | Advantest Corporation | Circuit de correction des courants de fuite |
CN100352059C (zh) * | 2002-10-21 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路装置 |
JP4544458B2 (ja) * | 2004-11-11 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6306894B2 (ja) * | 2014-02-19 | 2018-04-04 | 株式会社メガチップス | 電流補償回路 |
JP6805005B2 (ja) | 2017-01-30 | 2020-12-23 | エイブリック株式会社 | リーク電流補償回路及び半導体装置 |
JP6934336B2 (ja) * | 2017-07-04 | 2021-09-15 | 新日本無線株式会社 | バイアス電流生成回路 |
US10461629B2 (en) * | 2018-02-19 | 2019-10-29 | Texas Instruments Incorporated | System and apparatus to provide current compensation |
-
1995
- 1995-06-14 JP JP14787795A patent/JP3225791B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08340246A (ja) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7598541B2 (en) | Semiconductor device comprising transistor pair isolated by trench isolation | |
US8441309B2 (en) | Temperature independent reference circuit | |
JP5074542B2 (ja) | 内部電圧発生回路 | |
US7119527B2 (en) | Voltage reference circuit using PTAT voltage | |
US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
US6172545B1 (en) | Delay circuit on a semiconductor device | |
US7901134B2 (en) | Semiconductor temperature sensor | |
US10191504B2 (en) | Leakage current compensation circuit and semiconductor device | |
JPH08335122A (ja) | 基準電圧用半導体装置 | |
US9466986B2 (en) | Current generation circuit | |
US5635869A (en) | Current reference circuit | |
JP3225791B2 (ja) | リーク電流補償回路 | |
US20030169098A1 (en) | Resistance division circuit and semiconductor device | |
US6940338B2 (en) | Semiconductor integrated circuit | |
US8008951B2 (en) | High voltage switch utilizing low voltage MOS transistors with high voltage breakdown isolation junctions | |
JP2001217692A (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
US20210286394A1 (en) | Current reference circuit with current mirror devices having dynamic body biasing | |
US5923212A (en) | Bias generator for a low current divider | |
US20110121888A1 (en) | Leakage current compensation | |
JP2000213992A (ja) | 温度検出回路及び半導体装置 | |
JP3424434B2 (ja) | リーク電流補償回路 | |
JPH1126694A (ja) | リーク電流補償回路 | |
US6492687B2 (en) | Merged semiconductor device and method | |
US20230020570A1 (en) | Semiconductor integrated circuit, semiconductor device, and temperature characteristic adjustment method | |
US20020153568A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |