CN108376013B - 漏电流补偿电路和半导体装置 - Google Patents

漏电流补偿电路和半导体装置 Download PDF

Info

Publication number
CN108376013B
CN108376013B CN201711429578.9A CN201711429578A CN108376013B CN 108376013 B CN108376013 B CN 108376013B CN 201711429578 A CN201711429578 A CN 201711429578A CN 108376013 B CN108376013 B CN 108376013B
Authority
CN
China
Prior art keywords
leakage current
compensation
mos transistor
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711429578.9A
Other languages
English (en)
Other versions
CN108376013A (zh
Inventor
椎根雄寿
中村博高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108376013A publication Critical patent/CN108376013A/zh
Application granted granted Critical
Publication of CN108376013B publication Critical patent/CN108376013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供漏电流补偿电路和半导体装置，该漏电流补偿电路具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与电流输出电路的MOS晶体管的漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于补偿MOS晶体管的漏极和源极连接，输出端子与电流输出电路的MOS晶体管连接，漏电流补偿用的MOS晶体管的面积较小，并且能够对栅极漏电流进行补偿。

Description

漏电流补偿电路和半导体装置
技术领域
本发明涉及对MOS晶体管的漏电流进行补偿的漏电流补偿电路和半导体装置。
背景技术
对于由MOS晶体管构成的电路，通常在将MOS晶体管作为没有漏电流的理想元件进行模型化之后确定电路常数并设计电特性。但是，在实际的MOS晶体管中，在源极与衬底(Bulk)之间以及漏极与衬底之间存在寄生二极管。特别是在高温时寄生二极管的反向漏电流增加，成为使电气电路特性恶化的主要原因。并且，MOS晶体管的栅极的漏电流也同样成为使电气电路特性恶化的主要原因。
图4是以往的漏电流补偿电路的电路图。
以往的漏电流补偿电路是对漏极与电路20连接、栅极与电路30连接的NMOS晶体管401的寄生二极管411的反向漏电流IL进行补偿的电路。
在寄生二极管411中，由于对NMOS晶体管401的漏极与源极间施加反向偏置电压，因此反向漏电流IL朝向衬底流动，流过电路20的电流增大与反向漏电流IL相应的量。由于反向漏电流IL相对于电路20的动作电流成为电流误差，因此成为使电路性能恶化的主要原因。
漏电流补偿电路具有：MOS晶体管402，其生成补偿二极管412的反向漏电流IC作为补偿电流；电流镜，其由将补偿电流IC作为输入电流并将输出电流供给到MOS晶体管401的MOS晶体管403、404构成。MOS晶体管401和MOS晶体管402为工艺构造上同种且同尺寸的晶体管，使MOS晶体管402的栅极与接地端子VSS连接，将MOS晶体管402设定为处于截止状态。因此，补偿二极管412的反向漏电流IC与寄生二极管411的反向漏电流IL相等。因此，由漏电流补偿电路补偿MOS晶体管401所产生的反向漏电流IL(例如，参照专利文献1)。
专利文献1：日本特开平8-340246号公报
然而，在以往的漏电流补偿电路中，为了生成与补偿对象的MOS晶体管401所产生的反向漏电流IL相等的大小的补偿电流IC，需要对补偿MOS晶体管402采用与MOS晶体管401相等的晶体管尺寸，因此布置图案(Layout pattern)面积的增加较大。
并且，所补偿的漏电流的对象限于二极管的反向漏电流，无法补偿伴随着制造工艺的微细化而呈现增加趋势的栅极漏电流。
发明内容
本发明的目的在于，提供如下的漏电流补偿电路：漏电流补偿用的MOS晶体管的面积较小并且能够对栅极漏电流进行补偿。
为了解决上述问题，本发明的漏电流补偿电路的特征在于，具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与电流输出电路的MOS晶体管的漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于补偿MOS晶体管的漏极和源极，输出端子与电流输出电路的MOS晶体管连接。
发明效果
根据本发明的漏电流补偿电路，在生成对寄生二极管的反向漏电流进行补偿的补偿电流的补偿MOS晶体管中，通过使用源极-衬底间寄生二极管和漏极-衬底间寄生二极管这双方，能够通过以往方法的一半的布置图案的面积而实现补偿MOS晶体管。
并且，通过将栅极进一步连接于漏极和源极，能够利用补偿MOS晶体管同时生成寄生二极管的反向漏电流的补偿电流和栅极漏电流的补偿电流，因此，能够同时对补偿对象MOS晶体管的寄生二极管的反向漏电流和MOS晶体管的栅极漏电流进行补偿，从而高精度地进行漏电流补偿。
附图说明
图1是本发明的第一实施方式的漏电流补偿电路的电路图。
图2是本发明的第二实施方式的漏电流补偿电路的电路图。
图3是本发明的第三实施方式的漏电流补偿电路的电路图。
图4是以往的漏电流补偿电路的电路图。
标号说明
101、102：补偿对象MOS晶体管；103、104：补偿MOS晶体管；109：端子；110：电流源；111、112：寄生二极管。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
本发明的漏电流补偿电路是用于对端子109高精度地供给电流源110的电流的电路。
(第一实施方式)
图1是本发明的第一实施方式的漏电流补偿电路的电路图。
在MOS晶体管101的漏极-衬底之间存在寄生二极管111。寄生二极管111处于被施加MOS晶体管101的漏极-源极间电压的反向偏压状态。因此，寄生二极管111的反向漏电流IL1朝向与接地端子VSS连接的衬底流动。并且，由于采用了MOS晶体管101的漏极连接有MOS晶体管101的栅极和MOS晶体管102的栅极的电路结构，因此MOS晶体管101的栅极漏电流ILG1和MOS晶体管102的栅极漏电流ILG2流过MOS晶体管101的漏极。因此，就流过端子109的电流而言，从电流源110所供给的电流中减少了上述漏电流的总计的电流。第一实施方式的漏电流补偿电路具有对上述的减少的电流进行补偿的功能。
第一实施方式的漏电流补偿电路具有补偿用的电流镜电路，该补偿用的电流镜电路由生成漏电流的补偿电流的补偿MOS晶体管103以及将漏电流的补偿电流供给到MOS晶体管101、102的MOS晶体管105、106构成，其中，MOS晶体管101、102是漏电流补偿对象。
补偿MOS晶体管103的栅极、源极和漏极连接，衬底与接地端子VSS连接，具有漏极-衬底间的寄生二极管113和源极-衬底间的寄生二极管114。
补偿MOS晶体管103是在制造工艺上与补偿对象MOS晶体管101和MOS晶体管102相同的构造的晶体管。此外，在补偿对象MOS晶体管101和补偿MOS晶体管103的晶体管构造中源极及漏极的扩散形状相同，寄生二极管113和寄生二极管114的构造与寄生二极管111相同。因此，在将MOS晶体管103的寄生二极管113和寄生二极管114的扩散面积相对于MOS晶体管101的寄生二极管111的扩散面积而分别设定为1/2的情况下，当将流过寄生二极管113的泄漏补偿电流设为IC11、将流过寄生二极管114的泄漏补偿电流设为IC21时，式1的关系成立。
IL1＝IC11+IC21…(1)
这样，在利用补偿MOS晶体管103生成与寄生二极管111的反向漏电流IL1相等的泄漏补偿电流IC11+IC21的情况下，与仅使用补偿MOS晶体管的漏极-衬底间寄生二极管的以往方式相比，在本方式中使用漏极-衬底间寄生二极管和源极-衬底间寄生二极管这双方，因此能够将补偿MOS晶体管103的布置图案面积缩小到1/2。
补偿MOS晶体管103通过将栅极连接于漏极和源极，除了寄生二极管的反向漏电流IC11、IC12之外还生成栅极漏电流ICG1。
因此，在将由MOS晶体管105、106构成的补偿用的电流镜电路的输入电流I01与输出电流I11的大小之比设定为1比1的情况下，关于MOS晶体管101的寄生二极管111的反向漏电流IL1和栅极漏电流ILG1、MOS晶体管102的栅极漏电流ILG2、寄生二极管113、114的作为反向漏电流的补偿电流IC11、IC21、作为栅极漏电流的补偿电流ICG1，式2的关系成立。
IC11+IC21+ICG1＝I01＝I11＝IL1+ILG1+ILG2…(2)
即，第一实施方式的漏电流补偿电路同时实现反向漏电流IL1和栅极漏电流ILG1、ILG2的补偿。
(第二实施方式)
图2是本发明的第二实施方式的漏电流补偿电路的电路图。
第二实施方式的漏电流补偿电路是仅对MOS晶体管102的漏极-衬底间的寄生二极管112的反向漏电流IL2进行补偿的电路。
第二实施方式的漏电流补偿电路具有补偿用的电流镜电路，该补偿用的电流镜电路由生成漏电流的补偿电流的补偿MOS晶体管104以及将漏电流的补偿电流供给到MOS晶体管102的MOS晶体管107、108构成，其中，MOS晶体管102是漏电流补偿对象。补偿MOS晶体管104在漏极-衬底间具有寄生二极管115，在源极-衬底间具有寄生二极管116。
就该情况下的漏电流的补偿电流的生成而言，仅生成不包含栅极漏电流的寄生二极管112的反向漏电流IL2的补偿电流。因此，将补偿MOS晶体管104的栅极与接地端子VSS连接。
当将寄生二极管115的反向漏电流设为IC12，将寄生二极管116的反向漏电流设为IC22，将供给补偿电流的电流镜的输入电流设为I02，将输出电流设为I12时，式3成立。
IC12+IC22＝I02＝I12＝IL2…(3)
根据以上内容可知，第二实施方式的漏电流补偿电路能够补偿在MOS晶体管102中产生的寄生二极管112的反向漏电流IL2。
另外，在第二实施方式的漏电流补偿电路中，补偿MOS晶体管104使用漏极-衬底间的寄生二极管115和源极-衬底间的寄生二极管116这双方来生成补偿电流，因此能够将补偿MOS晶体管104的布置图案面积缩小到以往方法的1/2。
(第三实施方式)
图3是本发明的第三实施方式的漏电流补偿电路的电路图。
第三实施方式的漏电流补偿电路是将第一实施方式和第二实施方式组合应用的结构。
第三实施方式的漏电流补偿电路具有：第一漏电流补偿电路，其对MOS晶体管101的寄生二极管111的反向漏电流以及MOS晶体管101和MOS晶体管102的栅极漏电流进行补偿；以及第二漏电流补偿电路，其对MOS晶体管102的寄生二极管112的反向漏电流进行补偿。
第一漏电流补偿电路和第二漏电流补偿电路分别与第一实施方式和第二实施方式的漏电流补偿电路相同，因此详细的说明省略。
第三实施方式的漏电流补偿电路通过由第一漏电流补偿电路和第二漏电流补偿电路对MOS晶体管101和MOS晶体管102的漏电流进行补偿，能够更高精度地向端子109供给电流源110的电流。
像以上说明的那样，根据本发明的漏电流补偿电路，漏电流补偿用的MOS晶体管的面积较小，并且能够对栅极漏电流进行补偿。
以上，对本发明的实施方式进行了说明，但本发明不限于上述实施方式，能够在不脱离本发明的主旨的范围内进行各种变更。
例如，漏电流补偿对象的晶体管作为N沟道MOS晶体管进行了说明，但在由P沟道MOS晶体管构成的情况下，也可以应用本发明的漏电流补偿电路，能够得到相同的效果。

Claims (4)

1.一种漏电流补偿电路，其对MOS晶体管的漏电流进行补偿，该MOS晶体管构成将电流源的电流输出到输出端子的输出电路，其特征在于，该漏电流补偿电路具有：
补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与所述漏电流相等的补偿电流；以及
电流镜电路，其输入端子连接于所述补偿MOS晶体管的所述漏极和所述源极，输出端子与构成所述输出电路的MOS晶体管连接。
2.根据权利要求1所述的漏电流补偿电路，其特征在于，
所述补偿MOS晶体管的栅极与接地端子连接，所述补偿MOS晶体管利用漏极-衬底间的寄生二极管的漏电流和源极-衬底间的寄生二极管的漏电流，生成与构成所述输出电路的MOS晶体管的漏极-衬底间的寄生二极管的反向漏电流相等的补偿电流。
3.根据权利要求1所述的漏电流补偿电路，其特征在于，
所述补偿MOS晶体管的栅极连接于所述漏极和所述源极，所述补偿MOS晶体管利用所述栅极的漏电流，生成与构成所述输出电路的MOS晶体管的栅极漏电流相等的补偿电流。
4.一种半导体装置，该半导体装置具有权利要求1至3中的任一项所述的漏电流补偿电路。
CN201711429578.9A 2017-01-30 2017-12-26 漏电流补偿电路和半导体装置 Active CN108376013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-014127 2017-01-30
JP2017014127A JP6805005B2 (ja) 2017-01-30 2017-01-30 リーク電流補償回路及び半導体装置

Publications (2)

Publication Number Publication Date
CN108376013A CN108376013A (zh) 2018-08-07
CN108376013B true CN108376013B (zh) 2020-10-02

Family

ID=62979831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711429578.9A Active CN108376013B (zh) 2017-01-30 2017-12-26 漏电流补偿电路和半导体装置

Country Status (5)

Country Link
US (1) US10191504B2 (zh)
JP (1) JP6805005B2 (zh)
KR (1) KR102322664B1 (zh)
CN (1) CN108376013B (zh)
TW (1) TWI713805B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463983B1 (ko) 2018-12-26 2022-11-07 삼성전자 주식회사 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치
EP3982627A4 (en) * 2019-06-28 2022-06-08 Huawei Technologies Co., Ltd. TRANSMITTER/RECEIVER CIRCUIT, CHIP USING TRANSMITTER/RECEIVER CIRCUIT AND TERMINAL DEVICE
US11362668B1 (en) 2021-04-07 2022-06-14 Infineon Technologies Ag Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC)
CN113093852B (zh) * 2021-04-14 2022-11-01 北京芯愿景软件技术股份有限公司 一种漏电补偿电路
CN115275956B (zh) * 2022-06-22 2023-10-24 贵州振华风光半导体股份有限公司 匹配二极管保护单元的电流补偿电路及放大器电路
CN115857612B (zh) * 2023-03-02 2023-05-09 盈力半导体(上海)有限公司 带隙基准源及其低温漂控制方法、系统和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496384A (zh) * 2011-12-28 2012-06-13 东南大学 一种噪声电流补偿电路
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225791B2 (ja) * 1995-06-14 2001-11-05 株式会社豊田中央研究所 リーク電流補償回路
JPH1126694A (ja) * 1997-07-09 1999-01-29 Toyota Central Res & Dev Lab Inc リーク電流補償回路
US6771126B2 (en) * 2001-03-30 2004-08-03 Winbond Electronics Corporation Slew rate enhancement circuit and method
JP2004152092A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd 電圧源回路
TW584952B (en) * 2003-02-21 2004-04-21 Faraday Tech Corp Power supply clamp circuit
JP4544458B2 (ja) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置
CN100458639C (zh) * 2007-03-20 2009-02-04 北京中星微电子有限公司 一种补偿mos器件栅极漏电流的装置及方法
US7548051B1 (en) * 2008-02-21 2009-06-16 Mediatek Inc. Low drop out voltage regulator
TWI435439B (zh) * 2011-09-07 2014-04-21 Univ Nat Sun Yat Sen 靜電放電保護電路
US8829883B2 (en) * 2011-09-09 2014-09-09 Atmel Corporation Leakage-current compensation for a voltage regulator
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
US9831840B2 (en) * 2015-05-18 2017-11-28 Texas Instruments Incorporated Amplifier circuit and method for adaptive amplifier biasing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496384A (zh) * 2011-12-28 2012-06-13 东南大学 一种噪声电流补偿电路
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路

Also Published As

Publication number Publication date
KR102322664B1 (ko) 2021-11-05
TW201828602A (zh) 2018-08-01
JP2018125588A (ja) 2018-08-09
TWI713805B (zh) 2020-12-21
KR20180089279A (ko) 2018-08-08
US20180217624A1 (en) 2018-08-02
US10191504B2 (en) 2019-01-29
CN108376013A (zh) 2018-08-07
JP6805005B2 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
CN108376013B (zh) 漏电流补偿电路和半导体装置
JP5306094B2 (ja) 基準電圧回路及び電子機器
US7245177B2 (en) Semiconductor integrated circuit and source voltage/substrate bias control circuit
US6429726B1 (en) Robust forward body bias generation circuit with digital trimming for DC power supply variation
US8648630B2 (en) Systems and methods for driving transistors with high threshold voltages
US7633330B2 (en) Reference voltage generation circuit
US9466986B2 (en) Current generation circuit
US20080284405A1 (en) Enhanced Cascode Performance By Reduced Impact Ionization
KR100890849B1 (ko) 기준전압회로 및 전자기기
US7932712B2 (en) Current-mirror circuit
US7514960B2 (en) Level shifter circuit
JP2019007823A (ja) 半導体集積装置及びそのゲートスクリーニング試験方法
JP3225791B2 (ja) リーク電流補償回路
KR20040034528A (ko) 커런트 미러 회로
KR20120097830A (ko) 온도 보상 회로 및 이를 구비한 장치
US20100327919A1 (en) Differential amplifier circuit
JP3424434B2 (ja) リーク電流補償回路
US20240231400A9 (en) Low voltage cascode current mirror
US20240134401A1 (en) Low voltage cascode current mirror
JPH1126694A (ja) リーク電流補償回路
US8791750B2 (en) Constant voltage constant current generation circuit
US11193962B2 (en) Electronic circuit for generating reference voltage
KR101919555B1 (ko) 기준 전류원
CN115774466A (zh) 电子电路
KR20040008495A (ko) 집적회로의 지연장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder