KR101919555B1 - 기준 전류원 - Google Patents

기준 전류원 Download PDF

Info

Publication number
KR101919555B1
KR101919555B1 KR1020120089555A KR20120089555A KR101919555B1 KR 101919555 B1 KR101919555 B1 KR 101919555B1 KR 1020120089555 A KR1020120089555 A KR 1020120089555A KR 20120089555 A KR20120089555 A KR 20120089555A KR 101919555 B1 KR101919555 B1 KR 101919555B1
Authority
KR
South Korea
Prior art keywords
current
temperature
source
transistor
pmos transistor
Prior art date
Application number
KR1020120089555A
Other languages
English (en)
Other versions
KR20140023560A (ko
Inventor
오병찬
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120089555A priority Critical patent/KR101919555B1/ko
Publication of KR20140023560A publication Critical patent/KR20140023560A/ko
Application granted granted Critical
Publication of KR101919555B1 publication Critical patent/KR101919555B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

기준 전류원은 온도 비례 전류 생성부, 온도 반비례 전류 생성부, 합성부를 포함한다. 상기 온도 비례 전류 생성부는 온도에 비례하여 증가하는 제 1 전류를 생성한다. 상기 온도 반비례 전류 생성부는 온도에 반비례하여 증가하는 제 2 전류를 생성한다. 상기 합성부는 상기 제 1 전류 및 상기 제 2 전류를 합하여 기준전류를 생성한다. 상기 온도 비례 및 온도 반비례 전류 생성부는 각각 복수개의 소자를 포함하고, 각각의 상기 복수개의 소자의 연결관계가 서로 동일하다.

Description

기준 전류원{REFERENCE CURRENT SOURCE}
본 발명은 반도체 설계 기술에 관한 것으로, 더 상세하게는 기준 전류원 회로에 관한 것이다.
기준 전류원는 외부에서 인가되는 전원을 이용하여 기준전류를 제공하는 회로이다. 이때, 기준 전류원은 공급되는 전원이나 프로세스 파라미터들 또는 온도 변화에 독립적이어야 한다. 즉, 기준 전류원은 공급되는 전원이나 프로세스 파라미터들 또는 온도의 변화에 불구하고 일정한 기준전류를 제공하여야 한다.
기준 전류원은 아날로그 집적회로에서 매우 중요한 역할을 한다. 예를 들어, 차동증폭기의 바이어스 전류는 기준 전류원에 의하여 공급되며 증폭율이나 회로의 노이즈 특성 등에 크게 영향을 끼친다. 또한, 아날로그/디지털 변환기나 디지털/아날로그 변환기 등에 사용되는 기준전류는 입/출력 범위에 크게 영향을 끼친다.
온도 변화에 영향을 받지 않고 일정한 전류를 생성하는, 즉 온도 보상 기능을 갖춘 기준 전류원에 대한 개발은 꾸준히 있어왔다. 예컨대, 한국 특허 공개 번호 제 2006-0053414호나, 한국 특허 등록 번호 제 10-0832887호는 온도 보상 기능을 갖춘 기준 전류원을 개시하고 있다.
그러나, 상기와 같은 종래의 온도 보상 전류원들은, 공정(process) 또는 전압(voltage) 변화와 같은 다른 변수들의 영향에 대하여는 취약한 문제점을 가지고 있다.
도 1은 종래의 온도 보상 전류원들이 갖는 문제점을 설명하는 그래프이다.
종래의 온도 보상 전류원들은 노멀 환경에서 온도 변화에 따라 A와 같은 특성을 갖는다. 즉, 온도가 증가하거나 감소하더라도 이에 영향받지 않고 일정한 전류를 생성한다.
그러나, 공정 또는 전압 등에 변화가 발생하는 경우 온도에 대한 정확한 보상능력이 떨어지게 된다. 즉, 도 1에 예시적으로 도시된 바와 같이, 종래의 온도 보상 전류원들은, 예컨대 공정상 변수가 발생한 경우 온도 증가에 따라 증가하는 전류를 공급하게 되는 문제가 발생할 수 있다.
본 발명은 공정 변수 등에 영향을 받지 않는 온도 보상 기준 전류원을 제공한다.
본 발명의 일 실시예에 따른 기준 전류원은 온도에 비례하여 증가하는 제 1 전류를 생성하는 온도 비례 전류 생성부; 온도에 반비례하여 증가하는 제 2 전류를 생성하는 온도 반비례 전류 생성부; 및 상기 제 1 전류 및 상기 제 2 전류를 합하여 기준전류를 생성하는 합성부를 포함하고, 상기 온도 비례 및 온도 반비례 전류 생성부는 각각 복수개의 소자를 포함하고, 각각의 상기 복수개의 소자의 연결관계가 서로 동일하다.
본 기술에 의하면 공정 변수 등에 영향을 받지 않고 온도 변화에 안정적인 전류의 제공이 가능하다.
도 1은 종래의 온도 보상 전류원들이 갖는 문제점을 설명하는 그래프,
도 2는 본 발명의 실시예에 따른 기준 전류원에 대한 회로도,
도 3은 도 2의 기준 전류원의 동작 특성을 나타낸 그래프이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 기준 전류원에 대한 회로도이다.
도 2의 기준 전류원은 온도 비례 전류 생성부(100), 온도 반비례 전류 생성부(200) 및 합성부(300)를 포함한다.
상기 온도 비례 전류 생성부(100)는 온도에 비례하여 증가하는 제 1 전류(IP)를 생성한다.
상기 온도 반비례 전류 생성부(200)는 온도에 반비례하여 증가하는 제 2 전류(IC)를 생성한다.
상기 합성부(300)는 미러링한 상기 제 1 전류(IP) 및 상기 제 2 전류(IC)를 합성하여 기준 전류(IOUT)를 생성한다.
이때, 상기 온도 비례 및 반비례 전류 생성부(100, 200)는 각각 전류를 구동하는 트랜지스터 및 저항 등의 소자를 포함하는데, 상기 제 1 및 제 2 전류 생성부(100, 200) 내부의 소자 연결관계가 서로 동일한 것을 특징으로 한다.
즉, 제 1 전류(IP) 및 제 2 전류(IC)를 생성하는 소자의 개수 및 연결 구조가 대칭적이기 때문에, 공정 기타 다른 변수에 대하여 상기 온도 비례 전류 생성부(100) 및 온도 반비례 전류 생성부(200)가 서로 동일한 특성을 나타내게 된다.
상기 온도 비례 및 반비례 전류 생성부 (100, 200)가 동일한 소자를 동일하게 연결하지만, 온도에 따라 서로 반대되는 특성을 갖는 것은, 각각에 포함된 씨모스 트랜지스터의 동작 영역을 구분하기 때문이다. 씨모스 트랜지스터는 소오스-드레인 경로로 전류를 공급함에 있어서 다음과 같이 구분될 수 있다. 첫째는, 게이트 단자로 문턱 전압보다 낮은 전압이 인가되는 경우로, 이때 완전히 트랜지스터가 차단되는 것이 아니라, 확산(diffusion) 전류가 흐르게 된다. 이러한 확산 전류는 온도에 따라 증가하는 특성을 갖는다. 둘째는, 게이트 단자로 문턱 전압보다 높은 전압이 인가되는 경우로, 트랜지스터가 턴온되었다고 보는 영역이다. 이때에는 드리프트(drift) 전류가 흐르게 되고, 이는 온도에 따라 감소하는 특성을 갖는다.
즉, 상기 온도 비례 및 반비례 전류 생성부(100, 200)가 각각 온도에 반대되는 특성을 갖는 트랜지스터의 동작 영역을 사용하기 때문에, 동일한 소자 연결관계를 갖더라도, 온도에 따라 상반된 특성을 가질 수 있다.
본 발명의 일 실시예에 따른 상기 온도 비례 전류 생성부(100)는 구체적으로, 제 1 저항(RP), 제 1 및 제 2 피모스 트랜지스터(P1, P2)와 제 1 및 제 2 엔모스 트랜지스터(N1, N2)를 포함할 수 있다.
제 1 저항(RP)은 접지 전원(VSS)과 일단이 연결된다.
상기 제 1 피모스 트랜지스터(P1)는 소오스 단이 공급 전원(VDD)과 연결된다.
상기 제 2 피모스 트랜지스터(P2)는 소오스 단이 상기 공급 전원(VDD)과 연결되고, 상기 제 1 피모스 트랜지스터(P1)와 공유하는 게이트 단이 드레인 단과 연결된다.
상기 제 2 엔모스 트랜지스터(N2)는 소오스 단이 상기 제 1 저항(RP)의 타단과 연결되고, 드레인 단이 상기 제 2 피모스 트랜지스터(P2)의 상기 드레인 단과 연결된다.
상기 제 1 엔모스 트랜지스터(N1)는 소오스 단이 상기 접지 전원(VSS)과 연결되고, 상기 제 2 엔모스 트랜지스터(N2)와 공유하는 게이트 단이 드레인 단과 연결된다.
따라서, 제 1 피모스 트랜지스터(P1) 및 제 1 엔모스 트랜지스터(N1)에 제 1 전류 경로가 형성되게 되고, 제 2 피모스 트랜지스터(P2) 및 제 2 엔모스 트랜지스터(N2)에 제 2 전류 경로가 형성되게 된다. 피모스 또는 엔모스 트랜지스터가 각각 게이트 단을 공유하기 때문에, 제 1 및 제 2 전류 경로에 동일한 제 1 전류(IP)가 흐르게 된다. 뿐만 아니라, 피모스 트랜지스터(P1, P2)의 공유된 게이트 단은 제 2 전류 경로에 영향을 받고, 엔모스 트랜지스터(N1, N2)의 공유된 게이트 단은 제 1 전류 경로에 영향을 받기 때문에, 안정적으로 제 1 전류(IP)의 증감을 제어할 수 있다.
본 발명의 일 실시예에 따른 상기 온도 반비례 전류 생성부(200)는 구체적으로, 제 2 저항(RC), 제 3 및 제 4 피모스 트랜지스터(P3, P4)와 제 3 및 제 4 엔모스 트랜지스터(N3, N4)를 포함할 수 있다.
제 2 저항(RC)은 접지 전원(VSS)과 일단이 연결된다.
상기 제 4 피모스 트랜지스터(P4)는 소오스 단이 공급 전원(VDD)과 연결된다.
상기 제 3 피모스 트랜지스터(P3)는 소오스 단이 상기 공급 전원(VDD)과 연결되고, 상기 제 4 피모스 트랜지스터(P4)와 공유하는 게이트 단이 드레인 단과 연결된다.
상기 제 3 엔모스 트랜지스터(N3)는 소오스 단이 상기 제 3 저항(RC)의 타단과 연결되고, 드레인 단이 상기 제 3 피모스 트랜지스터(P3)의 상기 드레인 단과 연결된다.
상기 제 4 엔모스 트랜지스터(N4)는 소오스 단이 상기 접지 전원(VSS)과 연결되고, 상기 제 3 엔모스 트랜지스터(N3)와 공유하는 게이트 단이 드레인 단과 연결된다.
따라서, 제 3 피모스 트랜지스터(P3) 및 제 3 엔모스 트랜지스터(N3)에 제 3 전류 경로가 형성되게 되고, 제 4 피모스 트랜지스터(P4) 및 제 4 엔모스 트랜지스터(N4)에 제 4 전류 경로가 형성되게 된다. 피모스 또는 엔모스 트랜지스터가 각각 게이트 단을 공유하기 때문에, 제 4 및 제 4 전류 경로에 동일한 제 2 전류(IC)가 흐르게 된다. 뿐만 아니라, 피모스 트랜지스터(P3, P4)의 공유된 게이트 단은 제 3 전류 경로에 영향을 받고, 엔모스 트랜지스터(N3, N4)의 공유된 게이트 단은 제 4 전류 경로에 영향을 받기 때문에, 안정적으로 제 2 전류(IC)의 증감을 제어할 수 있다.
본 발명의 일 실시예에 따른 합성부(300)는 구체적으로 제 5 및 제 6 피모스 트랜지스터(P5, P6)와 제 5 엔모스 트랜지스터(N5)를 포함할 수 있다.
상기 제 5 피모스 트랜지스터(P5)는 소오스 단이 상기 공급 전원(VDD)과 연결되고, 게이트 단이 상기 제 1 및 제 2 피모스 트랜지스터(P1, P2)의 게이트 단과 연결된다.
상기 제 5 피모스 트랜지스터(P6)는 소오스 단이 상기 공급 전원(VDD)과 연결되고, 게이트 단이 상기 제 3 및 제 4 피모스 트랜지스터(P3, P4)의 게이트 단과 연결되며, 드레인 단이 상기 제 5 피모스 트랜지스터(P5)의 드레인 단과 연결된다.
상기 제 5 엔모스 트랜지스터(N5)는 다이오드 형태로 상기 제 5 및 제 6 피모스 트랜지스터(P5, P6)의 드레인 단과 접지 전압(VSS) 사이에 연결된다. 이때, 제 5 엔모스 트랜지스터(N5)에 흐르는 전류를 기준 전류(IOUT)로 출력할 수 있다. 한편, 제 5 엔모스 트랜지스터(N5)의 드레인(게이트) 전압을 기준 전압(VOUT)으로 출력함으로써 본 발명은 기준 전압원으로도 사용할 수 있다.
상기 합성부(300)는 제 5 피모스 트랜지스터(P5)가 제 1 전류(IP)를 미러링하고, 제 6 피모스 트랜지스터(P6)가 제 2 전류(IC)를 미러링하여 이를 합성함으로써 기준 전류(IOUT)를 생성한다. 도시되지는 않았으나, 피모스 트랜지스터 대신 엔모스 트랜지스터를 이용하여 전류를 미러링함으로써 기준 전류(IOUT)를 생성할 수 있다.
본 발명의 실시예에 따른 기준 전류원은 온도 비례 전류 생성부(100) 및 온도 반비례 전류 생성부(200) 각각의 바이어스 포인트를 잡아주는 제 1 및 제 2 시동부(400, 500)를 더 포함할 수 있다.
만약 초기에 상기 온도 비례 전류 생성부(100) 및 온도 반비례 전류 생성부(200)에 바이어스 전압을 인가해주지 않으면, 각 전류 생성부가 디제너레이트 바이어스 포인트(degenerate bias point)에 빠져 전류를 구동하지 못하는 경우가 발생할 수 있다. 여기서 디제너레이트 바이어스 포인트(degenerate bias point)란 전원 인가 시에 모든 트랜지스터들이 전류를 흘리지 않는 상태를 말한다. 디제너레이트 바이어스 포인트에 대한 자세한 내용 및 그 해결방법에 대해서는 McGraw-Hill에서 출판된 Behzad Razavi의 'Design of Analog CMOS Intergrated Circuit'의 11장에 상세하게 개시되어 있다.
본 발명의 일 실시예에 따른 제 1 시동부(400)는 구체적으로 제 7 및 제 8 피모스 트랜지스터(P7, P8), 제 6 및 제 7 엔모스 트랜지스터(N6, N7) 및 제 1 커패시터를 포함할 수 있다.
제 7 피모스 트랜지스터(P7)는 다이오드 형태로 소오스 단이 공급 전원(VDD)에 연결된다.
제 8 피모스 트랜지스터(P8) 및 제 6 엔모스 트랜지스터(N6)는 일렬로 상기 제 7 피모스 트랜지스터(P7)의 드레인 단 및 접지 전원(VSS)에 연결된다. 상기 제 8 피모스 트랜지스터(P8) 및 제 6 엔모스 트랜지스터(N6)의 게이트 단은 상호 연결되어 온도 비례 전류 생성부(100)의 제 1 및 제 2 엔모스 트랜지스터(N1, N2)의 게이트 단과 연결된다.
제 7 엔모스 트랜지스터(N7)는 상기 제 8 피모스 트랜지스터(P8) 및 제 6 엔모스 트랜지스터(N6)가 연결된 노드가 게이트 단과 연결되고, 접지 전원(VSS)이 소오스 단과 연결되며 드레인 단이 온도 비례 전류 생성부(100)의 제 1 및 제 2 피모스 트랜지스터(P1, P2)의 게이트 단과 연결된다.
제 1 커패시터(CAP1)는 상기 제 7 엔모스 트랜지스터(N7)의 게이트 단에 연결된다.
제 1 시동부(400)는 동작 초기에 상기 제 1 커패시터(CAP1)에 충전된 전하들을 통하여 상기 제 1 및 제 2 피모스 트랜지스터(P1, P2)와 제 1 및 제 2 엔모스 트랜지스터(N1, N2)의 게이트 단에 바이어스 포인트를 맞춰준다.
본 발명의 일 실시예에 따른 제 2 시동부(500)는 구체적으로 제 9 및 제 10 피모스 트랜지스터(P9, P10), 제 8 및 제 9 엔모스 트랜지스터(N8, N9) 및 제 2 커패시터를 포함할 수 있다.
제 9 피모스 트랜지스터(P9)는 다이오드 형태로 소오스 단이 공급 전원(VDD)에 연결된다.
제 10 피모스 트랜지스터(P10) 및 제 8 엔모스 트랜지스터(N8)는 일렬로 상기 제 9 피모스 트랜지스터(P9)의 드레인 단 및 접지 전원(VSS)에 연결된다. 상기 제 10 피모스 트랜지스터(P10) 및 제 8 엔모스 트랜지스터(N8)의 게이트 단은 상호 연결되어 온도 반비례 전류 생성부(200)의 제 3 및 제 4 엔모스 트랜지스터(N3, N4)의 게이트 단과 연결된다.
제 9 엔모스 트랜지스터(N9)는 상기 제 10 피모스 트랜지스터(P10) 및 제 8 엔모스 트랜지스터(N8)가 연결된 노드가 게이트 단과 연결되고, 접지 전원(VSS)이 소오스 단과 연결되며 드레인 단이 온도 반비례 전류 생성부(200)의 제 3 및 제 3 피모스 트랜지스터(P3, P4)의 게이트 단과 연결된다.
제 2 커패시터(CAP2)는 상기 제 9 엔모스 트랜지스터(N9)의 게이트 단에 연결된다.
제 2 시동부(500)는 동작 초기에 상기 제 2 커패시터(CAP2)에 충전된 전하들을 통하여 상기 제 3 및 제 4 피모스 트랜지스터(P3, P4)와 제 3 및 제 4 엔모스 트랜지스터(N3, N4)의 게이트 단에 바이어스 포인트를 맞춰준다.
도 3은 도 2의 본 발명의 일 실시예에 따른 기준 전류원의 동작 특성을 나타낸 그래프이다.
그래프(A)는 온도 비례 전류 생성부(100)의 동작 특성을 나타낸다.
노멀 동작 시 온도에 비례하여 상승하는 제 1 전류(IP)를 생성하고 있다. 공정 특성 등에 변화가 생겼을 경우 해당 그래프가 상승하는 특성을 갖는다.
그래프(B)는 온도 반비례 전류 생성부(200)의 동작 특성을 나타낸다.
노멀 동작 시 온도에 반비례하여 상승하는 제 2 전류(IC)를 생성하고 있다. 공정 특성 등에 변화가 생겼을 경우, 온도 반비례 전류 생성부(200)는 상기 온도 반비례 전류 생성부(100)와 동일한 소자 및 연결 구조를 갖기 때문에, (A)그래프에서의 변화 특성과 동일하게 해당 그래프가 상승하는 특성을 갖는다.
그래프(C)는 합성부(300)의 동작 특성을 나타낸다.
노멀 동작 시 온도에 무관하게 일정한 기준 전류(IOUT)를 생성하고 있다. 공정 특성 등에 변화가 생겼을 경우에도, 상기 제 1 전류(IP) 및 상기 제 2 전류(IC)가 동일한 특성으로 변화하였기 때문에, 소정 크기 상승하였지만 온도에 무관하게 일정한 기준 전류(IOUT)를 생성하게 된다.
즉, 본 발명의 실시예에 따른 기준 전류원은, 대칭적 구조를 갖는 온도 비례 전류 생성부와 온도 반비례 전류 생성부를 갖기 때문에, 공정 기타 특성 변화에도 온도 보상 특성을 유지할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 온도 비례 전류 제공부 200 : 온도 반비례 전류 제공부
300 : 합산부 400 : 제 1 시동부
500 : 제 2 시동부

Claims (11)

  1. 온도에 비례하여 증가하는 제 1 전류를 생성하는 온도 비례 전류 생성부;
    온도에 반비례하여 증가하는 제 2 전류를 생성하는 온도 반비례 전류 생성부; 및
    미러링한 상기 제 1 전류 및 상기 제 2 전류를 합하여 기준전류를 생성하는 합성부를 포함하고,
    상기 온도 비례 및 온도 반비례 전류 생성부는 각각 복수개의 소자를 포함하고, 각각의 상기 복수개의 소자의 연결관계가 서로 동일한 기준 전류원.
  2. 제 1 항에 있어서,
    상기 온도 비례 전류 생성부는,
    복수의 씨모스 트랜지스터를 포함하고,
    상기 씨모스 트랜지스터가 확산(diffusion) 전류를 공급하는 영역에서 동작하도록 설정된 기준 전류원.
  3. 제 1 항에 있어서,
    상기 온도 반비례 전류 생성부는,
    복수의 씨모스 트랜지스터를 포함하고,
    상기 씨모스 트랜지스터가 드리프트(drift) 전류를 공급하는 영역에서 동작하도록 설정된 기준 전류원.
  4. 제 2 항에 있어서,
    상기 온도 비례 전류 생성부는,
    상기 씨모스 트랜지스터의 바이어스 포인트를 잡아주는 제 1 시동부를 더 포함하는 기준 전류원.
  5. 제 3 항에 있어서,
    상기 온도 반비례 전류 생성부는,
    상기 씨모스 트랜지스터의 바이어스 포인트를 잡아주는 제 2 시동부를 더 포함하는 기준 전류원.
  6. 제 1 항에 있어서,
    상기 온도 비례 전류 생성부는,
    소오스 단이 공급 전원과 연결되는 제 1 피모스 트랜지스터;
    소오스 단이 상기 공급 전원과 연결되고, 상기 제 1 피모스 트랜지스터와 공유하는 게이트 단이 드레인 단과 연결되는 제 2 피모스 트랜지스터;
    접지 전원과 일단이 연결되는 제 1 저항;
    소오스 단이 상기 제 1 저항의 타단과 연결되고, 드레인 단이 상기 제 2 피모스 트랜지스터의 상기 드레인 단과 연결되는 제 2 엔모스 트랜지스터; 및
    소오스 단이 상기 접지 전원과 연결되고, 상기 제 2 엔모스 트랜지스터와 공유하는 게이트 단이 드레인 단과 연결되는 제 1 엔모스 트랜지스터를 포함하는 기준 전류원.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 피모스 트랜지스터와 상기 제 1 및 제 2 엔모스 트랜지스터는 확산(diffusion) 전류를 공급하는 영역에서 동작하도록 설정된 기준 전류원.
  8. 제 7 항에 있어서,
    상기 온도 반비례 전류 생성부는,
    소오스 단이 공급 전원과 연결되는 제 4 피모스 트랜지스터;
    소오스 단이 상기 공급 전원과 연결되고, 상기 제 4 피모스 트랜지스터와 공유하는 게이트 단이 드레인 단과 연결되는 제 3 피모스 트랜지스터;
    접지 전원과 일단이 연결되는 제 2 저항;
    소오스 단이 상기 제 2 저항의 타단과 연결되고, 드레인 단이 상기 제 3 피모스 트랜지스터의 상기 드레인 단과 연결되는 제 3 엔모스 트랜지스터; 및
    소오스 단이 상기 접지 전원과 연결되고, 상기 제 3 엔모스 트랜지스터와 공유하는 게이트 단이 드레인 단과 연결되는 제 4 엔모스 트랜지스터를 포함하는 기준 전류원.
  9. 제 8 항에 있어서,
    상기 제 3 및 제 4 피모스 트랜지스터와 상기 제 3 및 제 4 엔모스 트랜지스터는 드리프트(drift) 전류를 공급하는 영역에서 동작하도록 설정된 기준 전류원.
  10. 제 9 항에 있어서,
    상기 합성부는,
    소오스 단이 상기 공급 전원과 연결되고, 게이트 단이 상기 제 1 및 제 2 피모스 트랜지스터의 게이트 단과 연결되는 제 5 피모스 트랜지스터; 및
    소오스 단이 상기 공급 전원과 연결되고, 게이트 단이 상기 제 3 및 제 4 피모스 트랜지스터의 게이트 단과 연결되며, 드레인 단이 상기 제 5 피모스 트랜지스터의 드레인과 연결되는 제 6 피모스 트랜지스터를 포함하는 기준 전류원.
  11. 제 10항에 있어서,
    상기 제 5 및 제 6 피모스 트랜지스터의 드레인 단이 연결되는 노드와 상기 접지 전원 사이에 상기 기준 전류가 흐르는 기준 전류원.
KR1020120089555A 2012-08-16 2012-08-16 기준 전류원 KR101919555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120089555A KR101919555B1 (ko) 2012-08-16 2012-08-16 기준 전류원

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089555A KR101919555B1 (ko) 2012-08-16 2012-08-16 기준 전류원

Publications (2)

Publication Number Publication Date
KR20140023560A KR20140023560A (ko) 2014-02-27
KR101919555B1 true KR101919555B1 (ko) 2019-02-08

Family

ID=50268919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089555A KR101919555B1 (ko) 2012-08-16 2012-08-16 기준 전류원

Country Status (1)

Country Link
KR (1) KR101919555B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415545B1 (ko) 1998-12-30 2004-05-14 주식회사 하이닉스반도체 기준전류생성회로
KR100825956B1 (ko) 2006-11-07 2008-04-28 한양대학교 산학협력단 기준전압 발생기
JP2010231774A (ja) 2009-03-02 2010-10-14 Semiconductor Technology Academic Research Center 基準電流源回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415545B1 (ko) 1998-12-30 2004-05-14 주식회사 하이닉스반도체 기준전류생성회로
KR100825956B1 (ko) 2006-11-07 2008-04-28 한양대학교 산학협력단 기준전압 발생기
JP2010231774A (ja) 2009-03-02 2010-10-14 Semiconductor Technology Academic Research Center 基準電流源回路

Also Published As

Publication number Publication date
KR20140023560A (ko) 2014-02-27

Similar Documents

Publication Publication Date Title
US7746149B2 (en) Voltage level shift circuit and semiconductor integrated circuit
US7852142B2 (en) Reference voltage generating circuit for use of integrated circuit
US9122290B2 (en) Bandgap reference circuit
JP2008108009A (ja) 基準電圧発生回路
JP2007524944A (ja) Ｃｍｏｓ定電圧発生器
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
US10191504B2 (en) Leakage current compensation circuit and semiconductor device
JP2011150526A (ja) 基準電圧発生回路及びそれを用いた集積回路
US9466986B2 (en) Current generation circuit
US7893728B2 (en) Voltage-current converter and voltage controlled oscillator
JP2004086750A (ja) バンドギャップ回路
KR20160134228A (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
JP2007287095A (ja) 基準電圧発生回路
JP6045148B2 (ja) 基準電流発生回路および基準電圧発生回路
KR101919555B1 (ko) 기준 전류원
JP5699515B2 (ja) 基準電圧発生回路
KR100825956B1 (ko) 기준전압 발생기
JP5801333B2 (ja) 電源回路
JP6672067B2 (ja) 安定化電源回路
US7474152B2 (en) Operational amplifier circuit
TW202046045A (zh) 基準電壓產生電路
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
US10530246B2 (en) Charge pump circuit and method for operating a charge pump circuit
JP2010219486A (ja) 中間電位発生回路
TWI395087B (zh) 與製程－電壓－溫度（ｐｖｔ）無關的電流控制振盪器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant