JP2007524944A - Cmos定電圧発生器 - Google Patents
Cmos定電圧発生器 Download PDFInfo
- Publication number
- JP2007524944A JP2007524944A JP2006551142A JP2006551142A JP2007524944A JP 2007524944 A JP2007524944 A JP 2007524944A JP 2006551142 A JP2006551142 A JP 2006551142A JP 2006551142 A JP2006551142 A JP 2006551142A JP 2007524944 A JP2007524944 A JP 2007524944A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- voltage generator
- generator circuit
- constant voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
Abstract
Description
本発明の1つの側面として、電圧調整器の出力精度を向上させることがある。
本発明の1つの側面として、負の温度係数を有するダイオード結合されたトランジスタをトランジスタ・スタックにおいて用い有効抵抗を低下させることがある。
本発明の1つの側面として、ソース縮退抵抗が受動又は能動抵抗でありうることがある。
本発明の1つの側面として、電圧発生器を別個の回路デバイス(すなわち、電圧基準、調整器など)の中に組み入れる又は他の回路素子の中に組み入れることが可能である。
本発明の更なる側面は、明細書の以下の記載において説明されるが、この明細書における詳細な記載は、どのような限定も行うことなく本発明の好適実施例を完全に開示することを目的とする。
ここで例示の目的を有する図面を参照すると、本発明は、図2から図4までに概略が示されている装置において具現化されている。この本発明の装置は、この出願において開示されている基本的な概念から離れることなく、様々な応用例に用いることができる。本発明は、新しいタイプのCMOS電圧基準(Vref)発生器であって、従来型のCMOS電圧基準発生器と比較して優れた補償性能を達成する。優れた補償性能とは、電源電圧(Vdd)及び温度の変動に対する感度が押さえられているという意味である。本発明による装置及び方法は、別々の複数の回路素子(電圧基準、調整器など)の中で実現することが可能であるし、あるいは、好ましくはCMOSプロセスを用いて製造される他の回路素子(A/Dコンバータ、マイクロコントローラ、コンパレータ回路など)の中に一体化することも可能である。
Claims (38)
- 定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段と前記補償段と前記出力段との両方との間に第1のカレントミラー関係を確立する手段と、
前記補償段と前記出力段との間に第2のカレントミラー関係を確立する手段と、
能動抵抗デバイスと、
を備えており、前記能動抵抗デバイスは、前記第2のカレントミラー関係を確立する手段からのバイアス信号に応答して変動する抵抗値を有し、
前記能動抵抗デバイスの変調により、前記出力段からの一定の基準電圧が安定化されることを特徴とする定電圧発生器回路。 - 請求項1記載の定電圧発生器回路において、前記段は、それぞれが、少なくとも1つのトランジスタか、トランジスタのスタックか、少なくとも1つのトランジスタと少なくとも1つの能動又は受動抵抗との組合せか、と備えていることを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、前記補償段か前記出力段か前記補償段と前記出力段との両方かに、ソース縮退抵抗を更に備えていることを特徴とする定電圧発生器回路。
- 請求項3記載の定電圧発生器回路において、前記ソース縮退抵抗は正の温度係数を有することを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、
前記出力段においてダイオード接続されたトランジスタを更に備えており、
前記ダイオード接続されたトランジスタは負の温度係数を有し出力電圧の温度補償を提供することを特徴とする定電圧発生器回路。 - 請求項1記載の定電圧発生器回路において、CMOSプロセス技術に従って製造された少なくとも1つのPMOSトランジスタか、少なくとも1つのNMOSトランジスタか、少なくとも1つのPMOSトランジスタと少なくとも1つのNMOSトランジスタとの組合せかを備えていることを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、前記第1のカレントミラー関係を確立する手段は、前記補償及び出力段のそれぞれにおけるトランジスタをバイアスするように構成された自己バイアス・トランジスタを前記入力段に備えていることを特徴とする定電圧発生器回路。
- 請求項7記載の定電圧発生器回路において、前記入力段は、ドレイン供給電圧とソース供給電圧との間に結合されており負荷抵抗かトランジスタ抵抗かトランジスタ・ロジックかと直列の自己バイアスされたトランジスタを備えていることを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、前記第1のカレントミラー関係を確立する手段は、前記入力段における少なくとも1つのNMOSトランジスタと前記補償段における少なくとも1つのNMOSトランジスタと前記出力段における少なくとも1つのNMOSトランジスタとの間の相互接続を備えていることを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、前記第2のカレントミラー関係を確立する手段は、前記出力段におけるトランジスタをバイアスするように構成された自己バイアス・トランジスタを前記補償段に備えていることを特徴とする定電圧発生器回路。
- 請求項1記載の定電圧発生器回路において、前記第2のカレントミラー関係を確立する手段は、前記補償段における少なくとも1つのPMOSトランジスタと前記出力段における少なくとも1つのPMOSトランジスタとの間の相互接続を備えていることを特徴とする定電圧発生器回路。
- 定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段に配置され自己バイアス信号を受け取るように構成された第1の能動デバイスと、
前記補償段に配置され前記第1の能動デバイスから前記自己バイアス信号を受け取り前記補償段の第1のレベルのカレントミラー動作を確立するように構成された第2の能動デバイスと、
前記出力段に配置され、前記第1のレベルのカレントミラー動作に従って前記第1の能動デバイスから前記自己バイアス信号を受け取るように構成された第3の能動デバイスと、
前記補償段に配置され自己バイアス信号を受け取るように構成された第4の能動デバイスと、
前記出力段に配置され前記第4の能動デバイスから前記自己バイアス信号を受け取り前記補償段の第2のレベルのカレントミラー動作を確立するように構成された第5の能動デバイスと、
前記出力段にあり前記第3の能動デバイスと前記第5の能動デバイスとの間に結合された電圧発生器出力接続と、
前記出力段に配置され、前記第4の能動デバイスから前記自己バイアス信号を受け取るように構成されており、前記自己バイアス信号に応答して変動し前記電圧発生器出力接続における出力電圧を安定化する抵抗値を有する第6の能動デバイスと、
を備えていることを特徴とする定電圧発生器回路。 - 請求項12記載の定電圧発生器回路において、
前記入力段と補償段と出力段とは、ソース供給電圧側とドレイン供給電圧側とを有し、
前記第1のレベルのカレントミラー動作は前記各段の前記ソース供給電圧側において確立され、
前記第2のレベルのカレントミラー動作は前記各段の前記ドレイン供給電圧側において確立され、
この定電圧発生器回路は、CMOSプロセス技術に従って製造された少なくとも1つのPMOSトランジスタと少なくとも1つのNMOSトランジスタとを備え、
前記PMOS及びNMOSトランジスタは、前記トランジスタのサイズ、幾何学的配置又はサイズ及び幾何学的配置の両方を制御することにより構成される抵抗特性を有することを特徴とする定電圧発生器回路。 - 請求項13記載の定電圧発生器回路において、前記トランジスタのサイズは、この回路の中の電気ヒューズを開回路化又はブローしてトランジスタのサイズを選択するか、1又は複数のマスク・ステップにおいてサイズを選択するか、その両方を行うかにより変更されることを特徴とする定電圧発生器回路。
- 請求項12記載の定電圧発生器回路において、
前記補償段と前記出力段とはソースとドレインとを有し、
この定電圧発生器回路は、更に、前記出力段と前記補償段との前記ソース若しくは前記ドレインと直列であるか、又は、前記出力段と前記補償段との前記ソースと前記ドレインとの両方と直列である能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。 - 請求項12記載の定電圧発生器回路において、
前記出力段にトランジスタ・スタックを更に備えており、
前記トランジスタ・スタックは、更に、前記スタックにおけるトランジスタの有効抵抗値を低下させるダイオード結合されたトランジスタを少なくとも1つ備えていることを特徴とする定電圧発生器回路。 - 複数の段を有する回路において一定の基準電圧を発生する方法であって、
入力段と少なくとも1つの後続の段との間に第1のカレントミラーを形成するステップと、
補償段と出力段との間に第2のカレントミラーを形成するステップと、
を含み、前記第2のカレントミラーをバイアスすることにより、前記出力段における少なくとも1つの能動デバイスを駆動して基準電圧出力を変調することを特徴とする方法。 - 請求項17記載の方法において、前記入力段に結合された段に縮退抵抗デバイスを追加することによって前記電圧基準出力を安定化するステップを更に含むことを特徴とする方法。
- 請求項18記載の方法において、前記縮退抵抗デバイスは、受動抵抗、能動抵抗、又は能動及び受動抵抗の組合せを含むことを特徴とする方法。
- 請求項17記載の方法において、ダイオード結合されたトランジスタを用いて前記出力段を構成することにより前記電圧基準出力を安定化するステップを更に含むことを特徴とする方法。
- 定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段と前記補償段との間のカレントミラーと、
前記入力段にあり前記第1のカレントミラーを駆動することにより前記入力段と前記補償段との間で電流が反射されるように構成された自己バイアス回路と、
前記出力段におけるドレイン側トランジスタと、
前記出力段におけるソース側トランジスタと、
を備えており、前記補償段は、前記出力段と直接に、又は、別の能動段を介して間接的に前記出力段と結合され、前記カレントミラーを流れる電流に応答して前記ドレイン側トランジスタへのバイアス電圧を発生するように構成されており、
前記ドレイン側トランジスタと前記ソース側トランジスタとの組合せを流れる一定の電流が一定の基準電圧出力を発生することを特徴とする定電圧発生器回路。 - 請求項21記載の定電圧発生器回路において、CMOSプロセス技術に従って製造された少なくとも1つのPMOSトランジスタ、少なくとも1つのNMOSトランジスタ、又は、少なくとも1つのPMOSトランジスタ及び少なくとも1つのNMOSトランジスタを備えていることを特徴とする定電圧発生器回路。
- 請求項22記載の定電圧発生器回路において、前記補償段の前記カレントミラーは、前記出力段とのソース側ミラー動作とドレイン側ミラー動作とを含むことを特徴とする定電圧発生器回路。
- 請求項23記載の定電圧発生器回路において、
前記ドレイン側ミラー動作は、ゲート結合されたPMOSトランジスタを用いて実行され、
前記ソース側ミラー動作は、ゲート結合されたNMOSトランジスタを用いて実行されることを特徴とする定電圧発生器回路。 - 請求項21記載の定電圧発生器回路において、
前記出力段への前記補償段の間接的な結合は、前記補償段によってバイアスされ能動又は受動縮退抵抗を有する少なくとも1つの能動デバイスによって提供され、
前記少なくとも1つの能動デバイスは、バイアス電圧を発生するように構成されていることを特徴とする定電圧発生器回路。 - 請求項21記載の定電圧発生器回路において、
前記補償及び出力段は、ソース側とドレイン側とを有しており、
この定電圧発生器回路は、更に、前記出力段と前記補償段との前記ソース側、前記ドレイン側、又は、前記ソース及びドレイン側の両方と直列である少なくとも1つの能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。 - 請求項26記載の定電圧発生器回路において、前記ソース縮退抵抗は正の温度係数を用いて構成されていることを特徴とする定電圧発生器回路。
- 請求項26記載の定電圧発生器回路において、ドレイン側の縮退抵抗により、前記出力段における前記ドレイン側トランジスタは前記補償段におけるノードにより前記基準電圧出力を超える電圧にバイアスされることが可能になることを特徴とする定電圧発生器回路。
- 請求項26記載の定電圧発生器回路において、前記縮退抵抗は、前記基準電圧出力によりバイアスされ温度補償を提供する能動縮退抵抗を備えていることを特徴とする定電圧発生器回路。
- 請求項21記載の定電圧発生器回路において、
前記出力段にトランジスタ・スタックを更に備えており、
前記トランジスタ・スタックは、更に、前記スタックにおけるトランジスタの有効抵抗値を低下させるダイオード結合されたトランジスタを少なくとも1つ備えていることを特徴とする定電圧発生器回路。 - 請求項21記載の定電圧発生器回路において、
CMOSプロセス技術に従って製造された少なくとも1つのPMOSトランジスタと少なくとも1つのNMOSトランジスタとを備え、
前記PMOS及びNMOSトランジスタは、前記トランジスタのサイズ、幾何学的配置又はサイズ及び幾何学的配置の両方を制御することにより構成される抵抗特性を有することを特徴とする定電圧発生器回路。 - 請求項31記載の定電圧発生器回路において、前記トランジスタのサイズは、この回路の中の電気ヒューズを開回路化又はブローしてトランジスタのサイズを選択するか、1又は複数のマスク・ステップにおいてサイズを選択するか、その両方を行うかにより変更されることを特徴とする定電圧発生器回路。
- 定電圧発生器回路であって、
ゲートを有する自己バイアスNMOSトランジスタと電源電圧を与えるようにプルアップされる負荷抵抗とを有する入力段と、
第1のカレントミラーが確立されており、前記入力段の前記NMOSトランジスタのゲートに結合されたゲートを有するNMOSトランジスタを有する補償段と、
前記入力段の前記自己バイアスNMOSトランジスタのゲートに結合されたゲートを有するNMOSトランジスタを用いて構成された少なくとも1つの出力段と、
前記補償段の自己バイアスPMOSトランジスタと前記出力段のPMOSトランジスタとの間に確立された第2のカレントミラーと、
を備え、前記少なくとも1つのNMOSトランジスタは、前記第2のカレントミラーの前記PMOSトランジスタに応答して変動する抵抗値を有する能動抵抗として構成されており、更に、この定電圧発生器回路は、
前記出力段にあり、前記第1のカレントミラーのPMOSトランジスタと前記第2のカレントミラーのNMOSトランジスタとを結合する出力接続を備えていることを特徴とする定電圧発生器回路。 - 基準電圧出力を発生する出力段をバイアスする自己バイアス入力を入力段に有する定電圧発生器回路であって、
前記入力段とカレントミラー関係にある補償段を結合し、
前記補償段と前記出力段との間にカレントミラーを確立することを特徴とする定電圧発生器回路。 - 請求項34記載の定電圧発生器回路において、
前記入力、補償及び出力段は、ソース側とドレイン側とを有し、
この定電圧発生器回路は、更に、前記補償及び出力段のソース側、ドレイン側、又は、ソース及びドレイン側の組合せと直列に結合された能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。 - 請求項35記載の定電圧発生器回路において、前記縮退抵抗は、前記電圧基準出力信号によってバイアスされた能動抵抗を前記出力段に備えていることを特徴とする定電圧発生器回路。
- 請求項34記載の定電圧発生器回路において、負の温度係数を有し前記基準電圧出力を温度補償する少なくとも1つのダイオード接続されたトランジスタを前記出力段に更に備えていることを特徴とする定電圧発生器回路。
- 請求項34記載の定電圧発生器回路において、前記第1及び第2のカレントミラー関係は、対向する電源電圧極性に向かって確立されることを特徴とする定電圧発生器回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53905104P | 2004-01-23 | 2004-01-23 | |
PCT/US2005/000845 WO2005072493A2 (en) | 2004-01-23 | 2005-01-10 | Cmos constant voltage generator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007524944A true JP2007524944A (ja) | 2007-08-30 |
Family
ID=34826032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551142A Pending JP2007524944A (ja) | 2004-01-23 | 2005-01-10 | Cmos定電圧発生器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7301322B2 (ja) |
EP (1) | EP1803045A4 (ja) |
JP (1) | JP2007524944A (ja) |
KR (1) | KR20070052691A (ja) |
TW (1) | TW200532415A (ja) |
WO (1) | WO2005072493A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055438A (ja) * | 2007-08-28 | 2009-03-12 | Mitsubishi Electric Corp | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060132223A1 (en) * | 2004-12-22 | 2006-06-22 | Cherek Brian J | Temperature-stable voltage reference circuit |
JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
JP4524688B2 (ja) * | 2007-01-23 | 2010-08-18 | エルピーダメモリ株式会社 | 基準電圧発生回路及び半導体集積回路装置 |
KR100937039B1 (ko) * | 2007-11-12 | 2010-01-15 | 한국전자통신연구원 | 온도와 임계전압 변화에 대해 보상 가능한 바이어스 회로및 이를 이용한 증폭기 |
JP4670969B2 (ja) * | 2009-01-23 | 2011-04-13 | ソニー株式会社 | バイアス回路及びそれを備えたgm−Cフィルタ回路並びに半導体集積回路 |
US20110050198A1 (en) * | 2009-09-01 | 2011-03-03 | Zhiwei Dong | Low-power voltage regulator |
US8350418B2 (en) * | 2009-10-02 | 2013-01-08 | Skyworks Solutions, Inc. | Circuit and method for generating a reference voltage |
CN102055333B (zh) * | 2009-11-10 | 2013-07-31 | 意法半导体研发(深圳)有限公司 | 电压调节器结构 |
JP5552691B2 (ja) * | 2010-10-28 | 2014-07-16 | トランスフォーム・ジャパン株式会社 | レギュレータ回路 |
CN103163927B (zh) * | 2011-12-19 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 电压调整电路 |
US8687302B2 (en) * | 2012-02-07 | 2014-04-01 | Lsi Corporation | Reference voltage circuit for adaptive power supply |
US8710901B2 (en) | 2012-07-23 | 2014-04-29 | Lsi Corporation | Reference circuit with curvature correction using additional complementary to temperature component |
CN103592988B (zh) * | 2012-08-14 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 对基准电流的电压系数进行补偿的电路 |
US8830618B2 (en) | 2012-12-31 | 2014-09-09 | Lsi Corporation | Fly height control for hard disk drives |
JP6097582B2 (ja) * | 2013-02-01 | 2017-03-15 | ローム株式会社 | 定電圧源 |
JP6104784B2 (ja) * | 2013-12-05 | 2017-03-29 | 株式会社東芝 | 基準電圧生成回路 |
US10126773B2 (en) * | 2014-04-24 | 2018-11-13 | Infineon Technologies Ag | Circuit and method for providing a secondary reference voltage from an initial reference voltage |
JP6805049B2 (ja) * | 2017-03-31 | 2020-12-23 | エイブリック株式会社 | 基準電圧発生装置 |
CN114690824B (zh) * | 2020-12-25 | 2024-01-30 | 圣邦微电子(北京)股份有限公司 | 一种温度补偿电压调节器 |
TWI832227B (zh) * | 2021-04-28 | 2024-02-11 | 極創電子股份有限公司 | 具有溫度補償之參考電壓電路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212927A (ja) * | 1983-05-18 | 1984-12-01 | Mitsubishi Electric Corp | 定電圧発生回路 |
JPS6324407A (ja) * | 1986-07-17 | 1988-02-01 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPH04106606A (ja) * | 1990-08-27 | 1992-04-08 | Mitsubishi Electric Corp | 基準電圧源回路 |
JPH09179646A (ja) * | 1995-11-29 | 1997-07-11 | Samsung Electron Co Ltd | 半導体装置の定電圧発生回路 |
JPH11272345A (ja) * | 1998-03-25 | 1999-10-08 | Nec Corp | 基準電圧発生回路 |
US6433621B1 (en) * | 2001-04-09 | 2002-08-13 | National Semiconductor Corporation | Bias current source with high power supply rejection |
US6963188B2 (en) * | 2004-04-06 | 2005-11-08 | Atmel Corporation | On-chip power supply interface with load-independent current demand |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198701A (en) * | 1990-12-24 | 1993-03-30 | Davies Robert B | Current source with adjustable temperature variation |
JP3263334B2 (ja) * | 1997-03-25 | 2002-03-04 | 株式会社東芝 | 電流源回路 |
DE60220667D1 (de) * | 2002-08-06 | 2007-07-26 | Sgs Thomson Microelectronics | Stromquelle |
ITTO20020816A1 (it) * | 2002-09-19 | 2004-03-20 | Atmel Corp | Specchio di corrente a bassa tensione a dinamica rapida con |
US7098720B1 (en) * | 2002-11-08 | 2006-08-29 | National Semiconductor Corporation | High impedance thermal shutdown circuit |
-
2005
- 2005-01-10 US US11/033,454 patent/US7301322B2/en not_active Expired - Fee Related
- 2005-01-10 KR KR1020067012770A patent/KR20070052691A/ko not_active Application Discontinuation
- 2005-01-10 EP EP05711354A patent/EP1803045A4/en not_active Withdrawn
- 2005-01-10 WO PCT/US2005/000845 patent/WO2005072493A2/en not_active Application Discontinuation
- 2005-01-10 JP JP2006551142A patent/JP2007524944A/ja active Pending
- 2005-01-18 TW TW094101422A patent/TW200532415A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212927A (ja) * | 1983-05-18 | 1984-12-01 | Mitsubishi Electric Corp | 定電圧発生回路 |
JPS6324407A (ja) * | 1986-07-17 | 1988-02-01 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPH04106606A (ja) * | 1990-08-27 | 1992-04-08 | Mitsubishi Electric Corp | 基準電圧源回路 |
JPH09179646A (ja) * | 1995-11-29 | 1997-07-11 | Samsung Electron Co Ltd | 半導体装置の定電圧発生回路 |
JPH11272345A (ja) * | 1998-03-25 | 1999-10-08 | Nec Corp | 基準電圧発生回路 |
US6433621B1 (en) * | 2001-04-09 | 2002-08-13 | National Semiconductor Corporation | Bias current source with high power supply rejection |
US6963188B2 (en) * | 2004-04-06 | 2005-11-08 | Atmel Corporation | On-chip power supply interface with load-independent current demand |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055438A (ja) * | 2007-08-28 | 2009-03-12 | Mitsubishi Electric Corp | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 |
Also Published As
Publication number | Publication date |
---|---|
WO2005072493A3 (en) | 2007-05-18 |
TW200532415A (en) | 2005-10-01 |
US20050184797A1 (en) | 2005-08-25 |
KR20070052691A (ko) | 2007-05-22 |
EP1803045A4 (en) | 2009-09-02 |
EP1803045A2 (en) | 2007-07-04 |
WO2005072493A2 (en) | 2005-08-11 |
US7301322B2 (en) | 2007-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007524944A (ja) | Cmos定電圧発生器 | |
JP5097664B2 (ja) | 定電圧電源回路 | |
US7586371B2 (en) | Regulator circuit | |
US7609106B2 (en) | Constant current circuit | |
US7375504B2 (en) | Reference current generator | |
WO2010026674A1 (ja) | 基準電圧発生回路 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
KR20120003799A (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
KR102544302B1 (ko) | 밴드갭 레퍼런스 회로 | |
US6940338B2 (en) | Semiconductor integrated circuit | |
JP2006338434A (ja) | 基準電圧発生回路 | |
KR20190071590A (ko) | 전류 생성 회로 | |
US9874894B2 (en) | Temperature stable reference current | |
JP2023036873A (ja) | 定電流回路 | |
JP2005071172A (ja) | 基準電圧発生回路 | |
US7834609B2 (en) | Semiconductor device with compensation current | |
KR100825956B1 (ko) | 기준전압 발생기 | |
JP4658838B2 (ja) | 基準電位発生回路 | |
US7474152B2 (en) | Operational amplifier circuit | |
JP2006285337A (ja) | 基準電流発生回路 | |
JP2004310444A (ja) | 電圧発生回路 | |
KR101919555B1 (ko) | 기준 전류원 | |
US20070069806A1 (en) | Operational amplifier and band gap reference voltage generation circuit including the same | |
JP2009225282A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110907 |