KR20070052691A - 씨엠오에스 정전압 발전기 - Google Patents

씨엠오에스 정전압 발전기 Download PDF

Info

Publication number
KR20070052691A
KR20070052691A KR1020067012770A KR20067012770A KR20070052691A KR 20070052691 A KR20070052691 A KR 20070052691A KR 1020067012770 A KR1020067012770 A KR 1020067012770A KR 20067012770 A KR20067012770 A KR 20067012770A KR 20070052691 A KR20070052691 A KR 20070052691A
Authority
KR
South Korea
Prior art keywords
output
transistor
stage
compensation
input
Prior art date
Application number
KR1020067012770A
Other languages
English (en)
Inventor
명 찬 최
Original Assignee
제트모스 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제트모스 테크놀로지 인코포레이티드 filed Critical 제트모스 테크놀로지 인코포레이티드
Publication of KR20070052691A publication Critical patent/KR20070052691A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

CMOS 정전압 발전기 회로는 입력 및 출력 단계, 적어도 하나의 보상 단계를 가진다. 각각의 단계는 단일 트랜지스터 또는 그 이상의 전형적인 트랜지스터 스택을 포함한다. 커런트 미러링은 바람직하게 입력 단계 및 출력 단계 사이에서뿐만 아니라 입력 단계 및 보상단계에서 수행된다. 보상 단계는 또한 전압 조정을 증가하기 위해 출력 단계에 트랜지스터에 부가적인 바이어스를 제공한다. 선택적으로, 음 피드백 저항체(수동 또는 능동)는 보상 단계와 출력 단계에서의 소스 부분, 드레인 부분 또는 소스 부분 및 드레인 부분의 조합에 연결된다. 선택적으로, 부가적인 다이오드-연결 트랜지스터는 출력 단계의 트랜지스터 스택에서 통합된다. 회로는 온도 및 공급 전압에 대한 낮아진 민감도를 가진 정확한 전압 기준(Vref)을
제공한다.

Description

씨엠오에스 정전압 발전기{CMOS CONSTANT VOLTAGE GENERATOR}
본 발명은 집적 회로에 일반적으로 관련되며, 더 특히 정전압 발전기에 관련된다.
연방국의 지지를 후원받은 연구 또는 개발에 관한 성명서
적용할 수 없음
콤팩트 디스크에 제출된 소재의 인용문에 의한 통합
적용할 수 없음
저작권 보호에 종속된 소재의 통지
본 특허문서에서 소재 부분은 미국 및 다른 나라의 저작권법 하에서 저작권 보호에 종속된다. 그러나 모든 저작권이 다른 방법으로 유보했다 할지라도, 미국 특허 상표국에서 공중이 이용할 수 있는 파일 또는 기록으로 나타나 있기 때문에, 저작권자는 어떤 사람의 특허문서 또는 특허공개에 의한 복제 재생산에 이의가 없다. 37 C.F.R§1.14에 준하여 그 권리의 제한하지 않는 것을 포함하여, 저작권자는 본 특허문서가 비밀리에 유지되기 위해 어떤 권리를 이로써 유보하지 않을 것이 다.
정전압 발전기(Vref 발전기)는 전압기준, 입력 버퍼, 전압 조정기 회로 및 유사한 적용과 같은 많은, 집적 회로 디자인에서 상용된다. Vref 발전기를 위해서는 전형적으로 작동 전압, 환경 온도, 작동 온도 및 제조공정 변동에 관계없이 정 출력 전압의 제공을 가장 중요하게 요구한다. 이러한 목적을 위해 다이오드 또는 양극성 트렌지스터(P-N 접합 전위)의 사용에 의존하는 다양한 BGR(BandGap Reference)가 이용되었다. 그러나 최근 CMOS Vref 발전기는 간단한 디자인, 낮은 전력 소비 및 다수의 CMOS 회로 디자인 안에서 온-칩에 용이하게 통합될 수 있는 능력 때문에 주목을 받고 있다.
도 1은 단일 입력 및 출력 단계를 가진 전통적인 CMOS Vref 발전기를 도시한다. Vref 출력은 능동 회로 MN1 및 MN2를 가진 분압기를 형성하는 능동 저항체 MP1 및 R2와 조합하여 드롭(drop) R1으로부터 PMOS 장치 MP2를 통해 발생한다. 그러나 전통적인 CMOS Vref 발전기는 많은 중요한 적용에서 그 발전기를 사용함에 있어 부적당하게 하는 중요한 작동 전압 및 온도 변이를 나타낸다.
따라서, 공정 변동, 공급 전압 변화 및 온도 드래프트(drift)의 문제를 극복하는 것과 동시에, 간단한 CMOS 회로에서 정확한 전압 기준을 만드는 시스템 및 방법을 위한 요구가 존재한다. 이러한 요구 및 다른 것들은 본 발명에서 만족되며, 이는 이전에 개발된 전압발전기 시스템 및 방법의 결함을 극복한다.
본 발명에 따른 전압 기준 발전기는 장치의 입력과 출력 단계 사이의 적어도 한 보상 단계에서 커런트 미러 드라이버를 사용한다. 입력 단계는 입력 장치 또는 더 바람직하게는 적어도 하나의 능동 장치 및 로드를 포함하는 하나의 수동 또는 능동 저항체를 포함하는 많은 장치를 포함한다. 예를 들면, 입력 단계는 적어도 하나의 로드 저항체 또는 적어도 하나의 트랜지스터 로드 또는 트랜지스터 로직(즉, 드레인 및 소스 공급 전압이 연결된 조합)을 직렬로 가지는 자기-바이어스 트랜지스터를 포함할 것이다. 입력 단계의 부분은 출력 장치 또는 다수의 장치에 바이어스를 제공하는 보상 단계와 커런트 미러 관계를 설정한다. 본 발명의 실시예는 바람직하게 트랜지스터를 통해 더 넓은 Vdd 범위 이상으로 전류를 표준화하고 장치 온도 계수를 적당히 선택하여 선택적으로 온도 보상을 제공하기 위해 하나 또는 그 이상의 트랜지스터의 소스 또는 드레인 부분에 소스 음 피드백(degeneration) 저항체(즉, 수동 또는 능동)를 이용한다. 유효 저항값을 줄이기 위해 적층 요소들이 단계들에서 이용될 것이다. 게다가, 다이오드-연결 트랜지스터는 온도 보상을 증가시키기 위해, 더 바람직하게 출력 단계 등에 통합될 수 있다.
본 발명의 실시예는 정전압 발전기 회로를 설명하며: 회로는 (a) 입력 단계, 적어도 하나의 보상 단계 및 적어도 하나의 출력 단계를 가지는 전압 소스(즉, 커런트 미러 드라이버); (b) 입력 단계 및 보상 단계와 출력 단계 사이에 제1 커런트 미러 관계를 설정하기 위한 수단; (c) 보상 단계 및 출력 단계 사이에 제2 커런트 미러 관계, 또는 바이어스 관계를 설정하기 위한 수단; 및 (d) 출력 단계에서 정 기준 전압 출력을 보상하기 위해 제2 커런트 미러에서 바이어스 신호의 수신에 반응하여 저항이 변조되는 출력단계 내의 적어도 하나의 능동 저항 장치를 포함한다.
이 전압 기준 장치에서 각 단계는 바람직하게 적어도 하나의 트랜지스터 장치 또는 다수의 트랜지스터, 또는 트랜지스터와 능동 또는 수동 저항체의 조합을 포함한다. 전압 기준 회로는 또한 보상 단계 및/또는 출력단계 안에 하나 또는 그 이상의 소스 음 피드백 저항체를 통합시킬 것이다. 더 바람직한 실시예에서 소스 음 피드백 저항체는 회로 안에 부가적인 온도 보상을 제공하기 위해 양 온도 계수로 설정된다.
전압 기준 회로는 또한 출력 전압의 온도 보상을 돕기 위해 출력 단계에서 하나 또는 그 이상의 다이오드-연결 트랜지스터(NMOS 또는 PMOS)를 통합시킬 것이다. 다이오드-연결 트랜지스터는 더 바람직하게 음 온도 계수로 설정된다. 회로 안에서 제1 커런트 미러 관계를 설정하기 위한 수단은 바람직하게 입력 단계 안에 자기-바이어스 트랜지스터 및 보상 단계 및 출력 단계 각각에 트랜지스터를 바이어스 하기 위한 입력 단계에서 자기 바이어스 신호와의 결합을 포함한다.
제1 커런트 미러를 설정하기 위한 수단은 바람직하게 입력, 보상 및 출력 단계 안에서 NMOS 트랜지스터들 사이의 상호접속을 포함한다. 제2 커런트 미러 관계를 설정하기 위한 수단은 보상 단계 안에 자기-바이어스 트랜지스터 및 출력 단계에서 트랜지스터를 바이어스 하기 위한 보상 단계에서 자기-바이어스 신호와의 결합을 포함한다. 더구나, 제2 커런트 미러를 설정하기 위한 수단은 보상 및 출력 단계 안에서 PMOS 트랜지스터들 사이의 상호접속을 포함한다. 추가적인 보상 단계는 조정의 정확도를 더 증가시키기 위해 출력 단계에서 바이어스 능동 장치를 부가될 것이라는 것을 알게 될 것이다.
본 발명의 또 다른 실시예는 정전압 발전기 회로를 설명하며: 회로는 (a) 입력 단계, 적어도 하나의 보상 단계 및 적어도 하나의 출력 단계를 가지는 전압 소스; (b) 입력 단계 안의 적어도 하나의 제1 능동 장치는 자기-바이어스 신호를 수신하도록 설정되며; (c) 보상 단계 안의 적어도 하나의 제2 능동 장치는 보상 단계에서 커런트 미러링의 제1 단계를 설정하기 위해서 제1 능동 장치의 자기-바이어스 신호를 수신하도록 설정되며; (d) 출력 단계 안의 적어도 하나의 제3 능동 장치는 커런트 미러링의 제1 단계에 따른 제1 능동 장치의 자기-바이어스 신호를 수신하도록 설정되며; (e) 보상 단계 안의 적어도 하나의 제4 능동 장치는 자기-바이어스 신호를 수신하도록 설정되며; (f) 출력 단계 안의 적어도 하나의 제5 능동 장치는 커런트-미러링의 제2 단계를 설정하기 위해 제4 능동 장치에서의 자기-바이어스 신호를 수신하도록 설정되며; (g) 전압 발전기 출력 접속은 출력 단계 안에서 제3 능동 장치 및 제5 능동 장치 사이에 연결되어 있으며; 및 (h) 출력 단계 안의 적어도 하나의 제6 능동 장치는 제4 능동 장치에서의 자기-바이어스 신호를 수신하도록 그리고 전압 발전기 출력에서 전압 출력을 보상하기 위하여 바이어스 입력에 반응하여 변하는 저항을 가지도록 설정되는 것을 포함한다.
이 회로에서의 제1 커런트-미러는 바람직하게 각각의 회로 단계의 소스 공급 전압 부분에서 설정되며, 반면에 제2 커런트-미러는 각 회로 단계의 드레인 공급 전압 부분에서 설정된다. 회로/장치는 CMOS 공정 기술에 따라 가공된 PMOS 및 NMOS 트랜지스터를 포함한다. 입력 단계, 보상 단계 및 출력 단계에서의 트랜지스터의 저항 특성은 그 사이즈 또는 구조 또는 둘 다를 제어함으로써 설정된다. 한 실시예에서, 트랜지스터의 사이즈는 트랜지스터 사이즈를 선택하기 위해 회로 안에서 전기 퓨즈의 회로를 여는 것(즉, 퓨즈를 끊는 것)에 의해, 또는 하나 또는 그 이상의 마스크 단계 안에서 사이즈의 선택, 또는 둘 다에 의해 변화한다.
본 발명의 또 다른 실시예는 정 기준 전압을 발생시키는 방법을 기술하며; (a) 입력 트랜지스터 단계와 적어도 하나의 후속 트랜지스터 단계 사이에 제1 커런트 미러 관계를 형성하는 것; (b) 보상 단계 및 출력 단계 사이에 제2 커런트 미러 관계를 형성하는 것; 및 (c) 여기서 제2 커런트 미러 관계의 바이어스는 기준 전압 출력을 변조하기 위해 출력 단계에서 적어도 하나의 능동 장치를 구동하는 것을 포함한다. 방법은 입력 트랜지스터 단계에 연결된 트랜지스터 단계에서 음 피드백 저항(수동 또는 능동 저항체)을 부가함으로써 전압기준 출력 및/또는 출력 단계에서 다이오드-연결 트랜지스터의 사용을 안정화하는 것을 더 포함한다.
본 발명의 실시예는 현재 학설에서 벗어나지 않고 개별적으로 또는 어떤 원하는 조합으로 구현될 수 있는 많은 유익한 관점을 제공한다.
본 발명의 한 관점은 증가한 전압 조정기 출력 정확도를 제공하는 것이다.
본 발명의 다른 관점은 가공단계 변동, 온도의 변화, 작동 전압의 변화 및 그것들의 조합에 반응하여 상승하는 출력 전압 변동을 줄이는 것이다.
본 발명의 또 다른 관점은 유효 저항을 줄이기 위해 트랜지스터 스택 안에서, 음 온도계수를 가지는, 다이오드-연결 트랜지스터의 사용이다.
본 발명의 또 다른 관점은 전압 발전기 안에서 전압 보상을 향상시키기 위한 음 피드백 저항체의 사용이다.
본 발명의 또 다른 관점은 소스 음 피드백 저항체가 수동 또는 능동 저항체일 수 있다는 것이다.
본 발명의 또 다른 관점은 트랜지스터의 저항값이 전기 퓨즈의 절단 및/또는 마스크 단계의 사용에 의하는 것처럼 그들의 사이즈(넓이 및/또는 길이)를 변화시킴으로써 제어될 수 있다는 것이다.
본 발명의 또 다른 관점은 트랜지스터가 적층될 수 있고 게다가 유효 저항값을 줄이기 위해 동일한 입력을 가진다는 것이다.
본 발명의 또 다른 관점은 전압 발전기를 개별 회로 장치(즉, 전압 기준, 조정기 등) 또는 다른 회로 요소 안의 적분 회로 망과 통합시키는 능력이다.
본 발명의 한층 더한 관점은 향상된 전압 기준 특성은 일반적인 전통적 CMOS 가공 기술에 따라 가공될 수 있는 현재 회로에 의해 제공될 수 있다는 것이다.
본 발명의 한층 더한 관점은 다음의 명세서 부분에서 분명하게 될 것이며, 여기서 상세한 설명은 거기에 제한을 두지 않고 본 발명의 더 바람직한 실시예를 완전히 공개할 목적이다.
본 발명은 단지 설명적인 목적만을 위하여 다음의 도면에 참조로써 더 완전 히 이해될 수 있을 것이다:
도 1은 입력 및 출력 단계를 가지는 것을 도시하는, 전통적인 CMOS 전압 기준 발전기의 개략도이다.
도 2는 한 보상 단계로 그리고 소스 음 피드백 저항체의 사용을 도시하는, 본 발명의 한 실시예에 따른 CMOS 전압 기준 발전기의 개략도이다.
도 3은 한 보상 단계 및 음 피드백 저항체로써 이용되는 능동장치로 도시되는, 본 발명의 한 실시예에 따른 CMOS 전압 기준 발전기의 개략도이다.
도 4는 두 보상 단계로 도시된, 본 발명의 한 실시예에 따른 CMOS 전압 기준 발전기의 개략도이다.
설명적인 목적을 위해 도면에 대해 더 명확하게 언급하면서, 본 발명은 도 2 내지 도 4에서 일반적으로 설명된 장치로 구체화된다. 장치는 여기서 공개된 기본 개념에서 벗어나지 않고, 다양한 적용을 위해 개조될 수 있다는 것을 알게 될 것이다. 본 발명은 전통적인 CMOS Vref 발전기에 비하여 뛰어난 보상 수행(즉, 전압(Vdd) 및 온도 변이를 제공하기 위해 감소한 민감도)을 달성하게 하는 새로운 유형의 CMOS 전압 기준(Vref) 발전기이다. 본 발명의 장치 및 방법은 개별 회로 요소(즉, 전압 기준, 조정기 등) 안에서 구현될 수 있거나 다른 회로 요소 안에서 통합될 수 있고, 더 바람직하게 CMOS 공정(즉, A/D 변환기, 마이크로 제어 장치, 비교기(comparator) 회로 등등)을 사용하여 가공될 수 있다.
도 2는 출력 단계의 바이어스의 수단으로써 다중 커런트 미러 유형 드라이버로 설정된 전압소스를 이용하는 본 발명에 따른 CMOS Vref 발전기의 전형 실시예를 도시한다. 입력 단계는 바람직하게 전압 발전기의 하나 또는 그 이상의 다른 단계와 커런트 미러 관계를 설정하는 간단한 바이어스 회로를 포함한다. 더 복잡한 트랜지스터 스택 또는 다른 위상(topology)이 이용될 수 있더라도, 입력 단계는 수동 또는 능동 트랜지스터를 가진 능동 장치의 간단한 조합으로 구현될 수 있다는 것을 알게 될 것이다.
예로, 입력 단계는 트랜지스터 MN1와 저항체 R1의 조합을 포함하고 커런트 미러의 바이어스 회로를 형성한다. 트랜지스터 쌍들은 이 경우에 MN2 및 MN4를 포함하면서 MN1로 제1 커런트 미러 관계를 설정한다. 제2 커런트 미러 관계는 각각 보상 및 출력 단계에서 MP1과 MP2사이에서 바람직하게 설정된다. 선택적으로, 소스-음 피드백 저항체는 작동 전압(Vdd) 보상 특성을 향상시키기 위해 저항체 R2, R3 및 R4와 같은 것을 이용할 수 있다. 출력 단계에서 MD1 및 MD2와 같은, 다이오드-연결 트랜지스터는 NMOS 또는 PMOS 트랜지스터를 포함할 수 있다. 출력 단계에서 트랜지스터 MN3는 보상 단계에 의해 발생한 바이어스 전압에 의해 제어된 저항값을 가지는 능동 저항체를 포함하는 것으로 도시된다.
작동 동안, 증가하는 작동 전압에 반응하여 노드 A에서의 전압은 약 Vtn1에 도달하며, 이는 NMOS 트랜지스터 MN1의 임계전압이다. 트랜지스터 MN1 및 MN2가 커런트 미러를 형성하기 때문에, 만약 두 트랜지스터가 동일한 사이즈 및 구성을 가진다면, 각 전류 I1 및 I2는 동일한 것으로 예상된다. 작동 전압이 상승할 때, 전압이 두 구성요소 R1 및 MN1의 저항값에 의해 나누어지기 때문에, 노드 A에서의 전압은 상승한다. 노드 A 전압 증가에 반응하여, MN2는 전도(conduction)로 더 구동되고 MN2를 통해 전류를 증가시킨다. 게다가, MN2의 드레인 전압은 MP1 및 MN2의 저항비율에 의해 결정된다. 이 실시예에서 두 트랜지스터 MN1 및 MN2는 다른 특성으로 설정된다.
작동 전압-의존 특성을 향상시키기 위해, 소스-음 피드백 저항체라고 불리는, 저항체는 MN2의 소스에 부가되며, 이는 공급 전압 수준 Vdd에서의 변화에 반응하여 트랜지스터 MN2를 통해 흐르는 정전류를 유지하는 것을 돕는다. 전압이 R2에 걸리기 때문에, MN2의 게이트-소스 전압(VGS)은 MN1의 게이트-소스 전압보다 더 작다. Vdd가 증가할 때, 어떤 특정한 전압이 여전히 저항체에 걸리기 때문에, 만약 전압의 많은 부분이 MN2보다 저항체 R2에 걸리도록 저항이 충분히 크다면, MN2의 게이트-소스 전압(VGS) 및 드레인-소스 전압(VDS)은 회로 반응 특성을 안정화하도록 정확하게 유지될 수 있다. R2 부가의 또 다른 이점은 여전히 큰 전압이 R2에 걸리기 때문에 전압 값 Vtp에 의해 Vdd 이하의 전압에 가까운 PBIAS의 노드를 유지하는 것이다. 소스-음 피드백 저항체 R4는 음 피드백 저항체 R2에 의해 제공되는 것과 유사한 보상 이익을 제공한다.
노드 PBIAS의 전압은 Vtp1 값에 의해 Vdd보다 낮을 것으로 예상되며, 이는 PMOS 트랜지스터 MP1의 임계 전압이다. 트랜지스터 MP1, MN2 및 저항체 R2에 걸려 분할된 전압 때문에, 노드 PBIAS의 전압은 Vtp보다 약간 작게 된다. 저항체 R2는 노드 PBIAS가 R2가 없을 때보다 Vdd-Vtp에 더 가깝게 유지되게 돕는다. MP2의 소스에 소스-음 피드백 저항체를 부가함으로써, MP2를 통하는 전류는 작동 전압 범위 이상으로 더 일정하게 유지될 수 있다. Vdd 부분에서, 특히 커런트 미러 구조에서 PMOS 드라이버 트랜지스터의 소스에서, 소스 음 피드백 저항체의 사용은 본 발명에 많은 이익을 제공한다. 소스-음 피드백 저항체 R3의 부가는 유사한 이익을 제공한다.
다이오드-연결 트랜지스터는 온도 보상을 제공하기 위해서, Vref의 출력 전압 수준을 보상된 안정한 온도를 달성하기 위해 소스 부분에서 음 온도 계수 다이오드-연결 트랜지스터를 이용하는 것과 같은, 트랜지스터 스택 안에서 선택적으로 통합될 수 있다. 주어진 다이오드에 걸친 전압 강하는 온도 증가에 반응하여 감소할 것임을 알게 될 것이다. NMOS 및/또는 PMOS 트랜지스터는 스택 안에서 다이오드-연결 트랜지스터를 생성하기 위해 이용될 수 있다.
출력 스택에서 트랜지스터 MN3는 바람직하게 양 온도 계수로 설정된다. Vdd가 증가함에 따라, 노드 PBIAS의 전압은 그 선형 지역 안으로 트랜지스터 MN3를 바이어스 하기 위해 충분히 증가하며, 여기서 MN3는 증가한 온도에 의해 초래된 MN3의 증가한 저항값에 반응하여 Vref 출력을 유지하고 온도 보상을 제공하기 위해 선 형 능동 저항체처럼 작용한다.
트랜지스터 MN4는 보상 단계 안에서의 트랜지스터 MN2과 유사한 방법으로 입력 단계 커런트 미러에 연결된다. 음 피드백 저항체 R3(능동 또는 수동)은 Vdd를 위한 전류 특성을 향상시키고 장치의 작동 전류를 감소시키기 위해 저항체 R2와 유사한 방법으로 작동한다.
도 3은 도 2의 수동 소스 음 피드백 저항체 R3 및 R4를 능동 음 피드백 저항체 MPS 및 MNS로 대체하는 본 발명의 또 다른 실시예를 도시한다. 이러한 보완 작동 저항체는, 부가적인 전압 및 온도 보상을 제공하기 위해 출력 기준 전압 Vref에 의하는 것과 같이, 바람직하게 바이어스된다.
도 4는 본 발명의 다른 실시례를 도시하며, 이는 부가적인 보상 단계를 포함한다. 이 예는 단일 트랜지스터 MP3 및 능동 또는 수동 음 피드백 저항체 R5를 포함함으로써 추가 보상 단계를 도시한다. 부가적인 보상 단계는 회로의 전압 보상을 더 증가시킨다. 어떤 원하는 수의 보상 단계가 본 발명의 학설에 따라 이용될 수 있음을 알게 될 것이다.
많은 전형적 전압 발전기 실시례는 여기서 개략적으로 도시되며 설명된다. 그러나 본 발명은 전압 소스 안에서 출력 전압 제어를 제공하는 새로운 방법으로 여겨질 수 있음을 알게 될 것이다. 입력 단계, 적어도 하나의 보상 단계 및 출력 단계는 전압 소스 안에서 함께 연결된다. 각 단계는 적어도 하나의 능동 장치 또는 다수의 능동 장치 또는 수동이나 능동 저항체와 조합하는 능동 장치를 포함한 다. 제1 커런트 미러 관계는 입력 트랜지스터 단계와 적어도 하나의 후속 트랜지스터 단계 사이에 형성된다. 제2 커런트 미러 관계, 또는 바이어스 관계는 보상 단계와 출력 단계 사이에 설정된다. 이 방법에 따라, 제2 커런트 미러 관계의 바이어스는 기준 전압 출력을 안정화시키기 위해 출력 단계에서 적어도 하나의 능동 장치를 구동시킨다.
상기 설명이 많은 세부사항을 포함하고 있더라도, 이러한 것들은 본 발명의 더 바람직한 여러 실시예의 설명을 제공하기 위한 것이지 발명의 범위를 제한하는 것으로 해석되어서는 안 될 것이다. 그러므로 본 발명의 범위는 기술분야의 숙련자에게 자명한 것을 될 수 있는 다른 실시예를 충분히 포함한다는 것 및 본 발명의 범위는 결과적으로 단지 부가된 청구항에 의해서만 제한되지 않을 것임을 알게 될 것이며, 단수로 요소에 대한 참조는 "하나 및 단지 하나"로 명백하게 언급된 것이 아니라면 "하나 또는 그 이상"이라기보다 "하나 및 단지 하나"를 의미하는 것으로 의도되지 않을 것이다. 기술 분야에서 보통의 기술을 가진 자에게 알려진 상술한 더 바람직한 실시예의 요소들의 모든 구조적 및 기능적 동등물은 여기서 참조에 의해 확실히 통합될 것이며 본 청구항에 의해 포함되는 것으로 의도된다. 더구나, 장치 또는 방법을 위해 본 발명에 의해 해결되어야 할 각각 및 모든 문제를 언급하는 것, 즉 본 청구항에 의해 포함되어야 하는 것은 불필요하다. 게다가, 본 공개에서의 어떤 요소, 구성요소 또는 방법 단계는 요소, 구성요소 또는 방법 단계가 청구항에 명백하게 상술 되는지 상관없이 대중에 공개되지 않을 것이다. 만약 요소가 "위한 수단"이라는 어구를 사용하여 명백하게 상술 되지 않으면, 여기서 어떤 청구항 요소는 35 U.S.C. 112의 조항, 6번째 단락 하에서 해석되지 않을 것이다.

Claims (38)

  1. 입력 단계, 보상 단계 및 출력 단계를 가지는 전압 소스;
    상기 입력 단계 및 상기 보상 단계와 상기 출력 단계 사이의 제1 커런트 미러 관계를 설정하기 위한 수단;
    상기 보상 단계 및 상기 출력 단계 사이의 제2 커런트 미러 관계를 설정하기 위한 수단; 및
    제2 커런트 미러를 설정하기 위한 상기 수단에서 바이어스 신호에 반응하여 변하는 저항을 가지며; 상기 능동 저항 장치의 변조는 상기 출력 단계에서 정 기준 전압 출력을 안정화시키는 능동 저항 장치를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  2. 제1항에 있어서,
    상기 각각의 단계는 적어도 하나의 트랜지스터 또는 다수의 트랜지스터, 또는 적어도 하나의 트랜지스터 및 적어도 하나의 능동 또는 수동 저항체와의 조합을 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  3. 제1항에 있어서,
    상기 회로는 상기 보상 단계 또는 상기 출력 단계 또는 상기 보상 단계 및 상기 출력 단계 모두에 소스 음 피드백 저항체를 더 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  4. 제3항에 있어서,
    상기 소스 음 피드백 저항체는 양 온도 계수를 가지는 것을 특징으로 하는 정전압 발전기 회로.
  5. 제1항에 있어서,
    상기 회로는 상기 출력 단계에 다이오드-연결 트랜지스터를 더 포함하며,
    상기 다이오드-연결 트랜지스터는 출력 전압의 온도 보상을 제공하기 위해 음 온도 계수를 가지는 것을 특징으로 하는 정전압 발전기 회로.
  6. 제1항에 있어서,
    상기 정전압 발전기 회로는 CMOS 공정 기술에 따라 가공된 적어도 하나의 PMOS 또는 NMOS 트랜지스터 또는 적어도 하나의 PMOS와 적어도 하나의 NMOS의 조합을 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  7. 제1항에 있어서,
    상기 제1 커런트 미러 관계를 설정하기 위한 상기 수단은 각각 상기 보상 및 상기 출력 단계에서 트랜지스터를 바이어스 하도록 설정된 상기 입력 단계에 자기-바이어스 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  8. 제7항에 있어서,
    상기 입력 단계는 로드 저항체 또는 트랜지스터 로드 또는 트랜지스터 로직(이는 드레인 및 소스 공급 전압 사이에 연결되어 있다)을 직렬로 가지는 자기-바이어스 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  9. 제1항에 있어서,
    제1 커런트 미러를 설정하기 위한 상기 수단은 상기 입력 단계에서의 적어도 하나의 NMOS, 상기 보상 단계에서의 적어도 하나의 NMOS 트랜지스터 및 상기 출력 단계에서의 NMOS 트랜지스터 사이의 상호접속을 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  10. 제1항에 있어서,
    제2 커런트 미러 관계를 설정하기 위한 상기 수단은 상기 출력 단계에서 트랜지스터를 바이어스 하도록 설정된 상기 보상 단계에 자기-바이어스 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  11. 제1항에 있어서,
    제2 커런트 미러를 설정하기 위한 상기 수단은 상기 보상 단계에서의 적어도 하나의 PMOS 트랜지스터 및 상기 출력 단계에서의 PMOS 트랜지스터 사이의 상호접 속을 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  12. 입력 단계, 보상 단계 및 출력 단계를 가지는 전압 소스;
    상기 입력 단계에 위치하고 자기-바이어스 신호를 수신하도록 설정된 제1 능동 장치;
    상기 보상 단계에 위치하고 상기 보상 단계의 제1 수준의 커런트 미러링을 설정하기 위해서 상기 제1 능동 장치에서의 상기 자기-바이어스 신호를 수신하도록 설정된 제2 능동 장치;
    상기 출력 단계에 위치하고 상기 제1 수준의 커런트 미러링에 따라 상기 제1 능동 장치에서의 상기 자기-바이어스 신호를 수신하도록 설정된 제3 능동 장치;
    상기 보상 단계에 위치하고 자기-바이어스 신호를 수신하도록 설정된 제4 능동 장치;
    상기 출력 단계에 위치하고 제2 수준의 커런트-미러링을 설정하기 위해 상기 제4 능동 장치에서의 상기 자기-바이어스 신호를 수신하도록 설정된 제5 능동 장치;
    상기 출력 단계 안에서 상기 제3 능동장치 및 상기 제5 능동장치 사이에 연결된 전압 발전기 출력 접속; 및
    상기 출력 단계에 위치하고 상기 제4 능동 장치에서의 상기 자기-바이어스 신호를 수신하도록 그리고 상기 전압 발전기 출력 접속에서 출력 전압을 안정화시키기 위하여 자기 바이어스 신호에 반응하여 변하는 저항을 가지는 제6 능동 장치 를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  13. 제12항에 있어서,
    상기 입력 단계, 상기 보상 단계 및 상기 출력 단계는 소스 공급 전압 부분 및 드레인 공급 전압 부분을 가지며,
    상기 제1 수준의 커런트 미러링은 상기 단계들의 소스 공급 전압 부분에서 설정되고,
    상기 제2 수준의 커런트 미러링은 상기 단계들의 드레인 공급 전압 부분에서 설정되며,
    상기 정전압 발전기 회로는 CMOS 공정 기술에 따라 가공된 적어도 하나의 PMOS 및 적어도 하나의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  14. 제13항에 있어서,
    상기 트랜지스터의 사이즈는 트랜지스터 사이즈를 선택하기 위해 회로 안에서 전기 퓨즈의 회로를 여는 것, 퓨즈를 끊는 것에 의해, 또는 하나 또는 그 이상의 마스크 단계 안에서 사이즈의 선택, 또는 둘 다에 의해 변화하는 것을 특징으로 하는 정전압 발전기 회로.
  15. 제12항에 있어서,
    상기 보상 단계 및 상기 출력 단계는 소스 및 드레인을 가지며,
    상기 회로는 직렬로 상기 출력 단계 및 상기 보상 단계의 소스나 드레인 또는 소스 및 드레인을 가지는 능동 또는 수동 음 피드백 저항체를 더 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  16. 제12항에 있어서,
    상기 회로는 상기 출력 단계에 트랜지스터 스택을 더 포함하며,
    상기 트랜지스터 스택은 스택에서 트랜지스터의 유효 저항을 감소시키는 적어도 하나의 다이오드-연결 트랜지스터를 더 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  17. 입력 단계 및 적어도 하나의 후속 단계 사이에 제1 커런트 미러를 형성하는 것; 및
    보상 단계 및 출력 단계 사이에 제2 커런트 미러를 형성하는 것(바이어스 하는 상기 제2 커런트 미러는 기준 전압 출력을 변조시키기 위해서 상기 출력 단계에 적어도 하나의 능동 장치를 구동시킨다)을 포함하는 것을 특징으로 하는 복수의 단계를 가지는 회로에서 정 기준 전압을 생성하는 방법.
  18. 제17항에 있어서,
    상기 방법은 상기 입력 단계에 연결된 단계에 음 피드백 저항 장치를 부가함 으로써 전압 기준 출력을 안정화시키는 것을 더 포함하는 것을 특징으로 하는 복수의 단계를 가지는 회로에서 정 기준 전압을 생성하는 방법.
  19. 제18항에 있어서,
    상기 음 피드백 저항 장치는 수동 저항체, 능동 저항체 또는 능동 및 수동 저항체의 조합을 포함하는 것을 특징으로 하는 복수의 단계를 가지는 회로에서 정 기준 전압을 생성하는 방법.
  20. 제17항에 있어서,
    상기 방법은 다이오드-연결 트랜지스터로 상기 출력 단계를 설정시킴으로써 전압 기준 출력을 안정화시키는 것을 더 포함하는 것을 특징으로 하는 복수의 단계를 가지는 회로에서 정 기준 전압을 생성하는 방법.
  21. 입력 단계, 보상 단계 및 출력 단계를 가지는 전압 소스;
    상기 입력 단계 및 상기 보상 단계 사이의 커런트 미러;
    상기 제1 커런트 미러를 구동시키도록 설정된 상기 입력 단계에서의 자기-바이어스 회로(그것에 의한 전류는 상기 입력 단계 및 상기 보상 단계 사이에서 복사된다);
    상기 출력 단계에서의 드레인 부분 트랜지스터; 및
    상기 출력 단계에서의 소스 부분 트랜지스터를 포함하는 정전압 발전기 회로 에 있어서,
    상기 보상 단계는 상기 출력 단계에 직접 연결되거나, 상기 출력 단계에 또 다른 능동 장치를 통해 간접적으로 연결되어 있으며, 상기 커런트 미러를 통한 전류에 반응하여 상기 드레인 부분 트랜지스터에 바이어스 전압을 발생시키도록 설정되며,
    상기 드레인 부분 및 소스 부분 트랜지스터의 조합을 통한 정전류는 정기준 전압 출력을 생성하는 것을 특징으로 하는 정전압 발전기 회로.
  22. 제21항에 있어서,
    상기 정전압 발전기 회로는 CMOS 공정 기술에 따라 가공된 적어도 하나의 PMOS 트랜지스터 또는 적어도 하나의 NMOS 트랜지스터 또는 적어도 하나의 PMOS 및
    적어도 하나의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  23. 제22항에 있어서,
    상기 보상 단계의 상기 커런트 미러링은 상기 출력 단계로 소스 부분 미러링 및 드레인 부분 미러링을 포함하는 특징으로 하는 정전압 발전기 회로.
  24. 제23항에 있어서,
    상기 드레인 부분 미러링은 게이트-연결 PMOS 트랜지스터를 이용하여 수행되 며,
    상기 소스 부분 미러링은 게이트-연결 NMOS 트랜지스터를 이용하여 수행되는 특징으로 하는 정전압 발전기 회로.
  25. 제21항에 있어서,
    상기 출력 단계에 상기 보상 단계의 간접 연결은 상기 보상 단계에 의해 바이어스되며 능동 또는 수동 음 피드백 저항체를 가지는 적어도 하나의 능동 장치 단계에 의해 제공되는 것을 특징으로 하는 정전압 발전기 회로.
  26. 제21항에 있어서,
    상기 보상 단계 및 상기 출력 단계는 소스 부분 및 드레인 부분을 가지며,
    상기 회로는 직렬로 상기 출력 단계 및 상기 보상 단계의 상기 소스 부분 또는 상기 드레인 부분 또는 상기 소스 부분과 상기 드레인 부분에서 적어도 하나의 능동 또는 수동 음 피드백 저항체를 더 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  27. 제26항에 있어서,
    상기 소스 음 피드백 저항체는 양 온도 계수로 설정되는 것을 특징으로 하는 정전압 발전기 회로.
  28. 제26항에 있어서,
    상기 드레인 부분 음 피드백 저항체는 상기 출력 단계에서의 드레인 부분 트랜지스터가 상기 보상 단계의 노드에 의해 기준 전압 출력을 초과하는 전압으로 바이어스 되는 것을 특징으로 하는 정전압 발전기 회로.
  29. 제26항에 있어서,
    상기 음 피드백 저항체는 온도 보상을 제공하기 위해서 기준 전압 출력에 의해 바이어스된 능동 음 피드백 저항체를 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  30. 제21항에 있어서,
    상기 회로는 상기 출력 단계에 트랜지스터 스택을 더 포함하며;
    상기 트랜지스터 스택은 스택에서 트랜지스터의 유효 저항을 감소시키는 적어도 하나의 다이오드-연결 트랜지스터를 더 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  31. 제21항에 있어서,
    상기 정전압 발전기 회로는 CMOS 공정 기술에 따라 가공된 적어도 하나의 PMOS 및 적어도 하나의 NMOS 트랜지스터를 포함하며,
    상기 PMOS 및 NMOS 트랜지스터는 상기 트랜지스터의 사이즈 또는 구조, 또는 사이즈 및 구조 모두를 제어함으로써 설정되는 저항 특성을 보유하는 것을 특징으로 하는 정전압 발전기 회로.
  32. 제31항에 있어서,
    상기 트랜지스터의 사이즈는 트랜지스터 사이즈를 선택하기 위해 회로 안에서 전기 퓨즈의 회로를 여는 것, 퓨즈를 끊는 것에 의해, 또는 하나 또는 그 이상의 마스크 단계 안에서 사이즈의 선택, 또는 둘 다에 의해 변화하는 것을 특징으로 하는 정전압 발전기 회로.
  33. 자기-바이어스 NMOS 트랜지스터 및 소스 전원 전압으로 끌어 올려진 로드 저항체를 포함하는 입력 단계,(상기 NMOS 트랜지스터는 게이트를 가진다);
    상기 입력 단계에서 상기 NMOS 트랜지스터의 게이트에 연결된 게이트를 가지는 NMOS 트랜지스터를 포함하는 보상 단계( 여기서 제1 커런트 미러가 설정된다);
    상기 입력 단계의 자기-바이어스 NMOS 트랜지스터의 게이트에 연결된 게이트를 가지는 NMOS 트랜지스터로 설정된 적어도 하나의 출력 단계;
    상기 보상 단계에서의 자기-바이어스 PMOS 트랜지스터와 상기 출력 단계에서의 PMOS 트랜지스터 사이에 설정된 제2 커런트 미러;
    상기 제2 커런트 미러에서 PMOS 트랜지스터들에 반응하여 변하는 저항을 가지는 능동 저항체로써 설정된 적어도 하나의 상기 NMOS 트랜지스터; 및
    상기 제1 커런트 미러의 PMOS 트랜지스터와 상기 제2 커런트 미러의 NMOS 트 랜지스터가 연결하는 상기 출력 단계에서의 출력 접속을 포함하는 것을 특징으로 하는 정전압 발전기 회로.
  34. 커런트 미러 관계에서 보상 단계는 입력 단계와 연결되며,
    상기 보상 단계와 출력 단계 사이에 커런트 미러링 관계를 설정하는 것을 포함하는 것을 특징으로 하는 기준 전압 출력을 발생하는 출력 단계를 바이어스 하는 입력 단계 안에 자기-바이어스 입력을 가지는 정전압 발전기 회로에서의 개선방법.
  35. 제34항에 있어서,
    상기 입력, 보상 및 출력 단계는 소스 부분 및 드레인 부분을 가지며,
    상기 개선은 상기 보상 및 출력 단계에서의 소스 부분, 드레인 부분 또는 소스 및 드레인 부분의 조합이 직렬로 연결된 능동 또는 수동 음 피드백 저항체를 더 포함하는 것을 특징으로 하는 기준 전압 출력을 발생하는 출력 단계를 바이어스 하는 입력 단계 안에 자기-바이어스 입력을 가지는 정전압 발전기 회로에서의 개선방법.
  36. 제35항에 있어서,
    상기 음 피드백 저항체는 전압 기준 출력 신호에 의해 바이어스된 상기 출력 단계에 능동 저항체를 포함하는 것을 특징으로 하는 기준 전압 출력을 발생하는 출력 단계를 바이어스 하는 입력 단계 안에 자기-바이어스 입력을 가지는 정전압 발 전기 회로에서의 개선방법.
  37. 제34항에 있어서,
    상기 기준 전압 출력을 온도 보상하기 위한 음 온도 계수를 가지는 상기 출력 단계에 적어도 하나의 다이오드-연결 트랜지스터를 더 포함하는 것을 특징으로 하는 기준 전압 출력을 발생하는 출력 단계를 바이어스 하는 입력 단계 안에 자기-바이어스 입력을 가지는 정전압 발전기 회로에서의 개선방법.
  38. 제34항에 있어서,
    상기 제1 및 제2 커런트-미러링 관계는 반대의 전원 전압 극성을 위하여 설정되는 것을 특징으로 하는 기준 전압 출력을 발생하는 출력 단계를 바이어스 하는 입력 단계 안에 자기-바이어스 입력을 가지는 정전압 발전기 회로에서의 개선방법.
KR1020067012770A 2004-01-23 2005-01-10 씨엠오에스 정전압 발전기 KR20070052691A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53905104P 2004-01-23 2004-01-23
US60/539,051 2004-01-23

Publications (1)

Publication Number Publication Date
KR20070052691A true KR20070052691A (ko) 2007-05-22

Family

ID=34826032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067012770A KR20070052691A (ko) 2004-01-23 2005-01-10 씨엠오에스 정전압 발전기

Country Status (6)

Country Link
US (1) US7301322B2 (ko)
EP (1) EP1803045A4 (ko)
JP (1) JP2007524944A (ko)
KR (1) KR20070052691A (ko)
TW (1) TW200532415A (ko)
WO (1) WO2005072493A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937039B1 (ko) * 2007-11-12 2010-01-15 한국전자통신연구원 온도와 임계전압 변화에 대해 보상 가능한 바이어스 회로및 이를 이용한 증폭기

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060132223A1 (en) * 2004-12-22 2006-06-22 Cherek Brian J Temperature-stable voltage reference circuit
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
JP4524688B2 (ja) * 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
JP4953987B2 (ja) * 2007-08-28 2012-06-13 三菱電機株式会社 温度補償バイアス回路、高周波増幅器及び高周波減衰器
JP4670969B2 (ja) * 2009-01-23 2011-04-13 ソニー株式会社 バイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路
US20110050198A1 (en) * 2009-09-01 2011-03-03 Zhiwei Dong Low-power voltage regulator
US8350418B2 (en) * 2009-10-02 2013-01-08 Skyworks Solutions, Inc. Circuit and method for generating a reference voltage
CN102055333B (zh) * 2009-11-10 2013-07-31 意法半导体研发(深圳)有限公司 电压调节器结构
JP5552691B2 (ja) * 2010-10-28 2014-07-16 トランスフォーム・ジャパン株式会社 レギュレータ回路
CN103163927B (zh) * 2011-12-19 2015-12-02 上海华虹宏力半导体制造有限公司 电压调整电路
US8687302B2 (en) 2012-02-07 2014-04-01 Lsi Corporation Reference voltage circuit for adaptive power supply
US8710901B2 (en) 2012-07-23 2014-04-29 Lsi Corporation Reference circuit with curvature correction using additional complementary to temperature component
CN103592988B (zh) * 2012-08-14 2015-08-19 上海华虹宏力半导体制造有限公司 对基准电流的电压系数进行补偿的电路
US8830618B2 (en) 2012-12-31 2014-09-09 Lsi Corporation Fly height control for hard disk drives
JP6097582B2 (ja) * 2013-02-01 2017-03-15 ローム株式会社 定電圧源
JP6104784B2 (ja) * 2013-12-05 2017-03-29 株式会社東芝 基準電圧生成回路
US10126773B2 (en) * 2014-04-24 2018-11-13 Infineon Technologies Ag Circuit and method for providing a secondary reference voltage from an initial reference voltage
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
CN114690824B (zh) * 2020-12-25 2024-01-30 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
US20230336174A1 (en) * 2021-04-28 2023-10-19 Infsitronix Technology Corporation Reference voltage ciruit with temperature compensation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59212927A (ja) * 1983-05-18 1984-12-01 Mitsubishi Electric Corp 定電圧発生回路
JPS6324407A (ja) * 1986-07-17 1988-02-01 Mitsubishi Electric Corp 基準電圧発生回路
JPH04106606A (ja) * 1990-08-27 1992-04-08 Mitsubishi Electric Corp 基準電圧源回路
US5198701A (en) * 1990-12-24 1993-03-30 Davies Robert B Current source with adjustable temperature variation
KR0163728B1 (ko) * 1995-11-29 1999-03-20 김광호 바이모오스로 이루어진 정전압 발생회로
JP3263334B2 (ja) * 1997-03-25 2002-03-04 株式会社東芝 電流源回路
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
US6433621B1 (en) * 2001-04-09 2002-08-13 National Semiconductor Corporation Bias current source with high power supply rejection
EP1388776B1 (en) * 2002-08-06 2007-06-13 STMicroelectronics Limited Current source
ITTO20020816A1 (it) * 2002-09-19 2004-03-20 Atmel Corp Specchio di corrente a bassa tensione a dinamica rapida con
US7098720B1 (en) * 2002-11-08 2006-08-29 National Semiconductor Corporation High impedance thermal shutdown circuit
US6963188B2 (en) * 2004-04-06 2005-11-08 Atmel Corporation On-chip power supply interface with load-independent current demand

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937039B1 (ko) * 2007-11-12 2010-01-15 한국전자통신연구원 온도와 임계전압 변화에 대해 보상 가능한 바이어스 회로및 이를 이용한 증폭기

Also Published As

Publication number Publication date
US20050184797A1 (en) 2005-08-25
WO2005072493A3 (en) 2007-05-18
TW200532415A (en) 2005-10-01
EP1803045A2 (en) 2007-07-04
JP2007524944A (ja) 2007-08-30
EP1803045A4 (en) 2009-09-02
WO2005072493A2 (en) 2005-08-11
US7301322B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
KR20070052691A (ko) 씨엠오에스 정전압 발전기
JP5097664B2 (ja) 定電圧電源回路
US10459470B2 (en) Voltage regulator and method for providing an output voltage with reduced voltage ripple
US7375504B2 (en) Reference current generator
US6384586B1 (en) Regulated low-voltage generation circuit
US7944271B2 (en) Temperature and supply independent CMOS current source
US8269478B2 (en) Two-terminal voltage regulator with current-balancing current mirror
KR0136121B1 (ko) 과열 검출 회로
US20030067291A1 (en) Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit
WO2010026674A1 (ja) 基準電圧発生回路
US7215180B2 (en) Constant voltage circuit
US7554313B1 (en) Apparatus and method for start-up circuit without a start-up resistor
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
JP7334081B2 (ja) 基準電圧回路
US20070200546A1 (en) Reference voltage generating circuit for generating low reference voltages
US6940338B2 (en) Semiconductor integrated circuit
KR20190071590A (ko) 전류 생성 회로
US6144250A (en) Error amplifier reference circuit
TWI818034B (zh) 逆流防止電路以及電源電路
JP2013054535A (ja) 定電圧発生回路
JP5712624B2 (ja) 基準電圧回路
US7834609B2 (en) Semiconductor device with compensation current
JP2005071172A (ja) 基準電圧発生回路
KR100825956B1 (ko) 기준전압 발생기
US5864230A (en) Variation-compensated bias current generator

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid