JP3156664B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP3156664B2 JP3156664B2 JP7789898A JP7789898A JP3156664B2 JP 3156664 B2 JP3156664 B2 JP 3156664B2 JP 7789898 A JP7789898 A JP 7789898A JP 7789898 A JP7789898 A JP 7789898A JP 3156664 B2 JP3156664 B2 JP 3156664B2
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- drain
- transistor
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の基準
電圧発生回路に関し、特に、広い電源電圧範囲で安定し
た出力電圧を得る基準電圧発生回路に関する。
電圧発生回路に関し、特に、広い電源電圧範囲で安定し
た出力電圧を得る基準電圧発生回路に関する。
【０００２】基準電圧発生回路は、回路動作や半導体特
性の安定化を図るために各種半導体装置に設けられてい
る。例えば、不揮発性メモリでは、電源電圧より高い電
圧や負電圧が必要なため、メモリ内部に昇圧回路を有
し、電圧安定化回路で一定の電圧を出力している。この
電圧安定化回路に、参照電圧として前記基準電圧発生回
路が使用されている。
性の安定化を図るために各種半導体装置に設けられてい
る。例えば、不揮発性メモリでは、電源電圧より高い電
圧や負電圧が必要なため、メモリ内部に昇圧回路を有
し、電圧安定化回路で一定の電圧を出力している。この
電圧安定化回路に、参照電圧として前記基準電圧発生回
路が使用されている。
【０００３】不揮発メモリでは、基準電圧発生回路の出
力電圧が変動すると、電圧安定化回路でその変動が増幅
され、電圧安定化回路の出力電圧が大きく変動する。電
圧安定化回路の出力電圧は、例えばフローティングゲー
トに注入する電子量を決定しており、出力電圧が低下す
ると電子注入量が減少し、記憶保持特性に影響を及ぼ
す。つまり、基準電圧発生回路の出力電圧の変動は、不
揮発メモリの信頼性を低下させる。
力電圧が変動すると、電圧安定化回路でその変動が増幅
され、電圧安定化回路の出力電圧が大きく変動する。電
圧安定化回路の出力電圧は、例えばフローティングゲー
トに注入する電子量を決定しており、出力電圧が低下す
ると電子注入量が減少し、記憶保持特性に影響を及ぼ
す。つまり、基準電圧発生回路の出力電圧の変動は、不
揮発メモリの信頼性を低下させる。
【０００４】また、基準電圧発生回路は、各種半導体装
置の内部回路の電流量を決定している。このため、基準
電圧発生回路の出力電圧の変動は、半導体装置全体の消
費電流を大きく変動させる。ここで、消費電流が半導体
装置の製品規格を外れるものは不良となるため、基準電
圧発生回路の出力電圧の変動は、半導体装置の歩留まり
を低下させる要因となる。
置の内部回路の電流量を決定している。このため、基準
電圧発生回路の出力電圧の変動は、半導体装置全体の消
費電流を大きく変動させる。ここで、消費電流が半導体
装置の製品規格を外れるものは不良となるため、基準電
圧発生回路の出力電圧の変動は、半導体装置の歩留まり
を低下させる要因となる。
【０００５】図６は、従来のバンドギャップ型基準電圧
発生回路の構成を示す回路図である。基準電圧発生回路
は、ｐ型トランジスタＰ１、Ｐ２及びＰ３を含み、Ｐ２
をレファレンス側とする第１のカレントミラー回路ＣＭ
１と、夫々がトランジスタＰ１及びＰ２と直列に接続さ
れるｎ型トランジスタＮ１及びＮ２を含み、Ｎ１をレフ
ァレンス側とする第２のカレントミラー回路ＣＭ４と、
トランジスタＰ１及びＮ１と直列に接続されるダイオー
ドＤ１と、トランジスタＰ２及びＮ２と直列に接続され
る抵抗Ｒ１及びダイオードＤ２と、トランジスタＰ３と
直列に接続される抵抗Ｒ２及びダイオードＤ３とを有す
る。
発生回路の構成を示す回路図である。基準電圧発生回路
は、ｐ型トランジスタＰ１、Ｐ２及びＰ３を含み、Ｐ２
をレファレンス側とする第１のカレントミラー回路ＣＭ
１と、夫々がトランジスタＰ１及びＰ２と直列に接続さ
れるｎ型トランジスタＮ１及びＮ２を含み、Ｎ１をレフ
ァレンス側とする第２のカレントミラー回路ＣＭ４と、
トランジスタＰ１及びＮ１と直列に接続されるダイオー
ドＤ１と、トランジスタＰ２及びＮ２と直列に接続され
る抵抗Ｒ１及びダイオードＤ２と、トランジスタＰ３と
直列に接続される抵抗Ｒ２及びダイオードＤ３とを有す
る。
【０００６】トランジスタＰ１、Ｐ２及びＰ３は同じデ
ィメンションを有し、また、トランジスタＮ１及びＮ２
は同じディメンションを有する。抵抗Ｒ２はトランジス
タＰ３から出力される電流Ｉｏと、抵抗値によって出力
電圧Ｖｏｕｔを決定する。ダイオードＤ２、Ｄ３はダイ
オードＤ１を複数個（Ｎ個）並列に接続している。
ィメンションを有し、また、トランジスタＮ１及びＮ２
は同じディメンションを有する。抵抗Ｒ２はトランジス
タＰ３から出力される電流Ｉｏと、抵抗値によって出力
電圧Ｖｏｕｔを決定する。ダイオードＤ２、Ｄ３はダイ
オードＤ１を複数個（Ｎ個）並列に接続している。
【０００７】トランジスタＰ１とＰ２は、ソースが電源
Ｖｄｄに接続され且つゲートが共通に接続されているの
で、双方のドレイン電流は等しく、同じゲート・ソース
間電圧を有する。次に、トランジスタＮ１及びＮ２のゲ
ートが共通に接続されているので、ゲート電位は同じに
なる。また、トランジスタＮ１とＮ２とは同じ大きさで
あるとすると、そのしきい値電圧も同じであるので、ト
ランジスタＮ１とＮ２のソース電位も同じになる。従っ
て、 R1(I0+(kT/q)ln(I0/ISD2) = (kT/q)ln(I0/ISD1) が成立する。ここで、Ｉ０はトランジスタＰ１、Ｐ２及
びＰ３を流れる電流、ＩＳＤ２及びＩＳＤ１は夫々ダイ
オードＤ２及びＤ１の飽和電流、Ｔは絶対温度、ｋはボ
ルツマン定数、ｑは電子の電荷量、χ＝Ｒ２／Ｒ１、Ｎ
はダイオードＤ１の個数である。これから、 Ｉｏ＝（１／Ｒ１）×（ｋＴ／ｑ）×ｌｎＮ ―――（１） が得られる。また、出力電圧Ｖｏｕｔは： Ｖｏｕｔ＝χ×Ｒ１×Ｉｏ＋（ｋＴ／ｑ）・ｌｎ（Ｉｏ
／Ｎ・ＩＳＤ１） であるから、Ｖｏｕｔは Ｖｏｕｔ＝（ｋＴ／ｑ）・［（χ−１）ｌｎＮ＋ｌｎ｛（ｋＴ／ｑ）／（Ｒ１・ ＩＳＤ１）｝＋ｌｎ（ｌｎＮ）｝］―――――（２） で得られる。
Ｖｄｄに接続され且つゲートが共通に接続されているの
で、双方のドレイン電流は等しく、同じゲート・ソース
間電圧を有する。次に、トランジスタＮ１及びＮ２のゲ
ートが共通に接続されているので、ゲート電位は同じに
なる。また、トランジスタＮ１とＮ２とは同じ大きさで
あるとすると、そのしきい値電圧も同じであるので、ト
ランジスタＮ１とＮ２のソース電位も同じになる。従っ
て、 R1(I0+(kT/q)ln(I0/ISD2) = (kT/q)ln(I0/ISD1) が成立する。ここで、Ｉ０はトランジスタＰ１、Ｐ２及
びＰ３を流れる電流、ＩＳＤ２及びＩＳＤ１は夫々ダイ
オードＤ２及びＤ１の飽和電流、Ｔは絶対温度、ｋはボ
ルツマン定数、ｑは電子の電荷量、χ＝Ｒ２／Ｒ１、Ｎ
はダイオードＤ１の個数である。これから、 Ｉｏ＝（１／Ｒ１）×（ｋＴ／ｑ）×ｌｎＮ ―――（１） が得られる。また、出力電圧Ｖｏｕｔは： Ｖｏｕｔ＝χ×Ｒ１×Ｉｏ＋（ｋＴ／ｑ）・ｌｎ（Ｉｏ
／Ｎ・ＩＳＤ１） であるから、Ｖｏｕｔは Ｖｏｕｔ＝（ｋＴ／ｑ）・［（χ−１）ｌｎＮ＋ｌｎ｛（ｋＴ／ｑ）／（Ｒ１・ ＩＳＤ１）｝＋ｌｎ（ｌｎＮ）｝］―――――（２） で得られる。
【０００８】トランジスタＰ１、Ｐ２及びＰ３の各ドレ
インのノードをノードＡ、Ｂ及びＣとすると、ノードＡ
の電位はトランジスタＮ１のしきい値電圧Ｖｔｎとダイ
オードＤ１の順方向電圧降下ＶＤ１の和、ノードＢの電
位は電源電圧Ｖｄｄからｐ型トランジスタＰ２のしきい
値電圧Ｖｔｐを減じた値、ノードＣの電位は式（２）で
示されるＶｏｕｔである。
インのノードをノードＡ、Ｂ及びＣとすると、ノードＡ
の電位はトランジスタＮ１のしきい値電圧Ｖｔｎとダイ
オードＤ１の順方向電圧降下ＶＤ１の和、ノードＢの電
位は電源電圧Ｖｄｄからｐ型トランジスタＰ２のしきい
値電圧Ｖｔｐを減じた値、ノードＣの電位は式（２）で
示されるＶｏｕｔである。
【０００９】ここで、基準電圧発生回路の電源電圧Ｖｄ
ｄが変化しても、トランジスタＮ１及びＰ２のソース・
ドレイン間電圧はほとんど変化しない。しかし、トラン
ジスタＰ１及びＰ３、並びに、トランジスタＮ２のソー
ス・ドレイン間の電圧Ｖｓｄは電源電圧Ｖｄｄの変動と
ともに変動する。つまり、上記カレントミラー回路の各
電流路の電流Ｉ０及び出力電圧Ｖｏｕｔは電源電圧と共
に変動する。前記の通り、基準電圧の変動は、半導体装
置に種々の不具合を招くので、基準電圧発生回路の出力
変動は低く抑える要請がある。
ｄが変化しても、トランジスタＮ１及びＰ２のソース・
ドレイン間電圧はほとんど変化しない。しかし、トラン
ジスタＰ１及びＰ３、並びに、トランジスタＮ２のソー
ス・ドレイン間の電圧Ｖｓｄは電源電圧Ｖｄｄの変動と
ともに変動する。つまり、上記カレントミラー回路の各
電流路の電流Ｉ０及び出力電圧Ｖｏｕｔは電源電圧と共
に変動する。前記の通り、基準電圧の変動は、半導体装
置に種々の不具合を招くので、基準電圧発生回路の出力
変動は低く抑える要請がある。
【００１０】図７は、一般的なトランジスタの電圧−電
流特性を示すグラフで、ゲート・ソース間電圧Ｖｇｓを
固定し、縦軸にドレイン電流Ｉｄを、横軸にソース・ド
レイン間電圧Ｖｓｄをとっている。トランジスタでは、
ゲート・ソース間電圧Ｖｇｓが一定で、ソース・ドレイ
ン間電圧Ｖｓｄが増加すると、ドレイン電流Ｉｄは増加
し、その増加量はＭＯＳトランジスタのチャンネル長
（ソース・ドレイン間の間隔）Ｌが細い（小さい）ほど
大きくなる。これは、チャンネル長Ｌが細いほど、空乏
層が延びたときの影響を大きく受けるためである。
流特性を示すグラフで、ゲート・ソース間電圧Ｖｇｓを
固定し、縦軸にドレイン電流Ｉｄを、横軸にソース・ド
レイン間電圧Ｖｓｄをとっている。トランジスタでは、
ゲート・ソース間電圧Ｖｇｓが一定で、ソース・ドレイ
ン間電圧Ｖｓｄが増加すると、ドレイン電流Ｉｄは増加
し、その増加量はＭＯＳトランジスタのチャンネル長
（ソース・ドレイン間の間隔）Ｌが細い（小さい）ほど
大きくなる。これは、チャンネル長Ｌが細いほど、空乏
層が延びたときの影響を大きく受けるためである。
【００１１】図８は、基準電圧発生部５２の電源電圧Ｖ
ｄｄ１が変動した場合のドレイン電流の変動を示すグラ
フである。トランジスタＮ１、Ｎ２によって出力電流Ｉ
２が決まると、ダイオード接続されているトランジスタ
Ｐ２のソース・ドレイン間電圧Ｖｓｄが決まる。このと
き、トランジスタＰ３のゲート電圧も定まる。電源電圧
が変動すると、トランジスタＰ３のソース・ドレイン間
電圧Ｖｓｄが増加し、チャンネル長Ｌが細ければ、流れ
る電流はＩ２からＩ３に大きく変化する。
ｄｄ１が変動した場合のドレイン電流の変動を示すグラ
フである。トランジスタＮ１、Ｎ２によって出力電流Ｉ
２が決まると、ダイオード接続されているトランジスタ
Ｐ２のソース・ドレイン間電圧Ｖｓｄが決まる。このと
き、トランジスタＰ３のゲート電圧も定まる。電源電圧
が変動すると、トランジスタＰ３のソース・ドレイン間
電圧Ｖｓｄが増加し、チャンネル長Ｌが細ければ、流れ
る電流はＩ２からＩ３に大きく変化する。
【００１２】
【発明が解決しようとする課題】基準電圧発生回路で、
電源電圧の変動に伴う出力電流の変動を低く抑えるに
は、図７に示すようにチャンネル長Ｌを太くすればよ
い。しかし、チャンネル長Ｌを太くした場合には、同一
の相互コンダクタンスを得るためには大きなチャンネル
幅Ｗを必要とし、チップ面積の増大を招くという問題が
ある。
電源電圧の変動に伴う出力電流の変動を低く抑えるに
は、図７に示すようにチャンネル長Ｌを太くすればよ
い。しかし、チャンネル長Ｌを太くした場合には、同一
の相互コンダクタンスを得るためには大きなチャンネル
幅Ｗを必要とし、チップ面積の増大を招くという問題が
ある。
【００１３】本発明の目的は、上記に鑑み、チップ面積
の増大を伴うことなく、幅広い電源電圧範囲で高い精度
の出力電圧を発生する基準電圧発生回路を提供すること
にある。
の増大を伴うことなく、幅広い電源電圧範囲で高い精度
の出力電圧を発生する基準電圧発生回路を提供すること
にある。
【００１４】上記目的を達成するために、本発明の基準
電圧発生回路は、第１の視点において、夫々のソースが
共通に接続された第１〜第３のｐ型トランジスタから成
り、前記第２のｐ型トランジスタがレファレンス側を前
記第１及び第３のｐ型トランジスタが出力側を夫々構成
する第１のカレントミラーと、前記第１のｐ型トランジ
スタと直列に接続され、レファレンス側を構成する第１
のｎ型トランジスタと、前記第２のｐ型トランジスタと
直列に接続され、出力側を構成する第２のｎ型トランジ
スタとを有する第２のカレントミラーとを備える基準電
圧発生回路において、前記第１〜第３のｐ型トランジス
タのソース電圧を一定に制御するソース電圧リミッタ手
段を備えることを特徴とする。
電圧発生回路は、第１の視点において、夫々のソースが
共通に接続された第１〜第３のｐ型トランジスタから成
り、前記第２のｐ型トランジスタがレファレンス側を前
記第１及び第３のｐ型トランジスタが出力側を夫々構成
する第１のカレントミラーと、前記第１のｐ型トランジ
スタと直列に接続され、レファレンス側を構成する第１
のｎ型トランジスタと、前記第２のｐ型トランジスタと
直列に接続され、出力側を構成する第２のｎ型トランジ
スタとを有する第２のカレントミラーとを備える基準電
圧発生回路において、前記第１〜第３のｐ型トランジス
タのソース電圧を一定に制御するソース電圧リミッタ手
段を備えることを特徴とする。
【００１５】本発明の第１の視点に係る基準電圧発生回
路によると、第１のカレントミラーのｐ型トランジスタ
のソース電圧をソース電圧リミッタ手段によって一定に
制御することにより、ｐ型トランジスタのソース・ドレ
イン電圧を所定の範囲に制限し、基準電圧発生回路の出
力電圧の精度を向上させることが出来る。
路によると、第１のカレントミラーのｐ型トランジスタ
のソース電圧をソース電圧リミッタ手段によって一定に
制御することにより、ｐ型トランジスタのソース・ドレ
イン電圧を所定の範囲に制限し、基準電圧発生回路の出
力電圧の精度を向上させることが出来る。
【００１６】上記ソース電圧リミッタ手段を、ゲート及
びドレインが抵抗を介して第１の電源に接続される第３
のｎ型トランジスタと、ドレインを介して相互に直列に
接続され、前記第３のｎ型トランジスタのドレインと第
２の電源との間に挿入される第４のｐ型トランジスタ及
び第５のｎ型トランジスタと、ドレインが前記第１の電
源に接続され、ゲートが前記第３のｎ型トランジスタの
ゲートに接続される第４のｎ型トランジスタとを備え、
前記第４のｐ型トランジスタ及び前記第５のｎ型トラン
ジスタのドレイン及びゲートが共通に接続されており、
前記第４のｎ型トランジスタのドレインが前記第１のカ
レントミラー回路の前記共通に接続された第１〜第３の
ｐ型トランジスタのソースに接続されるソース電圧リミ
ッタ手段によって構成することが好ましい。上記構成を
採用すると、基準電圧発生回路の回路規模を、全体とし
て小さくできる。
びドレインが抵抗を介して第１の電源に接続される第３
のｎ型トランジスタと、ドレインを介して相互に直列に
接続され、前記第３のｎ型トランジスタのドレインと第
２の電源との間に挿入される第４のｐ型トランジスタ及
び第５のｎ型トランジスタと、ドレインが前記第１の電
源に接続され、ゲートが前記第３のｎ型トランジスタの
ゲートに接続される第４のｎ型トランジスタとを備え、
前記第４のｐ型トランジスタ及び前記第５のｎ型トラン
ジスタのドレイン及びゲートが共通に接続されており、
前記第４のｎ型トランジスタのドレインが前記第１のカ
レントミラー回路の前記共通に接続された第１〜第３の
ｐ型トランジスタのソースに接続されるソース電圧リミ
ッタ手段によって構成することが好ましい。上記構成を
採用すると、基準電圧発生回路の回路規模を、全体とし
て小さくできる。
【００１７】また、本発明の基準電圧発生回路は、第２
の視点において、夫々のソースが第１の電源に接続され
る第１〜第３のｐ型トランジスタから成り、前記第２の
ｐ型トランジスタがレファレンス側を、前記第１及び第
３のｐ型トランジスタが出力側を、夫々構成する第１の
カレントミラーと、ソースが前記第１〜第３のｐ型トラ
ンジスタの対応するドレインに夫々接続され、ゲートが
共通に接続される第４〜第６のｐ型トランジスタから成
り、前記第５のｐ型トランジスタのドレインがゲートに
接続される第１のソース・ドレイン電圧制御回路と、ド
レインが前記第４及び第５のｐ型トランジスタの対応す
るドレインに夫々接続され、ゲートが共通に接続され、
前記第４のｐ型トランジスタのドレインがゲートに接続
される第１及び第２のｎ型トランジスタから成る第２の
ソース・ドレイン電圧制御回路と、ドレインが前記第１
及び第２のｎ型トランジスタの対応するソースに夫々接
続される第３及び第４のｎ型トランジスタから成り、該
第３及び第４のｎ型トランジスタが夫々レファレンス側
及び出力側を構成する第２のカレントミラーとを備え、
前記第３のｎ型トランジスタのソースが直接に又はダイ
オードを介して、前記第４のｎ型トランジスタのソース
が抵抗を介して又は抵抗及びダイオードを介して、前記
第６のｐ型トランジスタのドレインが抵抗を介して又は
抵抗及びダイオードを介して夫々第２の電源に接続さ
れ、前記第６のｐ型トランジスタのドレインから基準電
圧を出力することを特徴とする。
の視点において、夫々のソースが第１の電源に接続され
る第１〜第３のｐ型トランジスタから成り、前記第２の
ｐ型トランジスタがレファレンス側を、前記第１及び第
３のｐ型トランジスタが出力側を、夫々構成する第１の
カレントミラーと、ソースが前記第１〜第３のｐ型トラ
ンジスタの対応するドレインに夫々接続され、ゲートが
共通に接続される第４〜第６のｐ型トランジスタから成
り、前記第５のｐ型トランジスタのドレインがゲートに
接続される第１のソース・ドレイン電圧制御回路と、ド
レインが前記第４及び第５のｐ型トランジスタの対応す
るドレインに夫々接続され、ゲートが共通に接続され、
前記第４のｐ型トランジスタのドレインがゲートに接続
される第１及び第２のｎ型トランジスタから成る第２の
ソース・ドレイン電圧制御回路と、ドレインが前記第１
及び第２のｎ型トランジスタの対応するソースに夫々接
続される第３及び第４のｎ型トランジスタから成り、該
第３及び第４のｎ型トランジスタが夫々レファレンス側
及び出力側を構成する第２のカレントミラーとを備え、
前記第３のｎ型トランジスタのソースが直接に又はダイ
オードを介して、前記第４のｎ型トランジスタのソース
が抵抗を介して又は抵抗及びダイオードを介して、前記
第６のｐ型トランジスタのドレインが抵抗を介して又は
抵抗及びダイオードを介して夫々第２の電源に接続さ
れ、前記第６のｐ型トランジスタのドレインから基準電
圧を出力することを特徴とする。
【００１８】本発明の第２の視点に係る基準電圧発生回
路によると、電源電圧が変動しても、第１のカレントミ
ラーの出力側トランジスタである第１及び第３のｐ型ト
ランジスタ、並びに、第２のカレントミラー回路の出力
側トランジスタである第４のｎ型トランジスタの各ソー
ス・ドレイン電圧の変動を制限することが出来る。その
結果、良好な精度の基準電圧を発生することが出来る。
路によると、電源電圧が変動しても、第１のカレントミ
ラーの出力側トランジスタである第１及び第３のｐ型ト
ランジスタ、並びに、第２のカレントミラー回路の出力
側トランジスタである第４のｎ型トランジスタの各ソー
ス・ドレイン電圧の変動を制限することが出来る。その
結果、良好な精度の基準電圧を発生することが出来る。
【００１９】上記第２の視点の基準電圧発生回路では、
第３のｎ型トランジスタのディメンションが前記第４の
ｎ型トランジスタのディメンションと実質的に等しく、
前記第３のｎ型トランジスタのソースに接続されたダイ
オードのディメンションが、前記第４のｎ型トランジス
タのソースに接続されたダイオードのディメンションよ
り大きいとすることが出来る。或いは、前記第４のｎ型
トランジスタのディメンションが前記第３のｎ型トラン
ジスタのディメンションよりも大きいとすることも出来
る。
第３のｎ型トランジスタのディメンションが前記第４の
ｎ型トランジスタのディメンションと実質的に等しく、
前記第３のｎ型トランジスタのソースに接続されたダイ
オードのディメンションが、前記第４のｎ型トランジス
タのソースに接続されたダイオードのディメンションよ
り大きいとすることが出来る。或いは、前記第４のｎ型
トランジスタのディメンションが前記第３のｎ型トラン
ジスタのディメンションよりも大きいとすることも出来
る。
【００２０】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１の実施形態例の基準
電圧発生回路を示す。基準電圧発生回路は、第１のカレ
ントミラー回路ＣＭ１を構成するレファレンス側ｐ型ト
ランジスタＰ２及び出力側ｐ型トランジスタＰ１及びＰ
３と、第１のソース・ドレイン電圧制御回路Ｖｓｄ１を
構成するゲートが共通に接続されるｐ型トランジスタＰ
４〜Ｐ６と、ドレインがゲートに接続するｐ型トランジ
スタＰ５及び第２のソース・ドレイン電圧制御回路Ｖｓ
ｄ２を構成するゲートが共通に接続され、ドレインがゲ
ートに接続されるｎ型トランジスタＮ３及びｎ型トラン
ジスタＮ４と、第２のカレントミラー回路ＣＭ４を構成
するレファレンス側ｎ型トランジスタＮ１及び出力側ｎ
型トランジスタＮ２とを備える。
に説明する。図１は、本発明の第１の実施形態例の基準
電圧発生回路を示す。基準電圧発生回路は、第１のカレ
ントミラー回路ＣＭ１を構成するレファレンス側ｐ型ト
ランジスタＰ２及び出力側ｐ型トランジスタＰ１及びＰ
３と、第１のソース・ドレイン電圧制御回路Ｖｓｄ１を
構成するゲートが共通に接続されるｐ型トランジスタＰ
４〜Ｐ６と、ドレインがゲートに接続するｐ型トランジ
スタＰ５及び第２のソース・ドレイン電圧制御回路Ｖｓ
ｄ２を構成するゲートが共通に接続され、ドレインがゲ
ートに接続されるｎ型トランジスタＮ３及びｎ型トラン
ジスタＮ４と、第２のカレントミラー回路ＣＭ４を構成
するレファレンス側ｎ型トランジスタＮ１及び出力側ｎ
型トランジスタＮ２とを備える。
【００２１】トランジスタＰ１、Ｐ４、Ｎ３及びＮ１
は、電源Ｖｄｄからこの順に直列に接続されて電流路１
を形成し、トランジスタＰ２、Ｐ５、Ｎ４及びＮ２は、
電源Ｖｄｄからこの順に直列に接続されて電流路２を形
成し、トランジスタＰ３とＰ６は電源Ｖｄｄからこの順
に直列に接続されて電流路３を形成している。基準電圧
発生回路は、更に、電流路１のトランジスタＮ１のソー
スとグランドとの間に接続されたダイオードＤ１と、電
流路２のトランジスタＮ２のソースとグランドとの間に
接続された抵抗Ｒ１及びダイオードＤ２と、電流路３の
トランジスタＰ６のドレインとグランドとの間に接続さ
れた抵抗Ｒ２及びダイオードＤ３とを有する。トランジ
スタＰ６のドレインが出力ノードＶｏｕｔを構成してい
る。
は、電源Ｖｄｄからこの順に直列に接続されて電流路１
を形成し、トランジスタＰ２、Ｐ５、Ｎ４及びＮ２は、
電源Ｖｄｄからこの順に直列に接続されて電流路２を形
成し、トランジスタＰ３とＰ６は電源Ｖｄｄからこの順
に直列に接続されて電流路３を形成している。基準電圧
発生回路は、更に、電流路１のトランジスタＮ１のソー
スとグランドとの間に接続されたダイオードＤ１と、電
流路２のトランジスタＮ２のソースとグランドとの間に
接続された抵抗Ｒ１及びダイオードＤ２と、電流路３の
トランジスタＰ６のドレインとグランドとの間に接続さ
れた抵抗Ｒ２及びダイオードＤ３とを有する。トランジ
スタＰ６のドレインが出力ノードＶｏｕｔを構成してい
る。
【００２２】本実施形態例の基準電圧発生回路の動作に
ついて、図２および図３のグラフを参照して説明する。
図２及び３は、レファレンス側のｐ型トランジスタ及び
出力側のトランジスタの電圧−電流の関係を示してお
り、図に付した符号(〜は動作及びその説明の順序を
示している。
ついて、図２および図３のグラフを参照して説明する。
図２及び３は、レファレンス側のｐ型トランジスタ及び
出力側のトランジスタの電圧−電流の関係を示してお
り、図に付した符号(〜は動作及びその説明の順序を
示している。
【００２３】まず、トランジスタＰ２とＰ３の動作につ
いて説明する。従来の技術で説明したように、まず、
抵抗Ｒ１及びダイオードＤ１、Ｄ２によって電流Ｉ２が
所定値に定まる。トランジスタＰ２のゲートはドレイ
ンに接続されているのでトランジスタＰ２のドレイン電
流Ｉｄとソース・ドレイン間電圧Ｖｓｄとの間の特性は
ダイオード特性を示し、電流Ｉ２に対応してトランジス
タＰ２のソース・ドレイン電圧Ｖｓｄが定まる。トラ
ンジスタＰ３のドレイン電流Ｉｄとソース・ドレイン間
電圧Ｖｓｄの特性は、トランジスタＰ３のゲート・ソー
ス間電圧Ｖｓｇが一定であれば、ほぼ定電流特性を示
す。トランジスタＰ２とＰ３のゲートは接続されてお
り、Ｐ３のゲート・ソース間電圧ＶｇｓはＰ２のソース
・ドレイン間電圧Ｖｓｄである。即ち、図２に示す２つ
の特性曲線の交点で、２つのトランジスタは動作するこ
とになる。これによって、Ｉ２=Ｉ３となる。次に、ト
ランジスタＰ５とＰ６の動作について説明する。トラン
ジスタＰ５のゲートはドレインに接続されているので、
トランジスタＰ５のドレイン電圧は、電源電圧Ｖｄｄよ
りトランジスタＰ２及びＰ５のしきい値電圧の和を差し
引いた値となる。トランジスタＰ６のソース電圧は電源
電圧ＶｄｄからトランジスタＰ２及びＰ５のしきい値電
圧の和を差し引いた後にトランジスタＰ６のしきい値電
圧を加えた値に等しく、トランジスタＰ５とＰ６のしき
い値電圧は等しい。結局トランジスタＰ６のソース電圧
は、電源ＶｄｄからトランジスタＰ２のしきい値電圧を
引いたものとなり、トランジスタＰ２とＰ３のドレイン
〜ソース（Ｖｄｄ）間電圧は常にＶｄｄに依存しないト
ランジスタＰ２のしきい値電圧にバイアスされるため、
Ｖｄｄに依存しない安定な出力電圧が得られる。また前
述によりトランジスタＰ３のドレイン電流Ｉ３はＩ２
と等しくなる。
いて説明する。従来の技術で説明したように、まず、
抵抗Ｒ１及びダイオードＤ１、Ｄ２によって電流Ｉ２が
所定値に定まる。トランジスタＰ２のゲートはドレイ
ンに接続されているのでトランジスタＰ２のドレイン電
流Ｉｄとソース・ドレイン間電圧Ｖｓｄとの間の特性は
ダイオード特性を示し、電流Ｉ２に対応してトランジス
タＰ２のソース・ドレイン電圧Ｖｓｄが定まる。トラ
ンジスタＰ３のドレイン電流Ｉｄとソース・ドレイン間
電圧Ｖｓｄの特性は、トランジスタＰ３のゲート・ソー
ス間電圧Ｖｓｇが一定であれば、ほぼ定電流特性を示
す。トランジスタＰ２とＰ３のゲートは接続されてお
り、Ｐ３のゲート・ソース間電圧ＶｇｓはＰ２のソース
・ドレイン間電圧Ｖｓｄである。即ち、図２に示す２つ
の特性曲線の交点で、２つのトランジスタは動作するこ
とになる。これによって、Ｉ２=Ｉ３となる。次に、ト
ランジスタＰ５とＰ６の動作について説明する。トラン
ジスタＰ５のゲートはドレインに接続されているので、
トランジスタＰ５のドレイン電圧は、電源電圧Ｖｄｄよ
りトランジスタＰ２及びＰ５のしきい値電圧の和を差し
引いた値となる。トランジスタＰ６のソース電圧は電源
電圧ＶｄｄからトランジスタＰ２及びＰ５のしきい値電
圧の和を差し引いた後にトランジスタＰ６のしきい値電
圧を加えた値に等しく、トランジスタＰ５とＰ６のしき
い値電圧は等しい。結局トランジスタＰ６のソース電圧
は、電源ＶｄｄからトランジスタＰ２のしきい値電圧を
引いたものとなり、トランジスタＰ２とＰ３のドレイン
〜ソース（Ｖｄｄ）間電圧は常にＶｄｄに依存しないト
ランジスタＰ２のしきい値電圧にバイアスされるため、
Ｖｄｄに依存しない安定な出力電圧が得られる。また前
述によりトランジスタＰ３のドレイン電流Ｉ３はＩ２
と等しくなる。
【００２４】トランジスタＰ５はトランジスタＰ２と
同じ電流路２であるのでトランジスタＰ５にも電流Ｉ２
が流れる。 トランジスタＰ５のゲートはドレインに接続されてお
り、ドレイン電流Ｉｄとソース・ドレイン間電圧Ｖｓｄ
との関係は、ダイオード特性を有する。従って、ドレイ
ン電流Ｉ２が決まれば、それに対応するソース・ドレイ
ン間電圧Ｖｓｄ（Ｐ５）が定まる。 トランジスタＰ６のソースが定電圧源に接続されてい
るとすると、トランジスタＰ６は、トランジスタＰ３と
同様、定電流特性を示す。即ち、トランジスタＰ６のゲ
ート・ソース間電圧ＶｇｓがトランジスタＰ５のソース
・ドレイン間電圧Ｖｓｄ（Ｐ５）に相当する特性曲線を
示す。ここで、トランジスタＰ６のソース・ドレイン間
電圧ＶｓｄがトランジスタＰ５のソース・ドレイン間電
圧Ｖｓｄ（Ｐ５）に等しいときは、トランジスタＰ６の
ドレイン電流Ｉ３はドレイン電流Ｉ２に等しくなる。 ここで、電源電圧Ｖｄｄが上昇すると、抵抗Ｒ２に生
ずる電圧はほぼ一定なので第１のソース・ドレイン電圧
制御回路Ｖｓｄ１の出力側トランジスタＰ６のソース・
ドレイン間電圧Ｖｓｄは上昇する。これに伴い、トラン
ジスタＰ６のドレイン電流Ｉ３も増加する方向に動く
が、において説明したように、トランジスタＰ３によ
って流れる電流が制限されるので、トランジスタＰ３の
ドレイン電圧を若干下げる方向に作用する。 その結果、トランジスタＰ６のゲート・ソース間電圧
Ｖｓｇが下がり、電源電圧Ｖｄｄが増加してもトランジ
スタＰ６のドレイン電流Ｉ３は、トランジスタＰ２で定
められる電流Ｉ２に落ち着く。
同じ電流路２であるのでトランジスタＰ５にも電流Ｉ２
が流れる。 トランジスタＰ５のゲートはドレインに接続されてお
り、ドレイン電流Ｉｄとソース・ドレイン間電圧Ｖｓｄ
との関係は、ダイオード特性を有する。従って、ドレイ
ン電流Ｉ２が決まれば、それに対応するソース・ドレイ
ン間電圧Ｖｓｄ（Ｐ５）が定まる。 トランジスタＰ６のソースが定電圧源に接続されてい
るとすると、トランジスタＰ６は、トランジスタＰ３と
同様、定電流特性を示す。即ち、トランジスタＰ６のゲ
ート・ソース間電圧ＶｇｓがトランジスタＰ５のソース
・ドレイン間電圧Ｖｓｄ（Ｐ５）に相当する特性曲線を
示す。ここで、トランジスタＰ６のソース・ドレイン間
電圧ＶｓｄがトランジスタＰ５のソース・ドレイン間電
圧Ｖｓｄ（Ｐ５）に等しいときは、トランジスタＰ６の
ドレイン電流Ｉ３はドレイン電流Ｉ２に等しくなる。 ここで、電源電圧Ｖｄｄが上昇すると、抵抗Ｒ２に生
ずる電圧はほぼ一定なので第１のソース・ドレイン電圧
制御回路Ｖｓｄ１の出力側トランジスタＰ６のソース・
ドレイン間電圧Ｖｓｄは上昇する。これに伴い、トラン
ジスタＰ６のドレイン電流Ｉ３も増加する方向に動く
が、において説明したように、トランジスタＰ３によ
って流れる電流が制限されるので、トランジスタＰ３の
ドレイン電圧を若干下げる方向に作用する。 その結果、トランジスタＰ６のゲート・ソース間電圧
Ｖｓｇが下がり、電源電圧Ｖｄｄが増加してもトランジ
スタＰ６のドレイン電流Ｉ３は、トランジスタＰ２で定
められる電流Ｉ２に落ち着く。
【００２５】上記では、トランジスタＰ２とＰ３、及
び、トランジスタＰ５とＰ６の関係について説明した
が、カレントミラー回路ＣＭ１の出力側のｐ型トランジ
スタＰ１及びカレントミラー回路ＣＭ４の出力側ｎ型ト
ランジスタＮ２についても同様なことが言える。
び、トランジスタＰ５とＰ６の関係について説明した
が、カレントミラー回路ＣＭ１の出力側のｐ型トランジ
スタＰ１及びカレントミラー回路ＣＭ４の出力側ｎ型ト
ランジスタＮ２についても同様なことが言える。
【００２６】本発明の第１の実施形態例では、カレント
ミラー回路の出力側トランジスタのソース・ドレイン間
電圧を一定にするソース・ドレイン電圧制御手段を設け
ることにより、出力電流の変動を抑えることができる。
即ち、従来のバンドギャップ基準電圧発生回路に、ｐ型
トランジスタＰ４〜Ｐ６、及びｎ型トランジスタＮ３、
Ｎ４を付加することで、電源電圧Ｖｄｄが変動しても、
カレントミラー回路の出力側トランジスタＰ１、Ｐ３、
Ｎ２のソース・ドレイン間電圧Ｖｓｄを制限することが
できる。その結果、負荷抵抗Ｒ１、Ｒ２に生ずる電圧変
動も抑えられ、良好な精度の基準電圧を発生できる。ま
た、チャンネル長Ｌが細いトランジスタを使用しても、
出力電圧が安定化されるので、半導体装置のチップ面積
を低減できる。
ミラー回路の出力側トランジスタのソース・ドレイン間
電圧を一定にするソース・ドレイン電圧制御手段を設け
ることにより、出力電流の変動を抑えることができる。
即ち、従来のバンドギャップ基準電圧発生回路に、ｐ型
トランジスタＰ４〜Ｐ６、及びｎ型トランジスタＮ３、
Ｎ４を付加することで、電源電圧Ｖｄｄが変動しても、
カレントミラー回路の出力側トランジスタＰ１、Ｐ３、
Ｎ２のソース・ドレイン間電圧Ｖｓｄを制限することが
できる。その結果、負荷抵抗Ｒ１、Ｒ２に生ずる電圧変
動も抑えられ、良好な精度の基準電圧を発生できる。ま
た、チャンネル長Ｌが細いトランジスタを使用しても、
出力電圧が安定化されるので、半導体装置のチップ面積
を低減できる。
【００２７】図４は、本発明の第２の実施形態例の基準
電圧発生回路を示す。本実施形態例の基準電圧発生回路
は、ダイオードＤ１〜Ｄ３を省略した点、及び、トラン
ジスタＮ２のディメンションがトランジスタＮ１のディ
メンションの倍数（たとえば、４倍）となっている点に
おいて先の実施形態例と異なる。トランジスタＮ１〜Ｎ
３のスレッシュホールド電圧をＶtn、トランジスタＰ１
〜Ｐ６のスレッシュホールド電圧Ｖtpとし、各電流路１
〜３に流れる電流を夫々Ｉ１〜Ｉ３とすると、トランジ
スタＮ３のドレイン電圧は２Ｖtnとなり、従って、トラ
ンジスタＮ４のソース電位はＶtnとなる。つまり、電源
電圧が変動してもトランジスタＮ２のドレイン電圧はＶ
tnとなり、一定である。従って、トランジスタＮ２のソ
ース・ドレイン間電圧Ｖｓｄは一定になり、電源電圧Ｖ
ｄｄが変動しても、トランジスタＮ２のドレイン電流Ｉ
２は一定になる。この結果、本実施形態例の基準電圧発
生回路は、電源電圧変動に伴う基準電流Ｉ２の変動を抑
えることができる。
電圧発生回路を示す。本実施形態例の基準電圧発生回路
は、ダイオードＤ１〜Ｄ３を省略した点、及び、トラン
ジスタＮ２のディメンションがトランジスタＮ１のディ
メンションの倍数（たとえば、４倍）となっている点に
おいて先の実施形態例と異なる。トランジスタＮ１〜Ｎ
３のスレッシュホールド電圧をＶtn、トランジスタＰ１
〜Ｐ６のスレッシュホールド電圧Ｖtpとし、各電流路１
〜３に流れる電流を夫々Ｉ１〜Ｉ３とすると、トランジ
スタＮ３のドレイン電圧は２Ｖtnとなり、従って、トラ
ンジスタＮ４のソース電位はＶtnとなる。つまり、電源
電圧が変動してもトランジスタＮ２のドレイン電圧はＶ
tnとなり、一定である。従って、トランジスタＮ２のソ
ース・ドレイン間電圧Ｖｓｄは一定になり、電源電圧Ｖ
ｄｄが変動しても、トランジスタＮ２のドレイン電流Ｉ
２は一定になる。この結果、本実施形態例の基準電圧発
生回路は、電源電圧変動に伴う基準電流Ｉ２の変動を抑
えることができる。
【００２８】カレントミラーＣＭ１のトランジスタＰ１
とＰ３についても同様に、ソース・ドレイン間電圧Ｖｓ
ｄはｐ型トランジスタのしきい値電圧Ｖｔｐと同じ電位
差に抑えることができる。トランジスタＰ１のドレイン
電圧はトランジスタＰ３のドレイン電圧と等しく、電源
電圧Ｖｄｄからｐ型トランジスタのしきい値電圧Ｖｔｐ
を差し引いた電圧に等しい。
とＰ３についても同様に、ソース・ドレイン間電圧Ｖｓ
ｄはｐ型トランジスタのしきい値電圧Ｖｔｐと同じ電位
差に抑えることができる。トランジスタＰ１のドレイン
電圧はトランジスタＰ３のドレイン電圧と等しく、電源
電圧Ｖｄｄからｐ型トランジスタのしきい値電圧Ｖｔｐ
を差し引いた電圧に等しい。
【００２９】従って、電源電圧が変動しても、ｐ型トラ
ンジスタＰ１、Ｐ３のソース・ドレイン間電圧Ｖｓｄは
ほぼ一定に固定される。即ち、出力電圧Ｖｏｕｔに生ず
る電圧を一定にすることができる。
ンジスタＰ１、Ｐ３のソース・ドレイン間電圧Ｖｓｄは
ほぼ一定に固定される。即ち、出力電圧Ｖｏｕｔに生ず
る電圧を一定にすることができる。
【００３０】図５は、本発明の第３の実施形態例の基準
電圧発生回路の回路図である。本実施形態例の基準電圧
発生回路は、図６に示した従来の基準電圧発生回路と同
様な構成を有する基準電圧発生部５２と、その電源側に
設けられた電圧リミッタ部５１とで構成される。
電圧発生回路の回路図である。本実施形態例の基準電圧
発生回路は、図６に示した従来の基準電圧発生回路と同
様な構成を有する基準電圧発生部５２と、その電源側に
設けられた電圧リミッタ部５１とで構成される。
【００３１】図８は、基準電圧発生部５２の電源電圧Ｖ
ｄｄ１が変動した場合のドレイン電流の変動を示すグラ
フである。トランジスタＮ１、Ｎ２によって出力電流Ｉ
２が決まると、ダイオード接続されているトランジスタ
Ｐ２のソース・ドレイン間電圧Ｖｓｄが決まる。このと
き、トランジスタＰ３のゲート電圧も定まる。電源電圧
が変動すると、トランジスタＰ３のソース・ドレイン間
電圧Ｖｓｄが増加し、チャンネル長Ｌが細ければ、流れ
る電流はＩ２からＩ３に大きく変化する。
ｄｄ１が変動した場合のドレイン電流の変動を示すグラ
フである。トランジスタＮ１、Ｎ２によって出力電流Ｉ
２が決まると、ダイオード接続されているトランジスタ
Ｐ２のソース・ドレイン間電圧Ｖｓｄが決まる。このと
き、トランジスタＰ３のゲート電圧も定まる。電源電圧
が変動すると、トランジスタＰ３のソース・ドレイン間
電圧Ｖｓｄが増加し、チャンネル長Ｌが細ければ、流れ
る電流はＩ２からＩ３に大きく変化する。
【００３２】電圧リミッタ部５１は、抵抗Ｒ2３と、ｎ
型トランジスタＮ2３，Ｎ2４、Ｎ2５と、ｐ型トランジ
スタＰ2７とで構成されている。抵抗Ｒ２３と、夫々が
ダイオード接続されているトランジスタＮ２３、Ｐ２７
及びＮ２５は、この順に直列に接続され、電源Ｖｄｄと
グランドとの間に挿入されている。抵抗Ｒ2３は、トラ
ンジスタＮ２３、Ｐ２７及びＮ２５に所定の電流を流
す。トランジスタＰ２７とＮ２３、Ｎ２５は、各トラン
ジスタのゲートとドレインが接続され、各トランジスタ
のソース・ドレイン間にはしきい値電圧ＶｔｐとＶｔｎ
相当の電圧が発生するので、トランジスタＮ２３のドレ
インの電圧はＶｔｐ＋２×Ｖｔｎになる。トランジスタ
Ｎ２４はソースフォロア回路であり、ソース電圧はトラ
ンジスタＮ２４のゲート電位からしきい値電圧Ｖｔｎだ
け減じた電位になる。従って、トランジスタＮ２４のソ
ース電圧はＶｔｐ＋Ｖｔｎ、例えば２Ｖ程度になる。ト
ランジスタＮ２４のドレインは基準電圧発生部５２の電
源ラインＶｄｄ１に接続されている。なお、トランジス
タＮ２３はトランジスタＮ２４の電圧降下分を補償する
ためのものであり、トランジスタＰ２７とＮ２５で十分
の電圧が得られたり、トランジスタＮ２４のしきい値電
圧の小さいものを使えば、トランジスタＮ２３はなくて
もよい。また、電圧リミッタ部５１の構成は、本実施形
態例に限定されることはなく、電源電圧の変動を少なく
できる回路であればよい。
型トランジスタＮ2３，Ｎ2４、Ｎ2５と、ｐ型トランジ
スタＰ2７とで構成されている。抵抗Ｒ２３と、夫々が
ダイオード接続されているトランジスタＮ２３、Ｐ２７
及びＮ２５は、この順に直列に接続され、電源Ｖｄｄと
グランドとの間に挿入されている。抵抗Ｒ2３は、トラ
ンジスタＮ２３、Ｐ２７及びＮ２５に所定の電流を流
す。トランジスタＰ２７とＮ２３、Ｎ２５は、各トラン
ジスタのゲートとドレインが接続され、各トランジスタ
のソース・ドレイン間にはしきい値電圧ＶｔｐとＶｔｎ
相当の電圧が発生するので、トランジスタＮ２３のドレ
インの電圧はＶｔｐ＋２×Ｖｔｎになる。トランジスタ
Ｎ２４はソースフォロア回路であり、ソース電圧はトラ
ンジスタＮ２４のゲート電位からしきい値電圧Ｖｔｎだ
け減じた電位になる。従って、トランジスタＮ２４のソ
ース電圧はＶｔｐ＋Ｖｔｎ、例えば２Ｖ程度になる。ト
ランジスタＮ２４のドレインは基準電圧発生部５２の電
源ラインＶｄｄ１に接続されている。なお、トランジス
タＮ２３はトランジスタＮ２４の電圧降下分を補償する
ためのものであり、トランジスタＰ２７とＮ２５で十分
の電圧が得られたり、トランジスタＮ２４のしきい値電
圧の小さいものを使えば、トランジスタＮ２３はなくて
もよい。また、電圧リミッタ部５１の構成は、本実施形
態例に限定されることはなく、電源電圧の変動を少なく
できる回路であればよい。
【００３３】本実施形態例では、基準電圧発生部５２を
構成する第１のカレントミラー回路のｐ型トランジスタ
Ｐ１〜Ｐ３のソース電位を電圧リミッタ部５１で制限す
ることで、先の実施形態例と同様に、ｐ型トランジスタ
のソース・ドレイン間電圧Ｖｓｄを所定の範囲に制限し
ている。
構成する第１のカレントミラー回路のｐ型トランジスタ
Ｐ１〜Ｐ３のソース電位を電圧リミッタ部５１で制限す
ることで、先の実施形態例と同様に、ｐ型トランジスタ
のソース・ドレイン間電圧Ｖｓｄを所定の範囲に制限し
ている。
【００３４】上記のように、基準電圧発生部５２を構成
するｐ型トランジスタＰ１〜Ｐ３（ＭＯＳ−ＦＥＴ）に
入力される電源電圧を定電圧に抑えることで、幅広い電
源電圧範囲、例えば、Ｖｄｄが２．０Ｖ〜５．０Ｖで使
用する場合でも出力電圧精度が向上する。この場合、基
準電圧発生回路の回路規模を大きく増大させることもな
い。
するｐ型トランジスタＰ１〜Ｐ３（ＭＯＳ−ＦＥＴ）に
入力される電源電圧を定電圧に抑えることで、幅広い電
源電圧範囲、例えば、Ｖｄｄが２．０Ｖ〜５．０Ｖで使
用する場合でも出力電圧精度が向上する。この場合、基
準電圧発生回路の回路規模を大きく増大させることもな
い。
【００３５】本実施形態例では、電圧リミッタ部５１を
作りこむ面積が必要となるが、ＭＯＳ−ＦＥＴの構成面
積はチャンネル長Ｌの２乗に比例して小さくなるので、
基準電圧発生部５２を構成するＭＯＳ−ＦＥＴのチャン
ネル長Ｌが例えば１００μより２０μに縮小されれば、
ＭＯＳ−ＦＥＴの構成面積は１／２５となり、全体の面
積は小さくできる効果がある。
作りこむ面積が必要となるが、ＭＯＳ−ＦＥＴの構成面
積はチャンネル長Ｌの２乗に比例して小さくなるので、
基準電圧発生部５２を構成するＭＯＳ−ＦＥＴのチャン
ネル長Ｌが例えば１００μより２０μに縮小されれば、
ＭＯＳ−ＦＥＴの構成面積は１／２５となり、全体の面
積は小さくできる効果がある。
【００３６】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の基準電圧発生装置は、上記
実施形態例の構成にのみ限定されるものでなく、上記実
施形態例の構成から種々の修正および変更を施した基準
電圧発生装置も、本発明の範囲に含まれる。
づいて説明したが、本発明の基準電圧発生装置は、上記
実施形態例の構成にのみ限定されるものでなく、上記実
施形態例の構成から種々の修正および変更を施した基準
電圧発生装置も、本発明の範囲に含まれる。
【００３７】
【発明の効果】以上説明したように、本発明の基準電圧
発生装置によれば、チップ面積を増大することなく幅広
い電源電圧範囲で使用できる、出力電圧精度が高い基準
電圧発生回路を提供できる。
発生装置によれば、チップ面積を増大することなく幅広
い電源電圧範囲で使用できる、出力電圧精度が高い基準
電圧発生回路を提供できる。
【図１】本発明の第１の実施形態例の基準電圧発生装置
の回路図。
の回路図。
【図２】ｐ型カレントミラー回路のトランジスタＰ２及
びＰ３の関係を示すグラフ。
びＰ３の関係を示すグラフ。
【図３】第１のソース・ドレイン電圧制御回路のトラン
ジスタＰ５及びＰ６の関係を示すグラフ。
ジスタＰ５及びＰ６の関係を示すグラフ。
【図４】本発明の第２の実施形態例の基準電圧発生回路
の回路図。
の回路図。
【図５】本発明の第３の実施形態例の基準電圧発生装置
の回路図。
の回路図。
【図６】従来の基準電圧発生装置の回路図。
【図７】チャンネル長Ｌがドレイン電流に影響すること
を示すグラフ。
を示すグラフ。
【図８】電源電圧の変動によるドレイン電流Ｉｄの変動
を示すグラフ。
を示すグラフ。
Ｐ１〜Ｐ６ ｐ型トランジスタ Ｎ１〜Ｎ４ ｎ型トランジスタ Ｒ１、Ｒ２ 抵抗 Ｄ１〜Ｄ３ ダイオード Ｎ２３〜Ｎ２５ ｎ型トランジスタ Ｐ２７ ｐ型トランジスタ Ｒ２３ 抵抗 Ｖｄｄ 電源電圧 Ｖｏｕｔ 出力電圧 ５１ 電圧リミッタ部 ５２ 基準電圧発生部 ＣＭ１、ＣＭ４ カレントミラー回路 Ｖｓｄ１ 第１のソース・ドレイン電圧制御回路 Ｖｓｄ２ 第２のソース・ドレイン電圧制御回路
Claims (5)
- 【請求項１】 夫々のソースが共通に接続された第１〜
第３のｐ型トランジスタから成り、前記第２のｐ型トラ
ンジスタがレファレンス側を前記第１及び第３のｐ型ト
ランジスタが出力側を夫々構成する第１のカレントミラ
ーと、 前記第１のｐ型トランジスタと直列に接続され、レファ
レンス側を構成する第１のｎ型トランジスタと、前記第
２のｐ型トランジスタと直列に接続され、出力側を構成
する第２のｎ型トランジスタとを有する第２のカレント
ミラーとを備える基準電圧発生回路において、 前記第１〜第３のｐ型トランジスタのソース電圧を一定
に制御するソース電圧リミッタ手段を備えることを特徴
とする基準電圧発生回路。 - 【請求項２】 前記ソース電圧リミッタ手段は、 ゲート及びドレインが抵抗を介して第１の電源に接続さ
れる第３のｎ型トランジスタと、 ドレインを介して相互に直列に接続され、前記第３のｎ
型トランジスタのドレインと第２の電源との間に挿入さ
れる第４のｐ型トランジスタ及び第５のｎ型トランジス
タと、 ドレインが前記第１の電源に接続され、ゲートが前記第
３のｎ型トランジスタのゲートに接続される第４のｎ型
トランジスタとを備え、 前記第４のｐ型トランジスタ及び前記第５のｎ型トラン
ジスタのドレイン及びゲートが共通に接続されており、
前記第４のｎ型トランジスタのドレインが前記第１のカ
レントミラー回路の前記共通に接続された第１〜第３の
ｐ型トランジスタのソースに接続される、請求項１に記
載の基準電圧発生回路。 - 【請求項３】 夫々のソースが第１の電源に接続される
第１〜第３のｐ型トランジスタから成り、前記第２のｐ
型トランジスタがレファレンス側を、前記第１及び第３
のｐ型トランジスタが出力側を、夫々構成する第１のカ
レントミラーと、 ソースが前記第１〜第３のｐ型トランジスタの対応する
ドレインに夫々接続され、ゲートが共通に接続される第
４〜第６のｐ型トランジスタから成り、前記第５のｐ型
トランジスタのドレインがゲートに接続される第１のソ
ース・ドレイン電圧制御回路と、 ドレインが前記第４及び第５のｐ型トランジスタの対応
するドレインに夫々接続され、ゲートが共通に接続さ
れ、前記第４のｐ型トランジスタのドレインがゲートに
接続される第１及び第２のｎ型トランジスタから成る第
２のソース・ドレイン電圧制御回路と、 ドレインが前記第１及び第２のｎ型トランジスタの対応
するソースに夫々接続される第３及び第４のｎ型トラン
ジスタから成り、該第３及び第４のｎ型トランジスタが
夫々レファレンス側及び出力側を構成する第２のカレン
トミラーとを備え、 前記第３のｎ型トランジスタのソースが直接に又はダイ
オードを介して、前記第４のｎ型トランジスタのソース
が抵抗を介して又は抵抗及びダイオードを介して、前記
第６のｐ型トランジスタのドレインが抵抗を介して又は
抵抗及びダイオードを介して夫々第２の電源に接続さ
れ、前記第６のｐ型トランジスタのドレインから基準電
圧が出力されることを特徴とする基準電圧発生回路。 - 【請求項４】 前記第３のｎ型トランジスタのディメン
ションが前記第４のｎ型トランジスタのディメンション
と実質的に等しく、前記第３のｎ型トランジスタのソー
スに接続されたダイオードのディメンションが、前記第
４のｎ型トランジスタのソースに接続されたダイオード
のディメンションより大きい、請求項３に記載の基準電
圧発生回路。 - 【請求項５】 前記第４のｎ型トランジスタのディメン
ションが前記第３のｎ型トランジスタのディメンション
よりも大きい、請求項３に記載の基準電圧発生回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789898A JP3156664B2 (ja) | 1998-03-25 | 1998-03-25 | 基準電圧発生回路 |
| DE69901856T DE69901856T2 (de) | 1998-03-25 | 1999-03-25 | Bezugsspannungs-Generator mit stabiler Ausgangs-Spannung |
| CN99105645A CN1234584A (zh) | 1998-03-25 | 1999-03-25 | 提供稳定输出电压的基准电压生成电路 |
| TW088104741A TW421737B (en) | 1998-03-25 | 1999-03-25 | Reference voltage generation circuit |
| EP99106053A EP0945774B1 (en) | 1998-03-25 | 1999-03-25 | Reference voltage generation circuit providing a stable output voltage |
| US09/276,151 US6204724B1 (en) | 1998-03-25 | 1999-03-25 | Reference voltage generation circuit providing a stable output voltage |
| KR1019990010239A KR100306692B1 (ko) | 1998-03-25 | 1999-03-25 | 안정된 출력 전압을 제공하는 기준 전압 발생 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789898A JP3156664B2 (ja) | 1998-03-25 | 1998-03-25 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11272345A JPH11272345A (ja) | 1999-10-08 |
| JP3156664B2 true JP3156664B2 (ja) | 2001-04-16 |
Family
ID=13646903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7789898A Expired - Fee Related JP3156664B2 (ja) | 1998-03-25 | 1998-03-25 | 基準電圧発生回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6204724B1 (ja) |
| EP (1) | EP0945774B1 (ja) |
| JP (1) | JP3156664B2 (ja) |
| KR (1) | KR100306692B1 (ja) |
| CN (1) | CN1234584A (ja) |
| DE (1) | DE69901856T2 (ja) |
| TW (1) | TW421737B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450257B2 (ja) * | 2000-02-28 | 2003-09-22 | Ｎｅｃ化合物デバイス株式会社 | アクティブ・バイアス回路 |
| US6661713B1 (en) | 2002-07-25 | 2003-12-09 | Taiwan Semiconductor Manufacturing Company | Bandgap reference circuit |
| US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
| DE10332864B4 (de) * | 2003-07-18 | 2007-04-26 | Infineon Technologies Ag | Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms |
| US6888402B2 (en) * | 2003-08-26 | 2005-05-03 | International Business Machines Corporation | Low voltage current reference circuits |
| KR100549947B1 (ko) * | 2003-10-29 | 2006-02-07 | 삼성전자주식회사 | 집적회로용 기준전압 발생회로 |
| JP2005181975A (ja) * | 2003-11-20 | 2005-07-07 | Seiko Epson Corp | 画素回路、電気光学装置および電子機器 |
| WO2005072493A2 (en) * | 2004-01-23 | 2005-08-11 | Zmos Technology, Inc. | Cmos constant voltage generator |
| CN100442642C (zh) * | 2004-01-29 | 2008-12-10 | 凌阳科技股份有限公司 | 高输出电压移转装置 |
| US7038530B2 (en) * | 2004-04-27 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same |
| KR100673102B1 (ko) * | 2004-09-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 온도 보상 셀프 리프레쉬 회로 |
| DE102005009138A1 (de) * | 2005-03-01 | 2006-09-07 | Newlogic Technologies Ag | Widerstands-Schaltkreis |
| JP2006244228A (ja) | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| US7830200B2 (en) * | 2006-01-17 | 2010-11-09 | Cypress Semiconductor Corporation | High voltage tolerant bias circuit with low voltage transistors |
| US7755419B2 (en) | 2006-01-17 | 2010-07-13 | Cypress Semiconductor Corporation | Low power beta multiplier start-up circuit and method |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| JP2008015925A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
| US7382308B1 (en) * | 2007-02-16 | 2008-06-03 | Iwatt Inc. | Reference buffer using current mirrors and source followers to generate reference voltages |
| JP5151542B2 (ja) * | 2008-02-25 | 2013-02-27 | セイコーエプソン株式会社 | バンドギャップリファレンス回路 |
| JP5051105B2 (ja) * | 2008-11-21 | 2012-10-17 | 三菱電機株式会社 | リファレンス電圧発生回路及びバイアス回路 |
| JP5326648B2 (ja) * | 2009-02-24 | 2013-10-30 | 富士通株式会社 | 基準信号発生回路 |
| JP5593904B2 (ja) * | 2010-07-16 | 2014-09-24 | 株式会社リコー | 電圧クランプ回路およびこれを用いた集積回路 |
| KR101770604B1 (ko) * | 2010-10-11 | 2017-08-23 | 삼성전자주식회사 | 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치 |
| JP2013183268A (ja) * | 2012-03-01 | 2013-09-12 | Denso Corp | コンパレータ |
| JP6058960B2 (ja) * | 2012-09-27 | 2017-01-11 | エスアイアイ・セミコンダクタ株式会社 | カレントミラー回路 |
| JP5801333B2 (ja) * | 2013-02-28 | 2015-10-28 | 株式会社東芝 | 電源回路 |
| JP5983552B2 (ja) * | 2013-07-19 | 2016-08-31 | 株式会社デンソー | 定電流定電圧回路 |
| CN104977975B (zh) * | 2014-04-14 | 2017-04-12 | 奇景光电股份有限公司 | 温度非相关的整合电压源与电流源 |
| US9710009B2 (en) * | 2015-03-13 | 2017-07-18 | Kabushiki Kaisha Toshiba | Regulator and semiconductor integrated circuit |
| FR3038467B1 (fr) | 2015-07-03 | 2019-05-31 | Stmicroelectronics Sa | Carte sans contact telealimentee |
| KR20190029244A (ko) | 2017-09-12 | 2019-03-20 | 삼성전자주식회사 | 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템 |
| JP2020042478A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体集積回路 |
| CN112491395B (zh) * | 2019-09-11 | 2024-08-20 | 中芯国际集成电路制造(上海)有限公司 | 单元电路 |
| KR20220131578A (ko) * | 2021-03-22 | 2022-09-29 | 매그나칩 반도체 유한회사 | 슬루율 가속 회로 및 이를 포함하는 버퍼 회로 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116114A (en) | 1979-02-28 | 1980-09-06 | Nec Corp | Constant voltage circuit |
| JPS6153804A (ja) | 1984-08-23 | 1986-03-17 | Nec Corp | 基準電圧発生回路 |
| JPH0714992B2 (ja) | 1985-03-07 | 1995-02-22 | ダイセル化学工業株式会社 | 電子部品封止用樹脂組成物 |
| JPH0212509A (ja) | 1988-06-30 | 1990-01-17 | Nec Corp | 定電圧回路 |
| IT1223685B (it) * | 1988-07-12 | 1990-09-29 | Italtel Spa | Generatore di tensione di riferimento completamente differenziale |
| FR2703856B1 (fr) | 1993-04-09 | 1995-06-30 | Sgs Thomson Microelectronics | Architecture d'amplificateur et application a un generateur de tension de bande interdite . |
| US5481179A (en) * | 1993-10-14 | 1996-01-02 | Micron Technology, Inc. | Voltage reference circuit with a common gate output stage |
| US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
| JP3138203B2 (ja) * | 1996-01-26 | 2001-02-26 | 東光株式会社 | 基準電圧発生回路 |
| KR0183549B1 (ko) * | 1996-07-10 | 1999-04-15 | 정명식 | 온도 보상형 정전류원 회로 |
| US5900773A (en) * | 1997-04-22 | 1999-05-04 | Microchip Technology Incorporated | Precision bandgap reference circuit |
| US6037762A (en) * | 1997-12-19 | 2000-03-14 | Texas Instruments Incorporated | Voltage detector having improved characteristics |
| US6031365A (en) * | 1998-03-27 | 2000-02-29 | Vantis Corporation | Band gap reference using a low voltage power supply |
-
1998
- 1998-03-25 JP JP7789898A patent/JP3156664B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-25 TW TW088104741A patent/TW421737B/zh not_active IP Right Cessation
- 1999-03-25 EP EP99106053A patent/EP0945774B1/en not_active Expired - Lifetime
- 1999-03-25 KR KR1019990010239A patent/KR100306692B1/ko not_active IP Right Cessation
- 1999-03-25 CN CN99105645A patent/CN1234584A/zh active Pending
- 1999-03-25 DE DE69901856T patent/DE69901856T2/de not_active Expired - Fee Related
- 1999-03-25 US US09/276,151 patent/US6204724B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11272345A (ja) | 1999-10-08 |
| CN1234584A (zh) | 1999-11-10 |
| DE69901856T2 (de) | 2003-01-30 |
| KR19990078249A (ko) | 1999-10-25 |
| KR100306692B1 (ko) | 2001-09-26 |
| DE69901856D1 (de) | 2002-07-25 |
| US6204724B1 (en) | 2001-03-20 |
| EP0945774B1 (en) | 2002-06-19 |
| EP0945774A1 (en) | 1999-09-29 |
| TW421737B (en) | 2001-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156664B2 (ja) | 基準電圧発生回路 | |
| US7301321B1 (en) | Voltage reference circuit | |
| US6943617B2 (en) | Low voltage CMOS bandgap reference | |
| US7592862B2 (en) | Digital temperature sensing device using temperature depending characteristic of contact resistance | |
| JP2596697B2 (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| KR100577560B1 (ko) | 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치 | |
| US6225855B1 (en) | Reference voltage generation circuit using source followers | |
| US7990130B2 (en) | Band gap reference voltage circuit | |
| US7609106B2 (en) | Constant current circuit | |
| JP4660526B2 (ja) | 負電圧検知回路を備えた半導体集積回路 | |
| US7902912B2 (en) | Bias current generator | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| JPH1011987A (ja) | 中間電圧発生回路及びこれを有する不揮発性半導体メモリ | |
| US6466059B1 (en) | Sense amplifier for low voltage memories | |
| US10379567B2 (en) | Bandgap reference circuitry | |
| JPH10116129A (ja) | 基準電圧発生回路 | |
| US8542060B2 (en) | Constant current circuit | |
| JP5889586B2 (ja) | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 | |
| JP3523462B2 (ja) | Ｍｏｓ半導体集積回路 | |
| JP2006133916A (ja) | 基準電圧回路 | |
| JP2007287095A (ja) | 基準電圧発生回路 | |
| JP2500985B2 (ja) | 基準電圧発生回路 | |
| US5886571A (en) | Constant voltage regulator | |
| US10873305B2 (en) | Voltage follower circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |