TW421737B

TW421737B - Reference voltage generation circuit

Info

Publication number: TW421737B
Application number: TW088104741A
Authority: TW
Inventors: Hiroyuki Kobatake
Original assignee: Nippon Electric Co
Priority date: 1998-03-25
Filing date: 1999-03-25
Publication date: 2001-02-11
Also published as: JPH11272345A; EP0945774A1; CN1234584A; EP0945774B1; KR100306692B1; JP3156664B2; DE69901856T2; US6204724B1; DE69901856D1; KR19990078249A

Description

421737 五、發明說明（i) 本發明係有關於—種生電路，特別是可於大範於半導體裝置之基準電壓產產生電路提供一穩定輸源電壓下利用此類基準電壓在各類半導體裝置中堂^ 路操作與半導體特性。和用基準電壓產生電路穩定電電壓或負電壓時，非揮發因為當需要一電壓高於源極路之升壓器電路以輸出一 ^記憶裝置利用包含電壓調節電可利用基準電壓產生電路2電壓°此時在電壓調節電路中在非揮發性記憶褒置：為：基準電塵源。之輸出電壓改變時，此變斗各假若來自基準電壓產生電路其導因於電㈣節電路之輪墨調節電5中被放大’ 壓調節電路之輸出電愿決定，壓產生明顯地變化。因電 ⑴⑽叫gate)之電Λ非揮發性記體之漂浮問少注入的電子&，而影響非捏^降低輸出電壓亦將會減能。換言之，基準電壓體之資料儲存功揮發性記憶體之可信度會有電壓之變化對於非置之=量半導體…” 半導體裝置中會明顯地改變電流。出電壓變化在半導體裝置因未符合產品標準或、=:耗的試’基準電壓產生電路之輸出電壓變化=== 成亦會造成不良的影響。篮裝置製第1圖為習知基準電壓產生電路利用二極體之帶 (bandgap )電壓之電路圖。此基準電壓產生電路包括· 第4頁 421737 五、發明說明（2) ' 第-電流鏡電路CM1，包括p通道電晶體pl、p2 ' p3，其中電晶體P2置於基準端；第二電流鏡電路，包括請道電晶體N1與N2 ’其分別與電晶體？1射2串連，且電晶體置於基準端；二極體D1則與電晶體P1與N1串接；電阻R1與二極體D2與電晶體P2與N2串接；電阻R2與二極體〇3則與電晶體 P3串接。電晶體PI、P2、P3有相同的設計尺寸，而電晶體N1 ' N2則亦有相同的設計尺寸。輸出電壓“以則由電晶體與電阻R2輸出之電流1〇決定。每—二極體D2或⑽由數個（Ν )相同設計尺寸之二極體D1相互並聯構成。電晶體P1與P2之相對應源極端點連接至一電壓源 Vdd ’而電晶體P1與P2之相對應閘極端點則相互連接。因此，電晶體P1與P2有相同的汲極電流與閘極對源極電壓。因電晶體N1與N 2之相對應閘極端相互連接，電晶體n 1與n 2 有相同閘極電壓。假設電晶體N1與⑽有相同的尺寸，電晶體N1與N2會有相同的閥電壓（threshold voltage)，並於其中供應相同源極電位。二極體D1與D2之帶隙電壓提供下列表示式： " R1 ( I〇+(kT/q)ln(I0/ISD2) ) =(Kt/q)ln(I0/ lSDl) 其中，I。為流經電晶體PI、P2、P3之電流；ISDI與丨伽為二極體D1與D2之飽和電流；T為絕對溫度；k為波兹曼 (Boltzman)常數；q為一電子之電荷。將上述式改寫成I 〇之方程式為：

Io = (l/Rl) X(Kt/q) XlnN (1)

42173 7

其中N為二極體D之數目。所以，輸出電壓¥〇111;可表示為 Vout= ^ XR1 XI〇+(kT/q) Xln(I0/N · ISD1) ’ 其中；。將第（1)式代入上述式中，Vout可表示成為：

Vout = (kT/q) χ[( z-l)lnN+ln{(Kt/q)/Ri . ISD1} + ln(N)] (2) 連接至電aa體P 1、p 2、p 3 >及極之端點標示為端點A、 B、C，端點A之電位為電晶體Nl之閥電壓vtn與二極體D〗之順向偏壓VD1之和；端點B之電位為電壓源Vdd減去電晶體p2 之閥電壓Vtp之值；端點c之電位等於第（2)式中Vout。既使供應基準電壓產生電路之電壓源電壓Vdd改變，電晶體N1以及電晶體P2之源極對汲極電壓Vsd亦不會發生變化，然而’電晶體P1、p 3、N 2卻會隨之改變。亦即流經電流鏡CM1與CM4之電流I。以及輸出電壓v〇ut會隨之改變。如前所述，在半導體裝置中，基準電壓的變化會導致許多缺點。所以’基準電壓產生電路之輸出應限制在一較小的範圍内。第2圖所示為一般電晶體之電流對電壓之特性圖，在閘極對源極電壓V g s為定值時進行量測。在第2圖中，γ軸表示沒極電流I d ’ X軸表示源極對及汲極電壓Vsd。在電晶體中’當增加源極對汲極電壓Vsd隨閘極對源極電壓VgS固定在一定值，及極電流Id增加。當M0S電晶體之通道長度 (源極至沒極之距離）減小時，空乏層效應之影響會非常明顯。

第6頁 421737 五、發明說明（4) 第3圖為汲極電流隨電壓源電壓vdd變化之情形。當電晶體N1與N2決定出輸出電流丨2時，連接作為一二極體形式之電晶體P2之源極至汲極電壓Vsd會被決定。電晶體P3之閘極電壓亦會被決定。當電壓源電壓^^改變時，電晶體 P 3中源極對汲極電壓v s d會增加。此時，假若相對地縮短通道長度L· ’輸出電流會彳良明顯地由丨2變為匕。在基準電壓產生電路中，因電壓源電壓而變化之輸出電流可以利用增加通道長度L的方式，如第2圖所示限定在一小範圍内。然而’當通道長度增加時，通道寬度亦需增寬以維持電晶體之導通性’此將造成需增加晶片之表面積。 - 因此，本發明之一目的，在於提供一種基準電壓產生電路其所產生之輸出電壓可精择地分佈在一大範圍内，而不需增加晶片之表面積。本發明所提供一種基準電壓產生電路包括一第一電流 ί笛ί括具Γ第一導電形式之一第一'二'三電晶體’該至第二電晶體之源極相連接，分別形成該第一電流一之第輸出端、一基準端、以及一第二輸出端；—第電·^鏡包括具與該第一導電形式相反之第二導電形式 :第四與一第五電晶體，分別形成該第二電流鏡之一基與—輸出端；該第四與第五電晶體分別依序與該第二 ^ _ 一電晶體相連接；一第一與第二電流源分別依序與該 —與第五電晶體以及該第三電晶體連接，用以定義流經之電流；以及一電壓控制裝置，將該第一與第三電晶體之

421 73 7 五、發明說明（5) 一源極至汲極電壓控制在一特定範圍内。本發明之另一特徵在上述基準電壓控制裝置將該第一盥第二電產生電路中，該電源電塵減去—固定位準第-電晶體之邊極電遷控制在電塵為讓本發明之上述和其他目的、顯易懂，下文特舉一較佳f施例#寺^、優點能更明細說明如下：佳Α例’並配合所附圖式，作詳圖示之簡單說明：圖係顯示習知基準電壓產生電路之電路圖· 度L之效對源極^及極亨壓之通道長开·第3 0係顯示及極電流I d隨源極至沒極電壓變化情 ^圖係顯示根據本發明之第一實施例中生電路之電路圖；座第5圖係顯不電流鏡中p通道電晶體P2與P3之電壓對雷流特性圖；疋王打电第6圖所示為源極至汲極電壓控制電路中電晶體巧 Ρ 6之電壓對電流特性圖；第7圖所示為顯示根據本發明之第二實施例中基準壓產生電路之電路圖；以及第8圖係顯不顯示根據本發明之第三實施例中基準壓產生電路之電路圖。符號說明：

42 彳 73 7 五、發明說明（6)

Vdd、Vddl〜電壓源；Vout〜輸出電壓；Vsg〜源極至閘極電壓；Vsd、Vsdl、Vsd2〜源極至及極電壓；vtn、 Vtp〜閥電壓；CM1、CM4〜電流鏡；p卜P27、N1-N24〜電晶體，Rl-R23〜電阻；D1-D3〜二極體；Ifl~i3〜電流；id 〜汲極電流；51〜電壓控制器；以及52〜基準電壓產生電路。實施例：以下實施例請參閱附圖，各圖中相同構造功能之元件將以相同記號標示。 . 請參閱第4圖為顯示根據本發明之第一實施例中基準電壓產生電路之電路圖，包括第一電流鏡電路以1，第一源極至汲極電壓控制電路Vsdl，第二源極至汲極電壓控制，路Vsd2，以及第二電流鏡電路CM2。第一電流鏡電路己括置於基準端之P通道電晶體p2以及置於輸出端之p通道

，晶體P1與P3。第一源極至沒極電壓控制電路Vsdl包括P '，電M體？4砰6，其閘極端相連接且電晶體p5之汲極與 t目ί接。第二源極至汲極電壓控制電路Vsd2包括N通極相；&Ν3與N4 ’纟閘極端相連接且電晶體N3之汲極與閘晶體

Nil及Ϊ。第二電流鏡電路⑻置於基準端之N通道電於輸出端之N通道電晶體μ。 -電、士诵：P1 - P4、N3與N1自電壓源Vdd依序串接形成第接形成第_ /電曰日體？2、P5、N4與旧自電壓源Vdd依序串接形$ m電/瓜通路。電晶體P3與P6自電壓源Vdd依序串按形成第三電流通路。

第9頁 421737 五、發明說明（7) ' --- λ此基準電壓產生電路還包括一二極體D1連接於電端與 =一電流通路中電晶體N1之源極之間；電阻R1與二極體β2 阳串接於地端與第二電流通路中電晶體N2之源極之間；電 2與一極體D3則串接於地端與第二電流通路中電晶體p6 極之間。電晶體？6之汲極形成輸出端v〇ut。二極體p2 ^ 3各包括複數（N)個二極體，其與二極體di有相同的設尺寸且相互並聯連接。圖與第6圖係表示本發明實施例中基準電壓產生電曰之操作情形’分別顯示至於基準端與輸出端之P通道電 ίΞ之電壓對電流特性。第5圖中數字⑴气(9)係為操作描述電晶體Ρ 2與p 3之操作。一帶擬做為—電流源，且二極體di與D2提供 ”” ’電流“則如前習知技術中所述為一預設值。極Λ2)Λ=2之閑極與淡極相連接’其没極電流id與源極至波極電壓Vsd會表規ψ -技讲杜从 m 特性。因此，根據電流 1 z可決疋源極至汲極電壓Vsd。極乂3)ΛΡ3極至源極電壓為定值’其汲極電流以與源極至汲極電壓Vsd會顯現定電流特性。 ⑷晶體P2與p3之對應閘極端點相連接電 =極至源極電MVgs等於電晶體P2之源極 ::電請咖操作於第5圖兩特性曲線之交：壓二以下將詳述電晶體Ρ5與？6之操作。因電晶體Μ之問極第10頁 421737 五 '發明說明（8) -------- 與汲極相連，電晶體P5之汲極電壓等於電壓源vdd減晶體P2與P5之閥電壓值和。電晶體？6之汲極電壓等於源Vdd減去電晶體P2舆P5之閥電壓值和，並加入之閥電壓。電晶體P之閥電壓等於電晶體p6。因此，電曰體P6之源極電壓等於電壓源Vdd減去電晶體p2之閥電壓，曰且電晶體P2之汲極電壓等於電晶體P3 ^如上所述，’ P3之汲極電流等於i2。日日- (5) 因電晶體P5置於電晶體P2所在第二電流通路上，電流12會流經電晶體P5。 (6) 因電晶體p 5之閘極源汲極相連，電晶體p 5之沒極電流Id與源極至汲極電壓Vsd之關係形成二g體特性。因此’當汲極電流Is被決定時，相對會決定出源極至汲極壓Vsd。 (7) 假設電晶體P 6之源極連接至一定電壓源，電晶體 P6顯現如電晶體P3之定電流特性。特別是，電晶體問極至源極電壓Vgs所顯現特性曲線與電晶體P5中源極至汲極電壓Vsd(P5)相同。當電晶體P6之源極至汲極電壓vsd等於源極至汲極電壓Vsd (P5 )時，電晶體P6之汲極電流13會相等於汲極電流12。 (8) 當源極電壓Vdd增加時，在第一源極至汲極電壓控制電路Vsdl之輸出端上，電晶體P6之源極至汲極電壓Vsd 亦隨之增加，此因跨電阻R2之電壓為一固定值。因此，電晶體P 6之汲極電流I 3會有增加趨勢。然而’如步驟（4 ) 中所述’電晶體P3限制流經的電流，造成電晶體之汲極電 mm ημγ 第11頁 421737 五、發明說明（9) " ' "——-—-— 壓輕微地降低。 (9)結果，電晶體!>6之閘極至源極電壓以忌降低；所以，既使電壓源電壓Vdd上升，電晶體？6之汲極電流’ί3 會固定在電晶體Ρ2所決定之電流ι2。 ^上述步驟中僅描述電晶體Ρ2與Ρ3以及Ρ5與Ρ6之操作情形’相同的操作方法可應用在電流鏡電路CM1輸出端之Ρ ^ 道電晶體Ρ1以及電流鏡電路⑶‘輸出端通道電晶體Ν2。在本發明之第一實施例中，利用源極至汲極電壓控制電路控制電流鏡電路輸出端上電晶體之源極至汲極電壓，而限制輸出電流之變化。特別是較f知技術額外利用ρ通道電晶體Ρ4-Ρ6以及Ν通道電晶體Ν3與1^4之帶-隙電壓，將電流鏡電路輸出端上電晶體P1、ρ3、Ν2之源極至汲極電壓 Vsd予以限制。結果，發生於負載電阻R1與”之電壓變化可以加以限制’因而產生高精確度的基準電壓。既使所使用的電2體有較短的通道長度L，仍可穩定輸出電壓；所以，穩定的輸出電壓與降低晶片面積的目的可以同時並存。明參閱第7圖’為本發明中一第二較佳實施例，與第一較佳實施例不同處在於省略二極體以^^，且電晶體㈣之尺寸為N1之倍數（如4倍）。假設電晶體N1_N3有一閥電壓Vth，電晶體有閥電壓Vtp，且電流〖1至匕分別流經第一至第二電流通路’電晶體N 3之汲極電壓則變為 2Vtn ’因此’電晶體N4之源極電壓假設為Vtn ^當電壓源電壓Vdd改變時，電晶體N2之汲極電壓Vsd為定值；所以，

421737

既使電壓源電壓Vdd變化，電晶體N2之汲極電流込仍為定值。因此利用本發明之基準電壓產生電路可限定電流 19之變化。五、發明說明（ίο) 相同地，在電流鏡CM1之電晶體Pl_P3f，源極至汲極電壓Vsd可限制在p通道電晶體之閥電壓Vtp。電晶體ρι之汲極電璧等於電晶體P3 ’丨等於電壓源Vdd減去p通道電晶體之閥電壓Vtp。因此’蕞電壓源電壓Vdd變化時，電晶體pi-pq之葚一源極至没極電崎固定在一定值。可維持固定。請參閱第8圖’為根據本發明之第三較^實施例，包括基準電壓產生部分5 2，與第1圖所示相同，以及一電壓限制器51 ’提供於基準電壓產生部分52之電壓源端。第3圖顯示基準電壓產生部分52中源極電流隨電壓源 V d d 1變化之情形。當電晶體n 1與n 2決定輸出電流12時，連接作為二極體之電晶體P2之源極至汲極電壓Vsci亦可被決 < °電晶體P3之閘極電壓亦接著被決定。當電壓源電壓 Vddl變化時’電晶體P3之源極至汲極電壓Vsd會增加此時，若通道長度相對地減小’輸出電流會明顯地由12改變為I 3。電壓限制器51包括電阻R23，N通道電晶體N23、N24、 N25，以及p通道電晶體P27。電晶體N23、P27、N25皆連接成為二極體。電阻2 3與電晶體[^23、？27、以25依序串接於電壓源Vdd與地端之間。調節電阻R23產生一預設電流流經

第13頁 421737 分五、發明說明（11) ==3、P25、以及奶。電晶舰3、m、以及_之雷：'及極相連接。0閥電壓Vtp加電壓Vtn形成於每 =曰=23、P25、以及N25之間，電晶體N23可設為 (y P + 2Vtn)。以電晶體N24作為—源極隨耗（s〇urce 電路。電晶體⑽4之源極電壓等於電晶體24之 =電壓減去閥電MVtn D因此，電晶體腿之源極電壓可 φ i^ P +V t η )，例如，大約為2伏特。電晶體2 4之汲極曰μ、、至基準電壓產生部分52之電壓源線Vddl。調整電曰日體N 2 3補償電晶體n ? 4夕厭g ^ ^ XTOC…，婼之歷降。假若可利用電晶體P2Y與 25或當電晶體N24有相對小的閥電壓時而獲得足夠大的電壓’則電晶體N23可予以去除。電壓限制器之特性並不 :限制本發明之範疇’自可依據電壓源變化加以調整限制在一個小範圍内。 .根據本發明之實施例，調整電壓限制器5丨可對構成基準電壓產生部分52之第-電流鏡電路CM1中p通道電晶體ρι 至P3之電壓源電位加以限制，藉此將每一電晶體μ至之源極至没極電壓限制在一預設範圍。如則所述，輸入基準電壓產生部分52中電晶體pi_pg 之電壓源電壓利用電壓限制的方式保持在一固定位準，使基準電壓產生電路中可輸出一電壓於精確範圍内；例如，當電壓源電壓Vdd範圍從2· 〇伏特至5. 0伏特。但此所因而增加基準電壓產生電路之晶片面積並不會造成影響。此實施例需要額外面積以形成電壓限制器電路5丨。然而，因MOSFET所佔面積隨通道長度L之平方之比例縮小/、、、

第14頁 421737 五、發明說明（12) 既使加入電壓限制器後，基準電麼產生電路所佔面積仍可因減小通道長度而降低。例如，M〇SFET之通道長度由 //in降低至時，MOSFET所佔面積可縮減25伴。雖然本發明已以較佳實施例揭露如上，然^並非用以限定本發明.，任何熟習此技藝者，在不脫離本發明之精和範園内，當可作更動與潤飾，因此本發明之保護範圍♦ 視後附之申清專利範圍所界定者為準。田

第15頁

Claims

六、申請專利範圍 1♦一種基準電壓產生電路，包括：一第一電流鏡，包括具一第一導電形式之一第—、 — 二電晶體，該等第一至第三電晶體之源極相連接，八別形成該第一電流鏡之一第一輸出端、—基準端'以二第二輸出端； — 一第二電流鏡，包括具與該第一導電形式相反之第二導電形式之一第四與一第五電晶體，分別形成該第二電^ 鏡，一基準端與一輸出端；該第四與第五電晶體分別依$ 與該第一與第二電晶體相連接；、二第一與第二電流源分別依序與該第二與第五電晶體、及；第二電晶體連接，用以定義流經之電流；以及 ~ 、一電壓控制裝置’將該第一與第三電晶體之—源極至汲極電壓控制在一特定範圍内。 2·如申請專利範圍第1項所述之電路，其中該電壓控制裝置將該第一與第三電晶體之汲極電壓控制在電壓源電壓減去一固定位準。 3, 如申請專利範圍第1項所述之電路，其中該第一至第二電晶體之源極連接至一電壓源D 4. 如申請專利範圍第1項所述之電路’其中該電壓控制裝置包括具該第二導電形式之一第六電晶體，其有一源極連接至一電壓源、一汲極連接至該第—至第三電晶體^ 源極、以及一閘極，該閘極電壓電壓為該地一至第三體之一㈤t壓與該第四與第s電晶#之一間電愿總和之: 相對電壓值。

42 173 7 六、申請專利範圍 5. 如申請專利範圍第1項所述之電路，其中該電壓控制裝置包括具該第二導電形式之一第六電晶體，其有一源極連接至一電壓源、一汲極連接至該第一至第三電晶體之源極、以及一閘極，該閘極電壓電壓為該地一至第三電晶體之一閥電壓兩倍與該第四與第五電晶體之一閥電壓總和之一相對電壓值。 6. 如申請專利範圍第1項所述之電路，其中該電壓控制裝置包括一第三電流鏡，其包括具該第一導電形式之第六至第八電晶體，分別形成該第三電流鏡之一第一出端、一基準端、以及一第二輸出端；以及一第四電流鏡，包括具該第二導電形式之第九與第十電晶體，分別形成該第四電流鏡之之一基準端與一輸出端；該第六與第九電晶體依序連接於該第一與第四電晶體之汲極之間，該第七與第十電晶體依序連接於該第二與第五電晶體之汲極之間。 7. 如申請專利範圍第1項所述之電路，其令該第四、第五、與第三電晶體分別經由一第一二極體、相串聯之一地伊甸組與一第二二極體、以及相串聯之一第二電阻與第三二極體連接至一電壓源，且該第一與第二電阻分別形成該第一與第二電流源。 8. 如申請專利範圍第7項所述之電路，其中每一該第二與第三二極體包括複數二極體，其並聯連接且與該第一二極體具一相同設計尺寸。

第17頁