KR100673102B1 - 온도 보상 셀프 리프레쉬 회로 - Google Patents

온도 보상 셀프 리프레쉬 회로 Download PDF

Info

Publication number
KR100673102B1
KR100673102B1 KR1020040077110A KR20040077110A KR100673102B1 KR 100673102 B1 KR100673102 B1 KR 100673102B1 KR 1020040077110 A KR1020040077110 A KR 1020040077110A KR 20040077110 A KR20040077110 A KR 20040077110A KR 100673102 B1 KR100673102 B1 KR 100673102B1
Authority
KR
South Korea
Prior art keywords
voltage
temperature
unit
transistor
reference voltage
Prior art date
Application number
KR1020040077110A
Other languages
English (en)
Other versions
KR20060028094A (ko
Inventor
홍윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040077110A priority Critical patent/KR100673102B1/ko
Priority to US11/148,562 priority patent/US7471136B2/en
Publication of KR20060028094A publication Critical patent/KR20060028094A/ko
Application granted granted Critical
Publication of KR100673102B1 publication Critical patent/KR100673102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도 보상 셀프 리프레쉬 회로에 관한 것으로써, 특히, 저전력 메모리 제품에서 공정 스큐와 전압 변화에 대응하여 일정한 셀프 리프레쉬 주기를 유지하고 온도의 변화에 따라 셀프 리프레쉬 주기를 변화시킴으로써 안정적인 전류 특성을 유지할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명의 기준전압 발생부는 공정 스큐(Process skew)를 줄이기 위해 위들러 타입의 내부 전원전압을 사용하고, LVT(Low VT Transistor) 구조의 NMOS트랜지스터를 구비하여 온도 감지부와 동일한 전압 변동량을 갖도록 함으로써 공정 스큐에 대응하여 일정한 발진신호의 주기를 유지할 수 있게 된다.

Description

온도 보상 셀프 리프레쉬 회로{Temperature Compensated Self Refresh circuit}
도 1은 종래의 온도 보상 셀프 리프레쉬 회로에 관한 회로도.
도 2는 도 1의 각 노드에 관한 전압 파형도.
도 3은 종래의 온도 보상 셀프 리프레쉬 회로에 대한 시뮬레이션도.
도 4는 본 발명에 따른 온도 보상 셀프 리프레쉬 회로에 관한 회로도.
도 5는 본 발명에 따른 온도 보상 셀프 리프레쉬 회로에 대한 시뮬레이션도.
본 발명은 온도 보상 셀프 리프레쉬 회로에 관한 것으로써, 특히, 저전력 반도체 메모리 제품에서 온도에 따라 셀프 리프레쉬 주기를 변화시키고 프로세스 스큐와 외부 전원에 대응하여 안정적인 리프레쉬 주기를 생성할 수 있도록 하는 기술이다.
일반적으로 셀프 리프레쉬(Self refresh)란 디램(Dynamic random access memory : DRAM) 등의 반도체 메모리 장치가 대기 상태에서 메모리 셀 내에 저장된 데이타를 유지하기 위해 자체적으로 내부에서 일정주기(기본주기)를 갖고 리프레쉬 를 수행하는 것을 의미한다.
그런데, 셀프 리프레쉬 동작시에는 온도가 높은 경우를 가정하여 리프레쉬 주기를 결정하기 때문에 온도가 낮은 경우 리프레쉬 주기가 길어지는 것을 고려하지 않아도 된다. 하지만, 온도가 높은 경우 리프레쉬 주기를 그대로 생성하기 때문에 불필요한 전류가 소모된다.
이를 위해, 도 1에서와 같이 칩내에서 온도 변화를 감지하여 온도에 따른 셀프 리프레쉬 주기를 자동으로 조절해주는 온도 보상 셀프 리프레쉬 회로가 개시된 바 있다.
종래의 온도 보상 셀프 리프레쉬 회로는, 비교부(1), 기준전압 발생부(2), 로직부(3) 및 온도 감지부(4)를 구비한다.
여기서, 비교부(1)는 PMOS트랜지스터 P1,P2, NMOS트랜지스터 N1~N3 및 캐패시터 C1,C2를 구비한다. PMOS트랜지스터 P1,P2는 공통 게이트 단자가 PMOS트랜지스터 P2의 드레인 단자와 연결되고, 공통 소스 단자를 통해 전원전압 V가 인가된다.
NMOS트랜지스터 N1는 PMOS트랜지스터 P1과 NMOS트랜지스터 N3 사이에 연결되어 게이트 단자가 노드 (A)와 연결된다. NMOS트랜지스터 N2는 PMOS트랜지스터 P2와 NMOS트랜지스터 N3 사이에 연결되어 게이트 단자가 노드 (B)에 연결된다. NMOS트랜지스터 N3는 NMOS트랜지스터 N1,N2와 접지전압단 사이에 연결되어 게이트 단자를 통해 제어신호 VLR가 인가된다.
캐패시터 C1는 노드 (A)와 접지전압단 사이에 연결되고, 캐패시터 C2는 노드 (B)와 접지전압단 사이에 연결된다.
그리고, 기준전압 발생부(2)는 전원전압 V 인가단과 접지전압단 사이에 직렬 연결된 NMOS트랜지스터 N4,N5를 구비한다. NMOS트랜지스터 N4는 전원전압 V 인가단과 노드 (B) 사이에 연결되어 게이트 단자가 소스 단자와 공통 연결된다. 그리고, NMOS트랜지스터 N5는 노드 (B)와 접지전압단 사이에 연결되어 게이트 단자가 노드 (B)에 연결된다.
또한, 로직부(3)는 인버터 IV1~IV4와 낸드게이트 ND1를 구비한다. 인버터 IV1~IV3는 비교부(1)의 출력신호를 반전 지연한다. 낸드게이트 ND1는 온도감지 동작신호 TEMPON, 발진 스트로브 신호 TOSCRSTB 및 인버터 IV3의 출력을 낸드연산한다. 인버터 IV4는 낸드게이트 ND1의 출력을 반전한다.
또한, 온도 감지부(4)는 PMOS트랜지스터 P3,P4와 NMOS트랜지스터 N6~N8 및 인버터 IV5를 구비한다.
여기서, PMOS트랜지스터 P3는 전원전압 V 인가단과 NMOS트랜지스터 N6의 소스 단자 사이에 연결되어 게이트 단자를 통해 인버터 IV4의 출력이 인가된다. 그리고, PMOS트랜지스터 P4는 전원전압 V 인가단과 노드 (A) 사이에 연결되어 게이트 단자를 통해 인버터 IV4의 출력이 인가된다.
또한, NMOS트랜지스터 N6~N8는 노드 (A)와 접지전압단 사이에 직렬 연결된다. 여기서, NMOS트랜지스터 N6의 게이트 단자는 노드 (A)와 연결되고, NMOS트랜지스터 N7는 드레인 단자와 게이트 단자가 공통 연결되며, NMOS트랜지스터 N8의 게이트 단자는 인버터 IV4의 출력과 연결된다. 인버터 IV5는 인버터 IV4의 출력을 반전하여 발진신호 TEMPOSC를 출력한다.
이러한 구성을 갖는 종래의 온도 보상 셀프 리프레쉬 회로의 동작 과정을 도 2의 전압 파형도를 참조하여 설명하면 다음과 같다.
먼저, 온도감지 동작신호 TEMPON의 인가시 노드 (A)가 전원전압 레벨(1.5V)에서 플로팅 상태로 천이한다. 이에 따라, 노드 (A)에 인가된 전류는 다이오드 형태의 NMOS트랜지스터 N6,N7를 통해 접지전압단으로 흐르게 된다.
이후에, 노드 (A)가 비교부(1)의 기준전압인 노드 (B)의 전압 레벨(0.75V) 이하가 될 경우 발진신호 TEMPOSC를 하이 펄스로 출력한다.
이때, 온도가 상승할 경우 2단 구조의 다이오드인 NMOS트랜지스터 N6,N7의 문턱전압이 낮아지게 된다. 이에 따라, 전류가 상승하면서 노드 (A)의 전압 레벨이 비교부(1)의 기준전압 레벨에 보다 빨리 도달하면서 발진신호 TEMPOSC를 하이 펄스로 출력한다. 따라서, 온도가 높을수록 발진신호 TEMPOSC의 주기가 빨라지게 된다.
그런데, 종래의 온도 보상 셀프 리프레쉬 회로는 공정 스큐(Process skew)가 변화함에 따라 다이오드 형태의 NMOS트랜지스터 N6,N7의 문턱전압과 전류가 모두 변하게 된다. 이에 따라, 공정 스큐의 변화로 인해 NMOS트랜지스터 N6,N7의 다이오드가 2단 구조일 경우 2*△V의 전압 변화가 발생하여 발진신호 TEMPOSC의 주기가 7배 이상이 차이가 나게 된다.
따라서, 종래의 온도 보상 셀프 리프레쉬 회로에서 어느 정도의 공정 스큐를 줄이기 위해, 기준전압 발생기(2)에 위들러 타입(Widlar type)의 레퍼런스 전압 (VDL_S)을 사용하는 회로가 개시된 바 있다. 이러한 종래의 회로는 기준전압 노드 (B)에 내부에서 생성된 일정한 레퍼런스 전압 VDL_S을 공급하여 2*△V-△V=△V의 전압 변화를 감소시키도록 한다.
하지만, 이러한 위들러 타입의 전압은 도 3의 시뮬레이션도에서 보는 바와 같이 NMOS트랜지스터와 PMOS트랜지스터의 공정이 SS와 FF 일때는 실제적으로 전압의 변화가 반으로 줄어들게 되지만, SF와 FS에서는 전압 변화가 커지게 됨을 알 수 있다.
즉, 종래의 온도 보상 셀프 리프레쉬 회로는 PMOS트랜지스터와 NMOS트랜지스터의 공정에 따라서 스큐가 변하기 때문에 전압 변화가 커지게 된다. 이에 따라, 종래의 회로는 공정 스큐와 전압의 변화에 따라 셀프 리프레쉬 주기가 변동하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 저전력 메모리 제품에서 공정 스큐와 전압 변화에 대응하여 일정한 셀프 리프레쉬 주기를 유지하도록 하여 전류의 소모를 줄일 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 온도 보상 셀프 리프레쉬 회로는, 기준전압과, 온도 변화에 따라 가변되는 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 비교부; 온도감지 동작신호의 활성화시 비교기의 출력을 일정시간 지연하여 발진신호의 발생을 제어하는 로직부; 온도 변화에 따라 가변되는 전압을 비교부에 출력하는 온도 감지부; 및 파워 업 신호의 활성화시 인가되는 일정한 내부 전원전압에 따라 구동되며, 온도 감지부와 동일한 공정 및 전압에 대한 전압 변동량을 갖는 기준전압을 생성하여 비교부에 출력하는 기준전압 발생부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 온도 보상 셀프 리프레쉬 회로의 회로도이다.
본 발명은 비교부(10), 기준전압 발생부(20), 로직부(30) 및 온도 감지부(40)를 구비한다.
여기서, 비교부(10)는 기준전압과 온도 감지부(40)의 출력전압을 비교하여 그 비교결과에 대응되는 하이 또는 로우 레벨의 신호를 출력한다. 기준전압 발생부(20)는 온도 감지부(40)와 동일한 전압 값을 갖도록 기준전압을 생성한다.
로직부(30)는 비교부(10)의 출력신호를 반전 지연시켜 발진신호 TEMPOSC의 펄스폭을 제어하고, 비교부(10)의 출력과 온도 변화에 무관하게 일정한 주기를 갖는 발진 스트로브 신호 TOSCRSTB와 온도감지 동작신호 TEMPON에 따라 발진신호 TEMPOSC의 발생을 제어한다. 온도 감지부(40)는 온도변화에 따라 가변되는 전압을 비교부(10)에 출력한다.
그 상세 구성을 살펴보면, 비교부(10)는 PMOS트랜지스터 P5,P6, NMOS트랜지스터 N9~N11 및 캐패시터 C3,C4를 구비한다. PMOS트랜지스터 P5,P6는 공통 게이트 단자가 PMOS트랜지스터 P6의 드레인 단자와 연결되고, 공통 소스 단자를 통해 일정 한 내부 전원전압 VDL_S가 인가된다.
NMOS트랜지스터 N9는 PMOS트랜지스터 P5과 NMOS트랜지스터 N11 사이에 연결되어 게이트 단자가 노드 (C)와 연결된다. NMOS트랜지스터 N10는 PMOS트랜지스터 P6와 NMOS트랜지스터 N11 사이에 연결되어 게이트 단자가 노드 (D)에 연결된다. NMOS트랜지스터 N11는 NMOS트랜지스터 N9,N10와 접지전압단 사이에 연결되어 게이트 단자를 통해 제어신호 VREFC가 인가된다.
캐패시터 C3는 노드 (C)와 접지전압단 사이에 연결되고, 캐패시터 C4는 노드 (D)와 접지전압단 사이에 연결된다.
그리고, 기준전압 발생부(20)는 PMOS트랜지스터 P7,P8, NMOS트랜지스터 N12~16 및 저항 R을 구비한다.
여기서, PMOS트랜지스터 P7,P8는 공통 게이트 단자가 PMOS트랜지스터 P7의 드레인 단자와 연결되고, 공통 소스 단자를 통해 내부 전원전압 VDL_S이 인가된다. 그리고, NMOS트랜지스터 N12는 PMOS트랜지스터 P7과 접지전압단 사이에 연결되어 게이트 단자를 통해 파워 업 신호 PWUP가 인가된다.
또한, NMOS트랜지스터 N13,N14는 PMOS트랜지스터 P7과 저항 R 사이에 직렬 연결되어 LVTTL(Low Voltage Transistor-Transistor Logic) 형태를 이룬다. 여기서, NMOS트랜지스터 N13는 NMOS트랜지스터 N15와 게이트 단자가 공통 연결된다. 그리고, NMOS트랜지스터 N14는 게이트 단자가 드레인 단자와 공통 연결된 다이오드 형태를 갖는다. 저항 R은 NMOS트랜지스터 N14와 접지전압단 사이에 연결된다.
또한, NMOS트랜지스터 N15,N16는 PMOS트랜지스터 P8과 접지전압단 사이에 직 렬 연결된다. 여기서, NMOS트랜지스터 N15는 게이트 단자가 드레인 단자와 공통 연결된다. NMOS트랜지스터 N16는 게이트 단자가 드레인 단자와 공통 연결된 다이오드 형태를 갖는다. PMOS트랜지스터 P8와 NMOS트랜지스터 N15의 공통 드레인 단자는 노드 (D)와 연결된다.
또한, 로직부(30)는 인버터 IV6~IV9와 낸드게이트 ND2를 구비한다. 인버터 IV6~IV8는 비교부(10)의 출력신호를 반전 지연하여 발진신호 TEMPOSC의 펄스폭을 일정 기간 동안 유지하도록 한다. 낸드게이트 ND2는 온도감지 동작신호 TEMPON, 온도 변화와 무관하게 일정한 주기를 갖는 발진 스트로브 신호 TOSCRSTB 및 인버터 IV8의 출력을 낸드연산한다. 인버터 IV9는 낸드게이트 ND2의 출력을 반전한다.
또한, 온도 감지부(40)는 PMOS트랜지스터 P9,P10와 NMOS트랜지스터 N17~N19 및 인버터 IV10를 구비한다.
여기서, PMOS트랜지스터 P9는 내부 전원전압 VDL_S 인가단과 NMOS트랜지스터 N17의 소스 단자 사이에 연결되어 게이트 단자를 통해 인버터 IV9의 출력이 인가된다. 그리고, PMOS트랜지스터 P10는 내부 전원전압 VDL_S 인가단과 노드 (C) 사이에 연결되어 게이트 단자를 통해 인버터 IV9의 출력이 인가된다.
또한, NMOS트랜지스터 N17~N19는 노드 (C)와 접지전압단 사이에 직렬 연결된다. 여기서, NMOS트랜지스터 N17의 게이트 단자는 노드 (C)와 연결되고, NMOS트랜지스터 N18는 드레인 단자와 게이트 단자가 공통 연결되며, NMOS트랜지스터 N19의 게이트 단자는 인버터 IV9의 출력과 연결된다. 인버터 IV10는 인버터 IV9의 출력을 반전하여 발진신호 TEMPOSC를 출력한다.
이러한 구성을 갖는 본 발명은 온도 감지부(40)의 직렬 연결된 다이오드 구조의 NMOS트랜지스터 N17,N18에 흐르는 전류가 온도의 변화에 따라 달라지는 것을 이용한다. 그리고, 비교부(10)에서 기준전압 노드 (D)의 출력과 NMOS트랜지스터 N17,N18를 통해 온도에 따라 가변적으로 변화하는 전압을 비교하여 발진신호 TEMPOSC가 온도 변화에 따라 가변적인 주기로 발생되도록 한다.
그 상세한 동작 과정을 도 5의 시뮬레이션도를 참조하여 설명하면 다음과 같다.
먼저, 기준전압 발생부(20)는 파워 업 신호 PWUP의 활성화시 NMOS트랜지스터 N12가 턴온되어 PMOS트랜지스터 P7,P8의 게이트 단자에 접지전압을 공급한다.
이에 따라, PMOS트랜지스터 P7,P8가 턴온되면 기준전압 공급 노드 (D)에 일정한 내부 전원전압 VDL_S이 공급된다. 그리고, NMOS트랜지스터 N13~16가 모두 턴온되어 기준전압 공급 노드 (D)에 인가되는 전압을 조정한다. 그리고, 저항 R 값의 조정을 통해 최종적으로 출력되는 발진신호 TEMPOSC의 기본 주기를 트리밍(Trimming)한다.
한편, 온도 보상 기능을 수행하기 이전에는 온도감지 동작신호 TEMPON가 로우 레벨로 비활성화되므로 PMOS트랜지스터 P10의 턴온에 따라 노드 (C)의 전압은 전원전압 레벨(1.5V)로 프리차지된다. 그리고, 비교부(10)의 캐패시터 C3가 전원전압 레벨로 충전된다.
이후에, 온도감지 동작신호 TEMPON의 활성화시 로직부(30)의 출력이 하이 레벨로 천이한다. 이에 따라, PMOS트랜지스터 P9,P10이 턴오프되고 NMOS트랜지스터 N19가 턴온되어 온도 감지부(40)가 온도 보상 기능을 수행한다.
이어서, PMOS트랜지스터 P9,P10가 턴오프되면 노드 (C)가 전원전압 레벨(1.5V)에서 플로팅 상태로 천이하여 전압 강하가 발생한다. 그리고, 노드 (C)에 인가된 전류는 다이오드 형태의 NMOS트랜지스터 N17,N18를 통해 접지전압단으로 흐르게 된다. 이때, 노드 (C)에 발생하는 전압 강하의 정도는 NMOS트랜지스터 N17,N18에 흐르는 전류량에 의해 결정된다.
다음에, 노드 (C)의 전압 강하로 인해 캐패시터 C3의 전압이 방전되기 시작한다. 이때, 비교부(10)는 노드 (C)의 전압과 기준전압 노드 (D)의 전압을 비교하여 그 비교 결과에 대응되는 하이 또는 로우 레벨의 신호를 출력한다. 즉, 노드 (C)의 전압 레벨이 비교부(10)의 기준전압 노드 (D)의 전압 레벨 이하가 될 경우 발진신호 TEMPOSC를 하이 펄스로 출력한다.
이때, 온도가 상승할 경우 2단 구조의 다이오드인 NMOS트랜지스터 N15,N16의 문턱전압이 낮아지게 된다. 이에 따라, 전류가 상승하면서 노드 (C)의 전압 레벨이 비교부(10)의 기준전압 레벨에 보다 빨리 도달하면서 발진신호 TEMPOSC를 하이 펄스로 출력한다.
따라서, 온도에 따라 다이오드에 흐르는 전류량이 달라지는 특성을 이용하여 온도가 높을수록 발진신호 TEMPOSC의 주기가 빨라지도록 제어하고 저온에서 발진신호 TEMPOSC의 주기가 느려지도록 제어한다.
이때, 공정 스큐(Process skew)가 변화함에 따라 다이오드 형태의 NMOS트랜지스터 N17,N18의 문턱전압과 전류가 모두 변하게 된다. 공정 스큐의 변화로 인하 여 2단 구조의 NMOS트랜지스터 N17,N18에 2*△V의 전압 변화가 발생하게 된다.
하지만, 본 발명의 경우 기준전압 발생부(20)의 NMOS트랜지스터 N13,N14 및 NMOS트랜지스터 N15,N16가 NMOS트랜지스터 N17,N18와 동일한 공정 및 전압에 대한 전압 변동량 2*△V를 갖기 때문에 공정 스큐에 대한 전압의 변화가 발생하지 않게 된다.
즉, 기준전압 발생부(20)는 공정 스큐(Process skew)를 줄이기 위해 와이들러 타입의 내부 전원전압 VDL_S을 사용한다. 그리고, 기준전압 발생부(20)는 LVT 구조의 NMOS트랜지스터 N13,N14 및 NMOS트랜지스터 N15,N16를 구비한다. 여기서, 2단 구조의 NMOS트랜지스터 N13,N14 및 NMOS트랜지스터 N15,N16는 온도 감지부(40)에 구비된 다이오드 구조의 NMOS트랜지스터 N17,N18와 동일한 공정 및 전압에 대한 전압 변동량 2*△V를 갖도록 한다.
도 5의 시뮬레이션도는 내부 전원전압 VDL_S이 일정하게 인가될 경우 회로의 온도를 -25℃, 15℃, 45℃, 70℃, 85℃로 변화시켜가며 발진신호 TEMPOSC의 주기를 시뮬레이션한 결과를 나타내는 도면이다.
이러한 시뮬레이션도에서 보는 바와 같이 본 발명은 온도의 변화에 대해서만 셀프 리프레쉬 주기가 변화하고, 공정 및 전압의 변화로 인한 셀프 리프레쉬 주기는 변하지 않고 일정하게 유지되는 것을 알 수 있다.
이러한 본 발명은 공정 스큐에 의한 셀프 리프레쉬 주기의 변화를 5% 미만으로 줄일 수 있으며, 전압에 대한 셀프 리프레쉬 주기의 변화도 10% 미만으로 줄일 수 있게 된다.
따라서, 본 발명은 공정 스큐와 전압 변화에 대응하여 일정한 셀프 리프레쉬 주기를 유지하고, 온도의 변화에 따라서 셀프 리프레쉬 주기를 변화시킴으로써 안정적인 전류 특성을 유지할 수 있게 된다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명은 저전력 메모리 제품에서 공정 스큐와 전압 변화에 대응하여 일정한 셀프 리프레쉬 주기를 유지하고 온도의 변화에 따라서만 셀프 리프레쉬 주기를 변화시킴으로써 전류(IDD6) 소모를 줄일 수 있도록 한다.

Claims (8)

  1. 기준전압과, 온도 변화에 따라 가변되는 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 비교부;
    온도감지 동작신호의 활성화시 상기 비교기의 출력을 일정시간 지연하여 발진신호의 발생을 제어하는 로직부;
    상기 온도 변화에 따라 가변되는 전압을 상기 비교부에 출력하는 온도 감지부; 및
    파워 업 신호의 활성화시 인가되는 일정한 내부 전원전압에 따라 구동되며, 상기 온도 감지부와 동일한 공정 및 전압에 대한 전압 변동량을 갖는 상기 기준전압을 생성하여 상기 비교부에 출력하는 기준전압 발생부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  2. 제 1항에 있어서, 상기 온도 감지부는 온도 변화에 따라 문턱전압 값이 변화되는 모스 다이오드부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  3. 제 1항 또는 제 2항에 있어서, 상기 기준전압 발생부는 상기 기준전압을 생성하는 저전압 트랜지스터부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  4. 제 1항에 있어서, 상기 기준전압 발생부는
    상기 파워 업 신호의 활성화시 접지전압을 공급하는 제 1구동소자;
    상기 제 1구동소자로부터 인가되는 상기 접지전압에 따라 턴온되어 상기 내부 전원전압을 공급하는 구동부; 및
    상기 내부 전원전압에 따라 턴온되어 상기 기준전압을 생성하는 저전압 트랜지스터부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  5. 제 4항에 있어서, 상기 제 1구동소자는 상기 접지전압 인가단과 상기 구동부 사이에 연결되어 게이트 단자를 통해 상기 파워 업 신호가 인가되는 제 1NMOS트랜지스터를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  6. 제 4항에 있어서, 상기 구동부는 공통 게이트 단자를 통해 인가되는 상기 접지전압에 따라 상기 내부 전원전압을 선택적으로 공급하는 제 1PMOS트랜지스터, 제 2PMOS트랜지스터를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  7. 제 4항에 있어서, 상기 저전압 트랜지스터부는
    공통 게이트 단자를 통해 인가되는 상기 내부 전원전압에 따라 스위칭 여부가 제어되는 제 1NMOS트랜지스터, 제 2NMOS트랜지스터; 및
    상기 제 1NMOS트랜지스터, 제 2NMOS트랜지스터와 접지전압단 사이에 구비되어 상기 기준전압을 생성하는 제 1모스 다이오드, 제 2모스 다이오드를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
  8. 제 7항에 있어서, 상기 저전압 트랜지스터부는 상기 제 1모스 다이오드와 접지전압단 사이에 연결된 저항을 더 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.
KR1020040077110A 2004-09-24 2004-09-24 온도 보상 셀프 리프레쉬 회로 KR100673102B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040077110A KR100673102B1 (ko) 2004-09-24 2004-09-24 온도 보상 셀프 리프레쉬 회로
US11/148,562 US7471136B2 (en) 2004-09-24 2005-06-09 Temperature compensated self-refresh circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077110A KR100673102B1 (ko) 2004-09-24 2004-09-24 온도 보상 셀프 리프레쉬 회로

Publications (2)

Publication Number Publication Date
KR20060028094A KR20060028094A (ko) 2006-03-29
KR100673102B1 true KR100673102B1 (ko) 2007-01-22

Family

ID=36098345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077110A KR100673102B1 (ko) 2004-09-24 2004-09-24 온도 보상 셀프 리프레쉬 회로

Country Status (2)

Country Link
US (1) US7471136B2 (ko)
KR (1) KR100673102B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7456678B2 (en) * 2006-10-10 2008-11-25 Atmel Corporation Apparatus and method for providing a temperature compensated reference current
KR100834403B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
KR100860975B1 (ko) * 2007-03-02 2008-09-30 주식회사 하이닉스반도체 반도체장치의 내부전압 생성회로.
KR100856069B1 (ko) * 2007-03-29 2008-09-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100861371B1 (ko) * 2007-06-25 2008-10-01 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR100949271B1 (ko) 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
KR101046241B1 (ko) * 2009-05-22 2011-07-04 주식회사 하이닉스반도체 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로
KR101094915B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR102282192B1 (ko) * 2015-07-23 2021-07-27 삼성전자 주식회사 미스매치 검출 및 보상 회로를 갖는 반도체 장치
US20240053908A1 (en) * 2022-08-09 2024-02-15 Micron Technology, Inc. Temperature-dependent refresh operations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852376A (en) * 1996-08-23 1998-12-22 Ramtron International Corporation Bandgap reference based power-on detect circuit including a supression circuit
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
JP3556482B2 (ja) * 1998-09-03 2004-08-18 株式会社東芝 定電圧発生回路
US6628558B2 (en) * 2001-06-20 2003-09-30 Cypress Semiconductor Corp. Proportional to temperature voltage generator
KR100549947B1 (ko) * 2003-10-29 2006-02-07 삼성전자주식회사 집적회로용 기준전압 발생회로

Also Published As

Publication number Publication date
US7471136B2 (en) 2008-12-30
KR20060028094A (ko) 2006-03-29
US20060066386A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US7471136B2 (en) Temperature compensated self-refresh circuit
US5097303A (en) On-chip voltage regulator and semiconductor memory device using the same
KR100518399B1 (ko) 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
KR20070025754A (ko) 페리 전압 발생 장치
US7177219B1 (en) Disabling clocked standby mode based on device temperature
US20040125680A1 (en) Semiconductor memory device with self-refresh device for reducing power consumption
JP2005117442A (ja) 半導体集積回路
KR100728975B1 (ko) 반도체 메모리 장치의 내부 전위 발생 회로
US7205829B2 (en) Clocked standby mode with maximum clock frequency
KR20080001127A (ko) 반도체 메모리 장치
US20110141825A1 (en) Semiconductor integrated circuit system and electronic equipment
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
KR100626915B1 (ko) 온도 보상 셀프 리프레쉬 주기 제어 장치
KR100513403B1 (ko) 센스 앰프를 구비한 비휘발성 반도체 메모리 장치
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR100576480B1 (ko) 온도 센서용 오실레이터 회로
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
US7173501B1 (en) Dual slope temperature dependent oscillator
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100825021B1 (ko) 내부전압 생성기
KR100761371B1 (ko) 액티브 드라이버
KR100922885B1 (ko) 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee