KR100834403B1 - 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 - Google Patents

안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 Download PDF

Info

Publication number
KR100834403B1
KR100834403B1 KR1020070000399A KR20070000399A KR100834403B1 KR 100834403 B1 KR100834403 B1 KR 100834403B1 KR 1020070000399 A KR1020070000399 A KR 1020070000399A KR 20070000399 A KR20070000399 A KR 20070000399A KR 100834403 B1 KR100834403 B1 KR 100834403B1
Authority
KR
South Korea
Prior art keywords
flag signal
self
temperature
control signal
flag
Prior art date
Application number
KR1020070000399A
Other languages
English (en)
Inventor
정춘석
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070000399A priority Critical patent/KR100834403B1/ko
Priority to US11/819,788 priority patent/US7876636B2/en
Priority to JP2007307250A priority patent/JP2008165962A/ja
Application granted granted Critical
Publication of KR100834403B1 publication Critical patent/KR100834403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도변화에 안정적으로 셀프리프레쉬 동작을 수행하는 메모리장치 및 셀프리프레쉬 제어신호 생성방법에 관한 것으로, 본 발명에 따른 메모리장치는 메모리장치의 온도정보를 포함하는 온도정보코드를 출력하는 온도정보 출력장치; 및 상기 온도정보코드를 입력받아 일정량 이하의 온도변화에는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호를 생성하는 제어신호 생성부를 포함한다.
Figure R1020070000399
메모리장치, 셀프리프레쉬, 온도정보 출력장치

Description

안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및 셀프리프레쉬주기 제어신호 생성방법{Memory Denice performing stable self refresh operation and Method for generating self refresh controlling signal}
도 1은 종래의 메모리장치의 온도정보 출력장치, 제어신호 생성부 및 셀프리프레쉬 오실레이터를 도시한 도면.
도 2는 종래의 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)의 생성을 설명하기 위한 도면.
도 3은 본 발명에 따른 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치의 일실시예 구성도.
도 4에 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)를 도시한 도면.
도 5는 본 발명의 데드존 설정부(220)에서 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)에 대해 설명하기 위한 도면.
도 6은 도 3의 데드존 설정부(220)의 일실시예 구성도.
*도면의 주요 부분에 대한 부호의 설명
100: 온도정보 출력장치 200: 제어신호 생성부
210: 플래그신호 생성부 220: 데드존 설정부
300: 셀프리프레쉬 오실레이터
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 상세하게는 메모리장치의 셀프리프레쉬 동작에 관한 것이다.
메모리장치의 셀(cell)은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설전류가 있어서 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다.
이 동작을 주기적으로 반복해야만 데이터의 기억이 유지된다. 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 부르며, 그러한 리프레 쉬(refresh) 동작의 필요에 기인하여 메모리장치에서는 리프레쉬 전력이 소모된다. 보다 저전력을 요구하는 배터리 오퍼레이티드 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 크리티컬(critical)한 이슈이다.
리프레쉬에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬 주기를 온도에 따라 변화시키는 것이다. 메모리장치에서의 데이터 보유 타임은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어주면 전력의 소모는 줄어들 것임에 틀림없다. 따라서, 메모리장치 내부에 온도를 감지하고 온도에 따라 메모리장치 자체적으로 리프레쉬를 하는 셀프리프레쉬(Self Refresh) 주기를 조절하고 있다.
도 1은 종래의 메모리장치의 온도정보 출력장치, 제어신호 생성부 및 셀프리프레쉬 오실레이터를 도시한 도면이다.
온도정보 출력장치(10, 20)는 메모리장치의 온도를 감지하여 온도정보를 포함하는 온도정보코드(Thermal code)를 출력한다.
구체적으로 밴드갭부(10)는 온도나 전원전압의 영향을 받지 않는 밴드갭(bandgap)회로 중에서 바이폴라 접합 트랜지스터(BJT: Bipolar Junction Transistor)의 베이스-이미터(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 온도를 감지한다. 그리고 미세하게 변동하는 바이폴라 접합 트랜지스터의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1로 대응하는 제1전압(VTEMP)를 출력한다. 즉, 온도가 높을수록 낮아지는 바이폴라 접합 트랜지스터의 베이스-이미터 전 압(Vbe)을 출력한다.
아날로그-디지털 변환부(Analog-Digital Convertor)(20)는 밴드갭부(10)에서 출력된 아날로그 형태의 제1전압(VTEMP)을 디지털 형태의 온도정보코드(Thermal code)로 변환하여 출력하는데, 일반적으로 추적형 아날로그-디지털 변환부(Tracking Analog-Digital Convertor)가 많이 사용되고 있다.
추적형 아날로그-디지털 변환부는 추적형 아날로그-디지털 변환부 내부의 제2전압을 이용해 제1전압(VTEMP)을 추적하여 온도정보코드(Thermal code)를 생성하는데 그 과정에 대해서 간략히 살펴본다. 먼저 제1전압(VTEMP)과 제2전압의 크기를 비교하고, 그 비교결과에 따라 온도정보코드(Thermal code)를 증가시키거나 감소시킨다. 이때 제2전압의 크기도 온도정보코드(Thermal code)와 함께 증가시키거나 감소시키고, 증가시키거나 감소시킨 제2전압을 다시 제1전압(VTEMP)과 비교한다. 상기한 바와 같은 방법을 반복하면 제2전압은 제1전압(VTEMP)을 추적하게 되고, 제1전압(VTEMP)에 해당하는 온도정보코드(Thermal code)가 생성되게 된다.
정리하면, 밴드갭부(10)에서 온도정보를 가지는 제1전압(VTEMP)을 출력하면 아날로그-디지털 변환부(20)에서 제1전압(VTEMP)을 온도정보를 가지는 온도정보코드(Thermal code)로 변환하여 출력한다.
온도정보 출력장치(10, 20)에서 출력된 온도정보코드(Thermal code)는 제어신호 생성부(30)로 전달되고, 제어신호 생성부(30)에서는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성한다. 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 특정온도 이상에서 인에이블 되는 플래그(flag)신호들로 구성된다. 도 2를 참조하 면 온도가 올라갈수록 가장 낮은 온도를 감지하는 TEMPA신호가 인에이블 되고, 차례로 TEMPB, TEMPC신호가 자신이 감지하는 온도 이상에서 각각 인에이블 된다.
TEMPA, TEMPB, TEMPC등으로 구성된 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 메모리장치의 온도를 나타내게 되는데, TEMPA=L, TEMPB=L, TEMPC=L이면 메모리장치의 온도가 가장 낮은 구간임을 나타내고, TEMPA=H, TEMPB=L, TEMPC=L이면 메모리장치의 온도가 그 다음으로 낮은 구간임을 나타낸다. 그리고 TEMPA=H, TEMPB=H, TEMPC=H일 때는 메모리장치의 온도가 가장 높은 구간임을 나타낸다. 즉, TEMPA, TEMPB, TEMPC등으로 구성된 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 메모리장치의 온도가 어느 구간에 있는지를 나타내주는 신호이다. TEMPA, TEMPB, TEMPC등으로 구성된 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 도 2에 도시되어 있다.
셀프리프레쉬 오실레이터(40)는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 입력받아 오실레이팅(oscillating) 하는 주기파를 만들어내 메모리장치의 셀프리프레쉬(Self Refresh) 주기를 조절한다. 상술한 바와 같이, 메모리장치의 메모리 셀(cell)의 데이터 저장시간(data retention time)은 온도가 높아질수록 작아지기 때문에 셀프리프레쉬 주기는 온도가 높아질수록 짧아진다.
셀프리프레쉬 오실레이터(40)가 조절하게 되는 셀프리프레쉬 주기에 대해 도 2를 참조하여 살펴본다. TEMPA=H, TEMPB=H, TEMPC=L인 구간의 셀프리프레쉬 주기를 기준으로(1x) TEMPA=H, TEMPB=L, TEMPC=L인 구간에서는 셀프리프레쉬 주기를 5%증가시킨다(5% inc). 또한, TEMPA=L, TEMPB=L, TEMPC=L인 구간에서는 셀프리프레쉬 주기를 15% 증가시킨다(15% inc). 반대로 메모리장치가 고온(high temperature)임을 나타내는 구간인 TEMPA=H, TEMPB=H, TEMPC=H인 구간에서는 셀프리프레쉬 주기를 반으로 떨어뜨린다.(2x, 셀프리프레쉬 주기가 반으로 떨어져 셀프리프레쉬 동작은 평소보다 2배 많아지므로 2x라 표현함)
전체적인 동작을 정리하면, 온도정보 출력장치(10, 20)에서 메모리장치의 온도를 측정해 온도정보코드(Thermal code)를 출력하면 제어신호 생성부(30)에서는 온도구간을 나타내는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG, TEMPA,B,C등으로 구성)를 출력한다. 그리고 셀프리프레쉬 오실레이터(40)는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)가 나타내는 구간에 따라 메모리장치의 셀프리프레쉬 주기를 조절한다.
상술한 바와 같이 메모리장치는 온도에 따라 자신의 셀프리프레쉬 주기를 조절한다. 그러나 특정온도 근처에서 온도가 계속 변할 경우, 예를 들어 TEMPC 신호가 인에이블 되는 온도 근처에서 온도가 계속 변할 경우에는 메모리장치의 셀프리프레쉬 주기도 1x, 2x등으로 급격하게 변하게 되어 메모리장치의 불안정한 동작을 초래할 수 있다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 특정온도 근처에서 온도가 계속 변할 경우에, 셀프리프레쉬(Self Refresh) 주기가 계속 변해서 메모리장치의 동작이 불안정해지는 문제점을 개선하고자 하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 일실시예에 따른 메모리장치는, 메모리장치의 온도정보를 포함하는 온도정보코드를 출력하는 온도정보 출력장치; 및 상기 온도정보코드를 입력받아 온도구간을 나타내는 셀프리프레쉬주기 제어신호를 생성하며, 상기 온도구간의 경계 부근에서 일정량 이하로 온도가 변할 때에는 상기 셀프리프레쉬 제어신호의 상태가 변하지 않는 것을 특징으로 하는 제어신호 생성부를 포함한다.
또한, 상기 제어신호 생성부는, 특정온도 이상의 구간에서 인에이블 되는 제1플래그신호와, 상기 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호를 생성하는 플래그신호 생성부; 및 상기 제1플래그신호와 상기 제2플래그신호에 따라 인에이블 되며, 상기 제1플래그신호와 상기 제2플래그신호 사이의 구간에서는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호를 생성하는 데드존 설정부를 포함하여 구성될 수 있다.
본 발명의 일실시예에 따른 메모리장치의 셀프리프레쉬주기 제어신호 생성방법은, 메모리장치의 온도를 측정하여 온도정보코드를 생성하는 단계; 상기 온도정보코드를 이용하여 특정온도 이상에서 인에이블 되는 제1플래그신호를 생성하는 단계; 상기 온도정보코드를 이용하여 상기 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호를 생성하는 단계; 및 상기 제1플래그신호와 상기 제2플래그신호에 따라 인에이블 되며, 상기 제1플래그신호와 상기 제2플래그신호 사이의 구간에서는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호를 생성하는 단계를 포함한다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치의 일실시예 구성도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예 따른 메모리장치는 온도정보 출력장치(100), 제어신호 생성부(200) 및 셀프리프레쉬 오실레이터(300)를 포함한다.
온도정보 출력장치(100)는 메모리장치의 온도를 측정하여 온도정보코드(Thermal code)를 출력한다. 이는 본 발명에서 새로 추가된 부분이 아니며 종래 기술에서 상세히 설명하였으므로 이에 대한 상세한 설명은 생략하기로 한다.
제어신호 생성부(200)는 온도정보 출력장치(100)로부터 온도정보코드(Thermal code)를 입력받아 메모리장치가 어느 온도구간에 속해 있는지를 나타내는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성한다. 본 발명의 제어신호 생성부는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성할 때 일정량 이하의 온도변화에는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)의 상태가 변하지 않게 데드존(dead zone)을 형성하여 메모리장치의 셀프리프레쉬(Self Refresh) 주기가 빈번하게 바뀌는 것을 막는다.
상세하게 제어신호 생성부(200)는 플래그신호 생성부(210)와 데드존 설정부(220)로 구성될 수 있다.
플래그신호 생성부(210)는 특정온도 이상에서 인에이블 되는 제1플래그신호(Right TRIP)와, 제1플래그신호(Right TRIP)가 인에이블 되는 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호(Left TRIP)를 생성한다.
제1플래그신호(Right TRIP)는 종래의 셀프리프레쉬주기 제어신호와 동일한 신호이며, 제2플래그신호(Left TRIP)는 제1플래그신호(Right TRIP)와 일정한(예를 들어 3℃) 차이를 갖는 온도에서 생성되는 플래그(flag)신호이다. 그 이해를 돕기 위해 도 4에 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)를 도시하였다. 도 4를 참조하면, TEMPA_right, TEMPB_right, TEMPC_right가 제1플래그신호(Right TRIP)이며, TEMPA_left, TEMPB_left, TEMPC_left가 제2플래그신호(Left TRIP)이다. 앞서 설명한데로 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)가 인에이블 되는 온도는 일정량 차이가 난다.
플래그신호 생성부(210)는 종래의 제어신호 생성부(도 1의 30)와 마찬가지로, 온도정보코드(Thermal code)를 입력받아 특정온도 이상에서 인에이블 되는 플래그신호들을 생성하는 부분이므로 종래의 제어신호 생성부(도 1의 30)와 동일하게 구성될 수 있다. 다만, 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)를 생성해야 하므로 생성해야 하는 플래그신호는 2배가 된다.
데드존 설정부(220)는 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)에 따라 인에이블 되며, 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP) 사이의 구간에서는 그 상태가 변하지 않는, 즉 데드존(dead zone)을 포함하는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성한다.
상세하게, 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)가 모두 인에이블 되어야 인에이블 되며, 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)가 한번 인에이블 된 후에는 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)가 모두 디스에이블 되어야 디스에이블 되도록 생성된다.
데드존 설정부(220)에서 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)가 어떻게 생성되는지에 대해서는 도 5에 도시하였다. 도 5를 참조하면 온도가 올라갈 때 제2플래그신호(Left TRIP, 일예로 TEMPA_left만 도시)와 제1플래그신호(Right TRIP, 일예로 TEMPA_right만 도시)가 모두 인에이블 되어야 셀프리프레쉬주기 제어신호(TRIP POINT FLAG, 일예로 TEMPA만 도시)가 인에이블 되며, 다시 온도가 내려갈때는 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP)가 모두 디스에이블 되어야 비로소 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)가 디스에이블 된다. 따라서, 메모리장치의 온도가 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP) 사이에서 계속 변하더라도 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는 변하지 않기 때문에 셀프리프레쉬 주기가 자주 바뀌는 문제점을 해결하는 것이 가능해진다.
셀프리프레쉬 오실레이터(300)는 종래의 기술 부분에서 상술한 바와 같이 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 입력받아 셀프리프레쉬주기 제어신 호(TRIP POINT FLAG)가 나타내는 온도구간 별로 메모리장치의 셀프리프레쉬 주기를 조절하는 부분이다.
본 발명의 핵심적인 부분은 제어신호 생성부(200)에서 메모리장치가 어느 온도구간에 있는지를 나타내는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성하는 것과 관련되어 있다. 현재는 셀프리프레쉬 오실레이터(300)가 메모리장치의 셀프리프레쉬 주기의 조절을 담당하고 있지만, 후에는 메모리장치의 셀프리프레쉬 주기를 조절하는 부분이 바뀔 수도 있다. 따라서 본 발명은 반드시 셀프리프레쉬 오실레이터(300)가 아닌 다른 셀프리프레쉬 주기를 담당하는 부분이 생기더라도, 그 부분이 메모리장치가 어느 온도구간에 있는지를 나타내는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 이용하는 한 응용될 수 있다.
앞서 설명한 데드존(deadzone) 즉, 제1플래그신호(Right TRIP)와 제2플래그신호(Left TRIP) 사이의 일정량 차이나는 온도는 어떠한 값을 가지는 것이 바람직한지에 대해 설명한다.
현재의 메모리장치는 85℃를 기준으로 리프레쉬 주기가 1x,2x로 바뀐다. 하지만 실제 1x, 2x동작을 결정짓는 온도는 내부적으로는 83℃로 정하고 있다. 이는 이전에 INTEL에서 제시한 회색 마진(grace margin)이라는 것 때문이다.
회색 마진(grace margin)이란, 칩의 온도가 변할 때 온도에 대한 적절한 동작 대처시간을 얻기 위한 마진 온도이다. 예를 들어, 현재 온도가 85℃인데 시스템(system)은 85℃를 읽어서 2x 로 리프레쉬(refresh)를 하려고 하니 온도가 벌써 87℃로 올라가 있다면, 메모리장치가 느끼는 1x,2x변경 기준 온도는 87℃가 되고, 경우에 따라서는 리프레쉬 페일(refresh fail)을 유발할 수도 있다.
따라서 85℃이전에 적절히 대응 가능한 시간을 벌기 위해 83℃가 되면 2x동작을 하자는 JEDEC내의 의견이 있다.
본 발명의 데드존 즉, 일정량 이하의 온도변화는 회색마진과 직접적으로 관련이 있다고는 할 수 없지만, 적어도 데드존은 회색마진을 포함하거나 그보다는 더 커야할 것이다.
또한, 데드존이 너무 크다면 온도정보 출력장치의 정확도가 낮아질 수 있으므로 데드존의 온도폭은 2~4℃정도가 적당할 것이다. 하지만 이는 확정적인 온도폭이 아니며 설계상황이나 공정상황에 따라 적절히 대처할 필요가 있다.
도 6은 도 3의 데드존 설정부(220)의 일실시예 구성도이다.
데드존 설정부는 도면에 도시된 바와 같이, 제1플래그신호와 제2플래그신호를 입력받아 동작하는 SR래치회로를 포함하여 구성될 수 있다.
상세하게 데드존 설정부는, 제2플래그신호를 입력받는 제1낸드게이트; 제1플래그신호를 인버터에 의해 반전하여 입력받으며, 제1낸드게이트와 SR래치를 형성하는 제2낸드게이트; 및 제1낸드게이트의 출력을 반전하여 셀프리프레쉬주기 제어신호를 출력하는 인버터를 포함하여 구성될 수 있다. 데드존 설정부는 제1및 제2플래그신호의 수만큼의 SR래치회로를 구비하여 이루어지며, 도 6은 TEMPA,B,C 3개의 플래그신호를 사용하는 경우에 대해 도시하고 있기 때문에 3개의 SR래치회로를 구비하고 있다.
셀프리프레쉬주기 제어신호 중 TEMPA를 생성하는 경우의 동작에 대해 설명하 면, TEMPA_left와 TEMPA_right 모두 '하이'로 입력되면 TEMPA가 '하이'로 뜨며, 일단 TEMPA가 '하이'로 뜬 이후에는 TEMPA_left와 TEMPA_right가 모두 '로우'로 입력되어야 TEMPA신호가 '로우'로 천이한다. 즉, 도 5에 도시된 바와 동일하게 동작하게 된다.
도 3을 다시 참조하여 메모리장치의 셀프리프레쉬 제어신호(TRIP POINT FLAG) 생성방법에 대해 알아본다. 본 발명에 따른 메모리장치의 셀프리프레쉬 제어신호(TRIP POINT FLAG) 생성방법은, 메모리장치의 온도를 측정하여 온도정보코드(Thermal code)를 생성하는 단계; 상기 온도정보코드(Thermal code)를 이용하여 특정온도 이상에서 인에이블 되는 제1플래그신호(Right TRIP)를 생성하는 단계; 상기 온도정보코드(Thermal code)를 이용하여 상기 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호(Left TRIP)를 생성하는 단계; 및 상기 제1플래그신호(Right TRIP)와 상기 제2플래그신호(Left TRIP)에 따라 인에이블 되며, 상기 제1플래그신호(Right TRIP)와 상기 제2플래그신호(Left TRIP) 사이의 구간에서는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)를 생성하는 단계를 포함한다.
상세하게 상기 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는, 상기 제1플래그신호(Right FLAG)와 상기 제2플래그신호(Left FLAG)가 모두 인에이블 되어야 인에이블 되며, 한번 인에이블 된 후에는 상기 제1플래그신호(Right FLAG)와 상기 제2플래그신호(Left FLAG)가 모두 디스에이블 되어야 디스에이블 되는 것을 특징으로 한다.
또한, 상기 셀프리프레쉬주기 제어신호(TRIP POINT FLAG)는, 셀프리프레쉬 주기를 조절하는 셀프리프레쉬 오실레이터(300)로 입력되는 것을 특징으로 할 수 있다.
본 발명의 기술사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명은, 메모리장치의 온도가 특정온도 근처에서 계속 변할 경우에, 셀프리프레쉬(Self Refresh) 주기가 1x, 2x와 같이 급격하게 변하는 것을 방지하는 것이 가능하다. 따라서 종래와 같이 메모리장치의 동작이 불안정해지는 문제점을 개선하는 것이 가능해진다.

Claims (9)

  1. 메모리장치의 온도정보를 포함하는 온도정보코드를 출력하는 온도정보 출력장치; 및
    상기 온도정보코드를 입력받아 온도구간을 나타내는 셀프리프레쉬주기 제어신호를 생성하며, 상기 온도구간의 경계 부근에서 일정량 이하로 온도가 변할 때에는 상기 셀프리프레쉬 제어신호의 상태가 변하지 않는 것을 특징으로 하는 제어신호 생성부
    를 포함하는 메모리장치.
  2. 제 1항에 있어서,
    상기 제어신호 생성부는,
    특정온도 이상의 구간에서 인에이블 되는 제1플래그신호와, 상기 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호를 생성하는 플래그신호 생성부; 및
    상기 제1플래그신호와 상기 제2플래그신호에 따라 인에이블 되며, 상기 제1플래그신호와 상기 제2플래그신호 사이의 구간에서는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호를 생성하는 데드존 설정부
    를 포함하는 것을 특징으로 하는 메모리장치.
  3. 제 2항에 있어서,
    상기 데드존 설정부는,
    상기 제1플래그신호와 상기 제2플래그신호가 모두 인에이블 되면 상기 셀프리프레쉬주기 제어신호를 인에이블 시키고,
    한번 인에이블 된 상기 셀프리프레쉬주기 제어신호는 상기 제1플래그신호와 상기 제2플래그신호가 모두 디스에이블 되어야 디스에이블 시키는 것을 특징으로 하는 메모리장치.
  4. 제 3항에 있어서,
    상기 데드존 설정부는,
    상기 제1플래그신호와 상기 제2플래그신호를 입력받는 SR래치회로를 포함하여 구성되는 것을 특징으로 하는 메모리장치.
  5. 제 4항에 있어서,
    상기 데드존 설정부는,
    상기 제2플래그신호를 입력받는 제1낸드게이트;
    상기 제1플래그신호를 반전하여 입력받으며, 상기 제1낸드게이트와 SR래치를 형성하는 제2낸드게이트; 및
    상기 제1낸드게이트의 출력을 반전하여 상기 셀프리프레쉬주기 제어신호를 출력하는 인버터
    를 포함하여 구성되는 것을 특징으로 하는 메모리장치.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    상기 메모리장치는,
    상기 셀프리프레쉬주기 제어신호를 입력받아 셀프리프레쉬 주기를 조절하는 셀프리프레쉬 오실레이터를 더 포함하는 것을 특징으로 하는 메모리장치.
  7. 메모리장치의 온도를 측정하여 온도정보코드를 생성하는 단계;
    상기 온도정보코드를 이용하여 특정온도 이상에서 인에이블 되는 제1플래그신호를 생성하는 단계;
    상기 온도정보코드를 이용하여 상기 특정온도와 일정량 차이나는 온도 이상에서 인에이블 되는 제2플래그신호를 생성하는 단계; 및
    상기 제1플래그신호와 상기 제2플래그신호에 따라 인에이블 되며, 상기 제1플래그신호와 상기 제2플래그신호 사이의 구간에서는 그 상태가 변하지 않는 셀프리프레쉬주기 제어신호를 생성하는 단계
    를 포함하는 메모리장치의 셀프리프레쉬주기 제어신호 생성방법.
  8. 제 7항에 있어서,
    상기 셀프리프레쉬주기 제어신호는,
    상기 제1플래그신호와 상기 제2플래그신호가 모두 인에이블 되어야 인에이블 되며, 한번 인에이블 된 후에는 상기 제1플래그신호와 상기 제2플래그신호가 모두 디스에이블 되어야 디스에이블 되는 것을 특징으로 하는 메모리장치의 셀프리프래쉬주기 제어신호 생성방법.
  9. 제 7항 또는 8항에 있어서,
    상기 셀프리프레쉬주기 제어신호는,
    셀프리프레쉬 주기를 조절하는 셀프리프레쉬 오실레이터로 입력되는 것을 특징으로 하는 메모리장치의 셀프리프레쉬주기 제어신호 생성방법.
KR1020070000399A 2007-01-03 2007-01-03 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 KR100834403B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070000399A KR100834403B1 (ko) 2007-01-03 2007-01-03 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US11/819,788 US7876636B2 (en) 2007-01-03 2007-06-29 Semiconductor memory device and method for driving the same
JP2007307250A JP2008165962A (ja) 2007-01-03 2007-11-28 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000399A KR100834403B1 (ko) 2007-01-03 2007-01-03 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법

Publications (1)

Publication Number Publication Date
KR100834403B1 true KR100834403B1 (ko) 2008-06-04

Family

ID=39583742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000399A KR100834403B1 (ko) 2007-01-03 2007-01-03 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법

Country Status (3)

Country Link
US (1) US7876636B2 (ko)
JP (1) JP2008165962A (ko)
KR (1) KR100834403B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100880835B1 (ko) * 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
KR101006091B1 (ko) 2008-12-26 2011-01-06 주식회사 하이닉스반도체 온도감지회로
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN103890850B (zh) * 2011-09-30 2016-11-09 英特尔公司 使用热数据对3d栈式存储器的动态操作

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터
KR20010004581A (ko) * 1999-06-29 2001-01-15 김영환 온도감지기를 가진 셀프 리프레시 전류 감소 회로
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
KR20050033123A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR20050033913A (ko) * 2003-10-07 2005-04-14 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
KR20050067520A (ko) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050072840A (ko) * 2004-01-06 2005-07-12 주식회사 하이닉스반도체 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR20060084572A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03207084A (ja) * 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
JP2001118383A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP2001332082A (ja) * 2000-05-18 2001-11-30 Nec Corp 強誘電体メモリ
US7120761B2 (en) * 2000-12-20 2006-10-10 Fujitsu Limited Multi-port memory based on DRAM core
JP4289825B2 (ja) * 2002-03-29 2009-07-01 株式会社ルネサステクノロジ 半導体記憶装置
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR100521375B1 (ko) * 2003-02-13 2005-10-12 삼성전자주식회사 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치
AU2003227363A1 (en) * 2003-04-24 2004-11-19 Fujitsu Limited Semiconductor memory
US6999368B2 (en) * 2003-05-27 2006-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and semiconductor integrated circuit device
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100626914B1 (ko) 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
JP4778694B2 (ja) * 2004-09-14 2011-09-21 パナソニック株式会社 半導体集積回路
KR100673102B1 (ko) 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR100626915B1 (ko) 2004-10-21 2006-09-20 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 주기 제어 장치
US7248528B2 (en) * 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
JP2006294216A (ja) * 2005-03-15 2006-10-26 Renesas Technology Corp 半導体記憶装置
US7292490B1 (en) * 2005-09-08 2007-11-06 Gsi Technology, Inc. System and method for refreshing a DRAM device
US7369451B2 (en) * 2005-10-31 2008-05-06 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터
KR20010004581A (ko) * 1999-06-29 2001-01-15 김영환 온도감지기를 가진 셀프 리프레시 전류 감소 회로
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
KR20050033123A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR20050033913A (ko) * 2003-10-07 2005-04-14 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
KR20050067520A (ko) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050072840A (ko) * 2004-01-06 2005-07-12 주식회사 하이닉스반도체 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR20060084572A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로

Also Published As

Publication number Publication date
JP2008165962A (ja) 2008-07-17
US20080159038A1 (en) 2008-07-03
US7876636B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
KR100834403B1 (ko) 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
JP4982677B2 (ja) 温度情報出力装置
KR100846387B1 (ko) 반도체 메모리 소자의 온도 정보 출력 장치
JP4167632B2 (ja) リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
JP5591294B2 (ja) 温度情報出力装置及びこれを含むメモリ装置
US20070286004A1 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
US7420864B2 (en) Temperature update masking to ensure correct measurement of temperature when references become unstable
JP2007093607A (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
US20080106322A1 (en) On die thermal sensor in semiconductor memory device
KR100626914B1 (ko) 셀프 리프레시 제어 회로
US6618310B2 (en) Synchronous semiconductor memory device and refresh method thereof
US7610165B2 (en) Semiconductor memory device having on die thermal sensor
KR100806608B1 (ko) 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
US7969795B2 (en) Negative voltage generator for use in semiconductor memory device
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR100719181B1 (ko) 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법
KR100808054B1 (ko) 저전력 온도정보 출력장치
KR101006091B1 (ko) 온도감지회로
KR20100003064A (ko) 온도감지회로, 이를 포함하는 온도정보 출력장치 및온도감지방법
JP2007280562A (ja) リフレッシュ制御装置
KR100857856B1 (ko) 온도정보 출력장치 및 이를 포함하는 반도체 메모리장치
KR20090098229A (ko) 다이의 온도를 센싱하는 방법
KR20060010445A (ko) 내부 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee