JP2008165962A

JP2008165962A - 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法

Info

Publication number: JP2008165962A
Application number: JP2007307250A
Authority: JP
Inventors: Chinshaku Tei; 椿錫鄭; Kee-Teok Park; 起▲徳▼ 朴
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2007-01-03
Filing date: 2007-11-28
Publication date: 2008-07-17
Also published as: KR100834403B1; US20080159038A1; US7876636B2

Abstract

【課題】温度変化に対し、安定したセルフリフレッシュ動作を行うメモリ装置、及び、セルフリフレッシュ制御信号生成方法を提供することを課題とする。
【解決手段】メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部とを備えるメモリ装置を提供する。また、前記制御信号生成部は、特定温度以上の区間でイネーブルされる第１フラグ信号と、当該特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号とを生成するフラグ信号生成部と、前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、当該第１フラグ信号と当該第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する不感帯設定部とを備えるメモリ装置を提供する。
【選択図】図３

Description

本発明は、半導体メモリ装置に関し、より詳しくは、メモリ装置のセルフリフレッシュ動作に関する。

メモリ装置のセルは、スイッチの役割をするトランジスタと電荷（データ）を格納するキャパシタとで構成されている。メモリセル内のキャパシタに電荷があるか否かによって、即ち、キャパシタの端子電圧が高いか低いかによって、データの「ハイ」（論理１）、「ロー」（論理０）を区分する。

キャパシタに電荷が蓄積された形態でデータが保持されているため、原理的には電力の消費がない。しかし、ＭＯＳトランジスタのＰＮ接合などによって漏れ電流が発生するため、格納されている初期の電荷量が消滅するため、データが消失する。これを防止するためには、データが消失する前にメモリセル内のデータを読み取り、その読み取った情報に合せて正常な電荷量を再充電しなければならない。

このような動作を周期的に繰り返せば、データの記憶が保持される。このようにセル電荷を再充電する過程をリフレッシュ動作といい、このリフレッシュ動作によって、メモリ装置ではリフレッシュ電力が消費される。より低電力が要求される電池駆動システムで電力の消費を低減することは、非常に重要、かつ、重大なことである。

リフレッシュ動作による電力消費を低減する試みの１つは、リフレッシュ周期を温度に応じて変えることである。メモリ装置におけるデータ保持時間は、温度が低いほど長くなる。したがって、温度領域を複数の領域に分割して、低温領域ではリフレッシュクロックの周波数を相対的に下げれば、電力消費は低減する。したがって、メモリ装置の内部温度を検出し、当該温度に応じてメモリ装置が自主的にリフレッシュするセルフリフレッシュ周期を調整している。

図１は、従来のメモリ装置の温度情報出力装置、制御信号生成部及びセルフリフレッシュオシレータを示す図である。

温度情報出力装置１５は、メモリ装置の温度を検出し、温度情報を含む温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を出力する。温度情報出力装置１５は、バンドギャップ部１０とＡＤ変換部（アナログ・デジタル変換部）２０とを備えて構成される。

具体的に、バンドギャップ部１０は、温度や電源電圧に影響されないバンドギャップ回路のうち、バイポーラ接合トランジスタ（ＢＪＴ）のベース・エミッタ間電圧（Ｖｂｅ）の変化が約−１．８ｍＶ／℃のものを用いて温度を検出する。そして、微細に変動するバイポーラ接合トランジスタ（ＢＪＴ）のベース・エミッタ間電圧（Ｖｂｅ）を増幅することによって、温度に１対１で対応する第１電圧ＶＴＥＭＰを出力する。即ち、温度が高いほど低くなるバイポーラ接合トランジスタ（ＢＪＴ）のベース・エミッタ間電圧（Ｖｂｅ）を出力する。

ＡＤ変換部（アナログ・デジタル変換部）２０は、バンドギャップ部１０から出力されたアナログ式の第１電圧ＶＴＥＭＰをデジタル式の温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）に変換して出力するが、一般的にトラッキング型ＡＤ変換器が多く使われている。

トラッキング型ＡＤ変換部は、トラッキング型ＡＤ変換部内部の第２電圧を用いて第１電圧ＶＴＥＭＰをトラッキングして、温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を生成するが、その過程について簡略に説明する。まず、第１電圧ＶＴＥＭＰと第２電圧の大きさを比較し、その比較結果に応じて、温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を増やすか、又は、減らす。このとき、第２電圧の大きさも温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）と共に増やすか、又は、減らし、増やしたか、又は、減らした第２電圧を更に第１電圧ＶＴＥＭＰと比較する。前記方法を繰り返せば、第２電圧は、第１電圧ＶＴＥＭＰをトラッキングするようになり、第１電圧ＶＴＥＭＰに相当する温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）が生成される。

即ち、バンドギャップ部１０から温度情報を有する第１電圧ＶＴＥＭＰを出力すると、ＡＤ変換部２０で第１電圧ＶＴＥＭＰを、温度情報を有する温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）に変換して出力する。

温度情報出力装置１５から出力された温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）は、制御信号生成部３０に送信され、制御信号生成部３０ではセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成する。セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、特定温度以上でイネーブルされるフラグ信号で構成される。図２に示すように、温度が上がるほど最も低い温度を検出するＴＥＭＰＡ信号がイネーブルされ、順にＴＥＭＰＢ信号、ＴＥＭＰＣ信号が自体の検出する温度以上でそれぞれイネーブルされる。

ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣなどで構成されたセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、メモリ装置の温度を表すが、ＴＥＭＰＡ＝Ｌ、ＴＥＭＰＢ＝Ｌ、ＴＥＭＰＣ＝Ｌであれば、メモリ装置の温度が最も低い区間であることを表し、ＴＥＭＰＡ＝Ｈ、ＴＥＭＰＢ＝Ｌ、ＴＥＭＰＣ＝Ｌであれば、メモリ装置の温度が次に低い区間であることを表し、ＴＥＭＰＡ＝Ｈ、ＴＥＭＰＢ＝Ｈ、ＴＥＭＰＣ＝Ｈであれば、メモリ装置の温度が最も高い区間であることを表す。即ち、ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣなどで構成されたセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、メモリ装置の温度が何れの区間にあるかを表す信号である。ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣなどで構成されたセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、図２に示すとおりである。

セルフリフレッシュオシレータ４０は、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を受信し、オシレートする周期波を生成して、メモリ装置のセルフリフレッシュ周期を調整する。このように、メモリ装置のメモリセルのデータ保持時間（ｄａｔａｒｅｔｅｎｔｉｏｎｔｉｍｅ）は、温度が上がるほど短くなるため、セルフリフレッシュ周期は、温度が上がるほど短くなる。

セルフリフレッシュオシレータ４０が調整するセルフリフレッシュ周期について図２を参照して説明する。ＴＥＭＰＡ＝Ｈ、ＴＥＭＰＢ＝Ｈ、ＴＥＭＰＣ＝Ｌである区間のセルフリフレッシュ周期を基準に（１×）、ＴＥＭＰＡ＝Ｈ、ＴＥＭＰＢ＝Ｌ、ＴＥＭＰＣ＝Ｌである区間では、セルフリフレッシュ周期を５％増やす（５％ｉｎｃ）。また、ＴＥＭＰＡ＝Ｌ、ＴＥＭＰＢ＝Ｌ、ＴＥＭＰＣ＝Ｌである区間では、セルフリフレッシュ周期を１５％増やす（１５％ｉｎｃ）。逆に、メモリ装置が高温であることを表すＴＥＭＰＡ＝Ｈ、ＴＥＭＰＢ＝Ｈ、ＴＥＭＰＣ＝Ｈの区間では、セルフリフレッシュ周期を１／２に減らす。（２×、セルフリフレッシュ周期を１／２に減らすことによって、セルフリフレッシュ動作は、普通より２倍多くなるため、２×と表す）。

全体の動作をまとめると、温度情報出力装置１５でメモリ装置の温度を測定して温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を出力すると、制御信号生成部３０からは温度区間を表すセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ；ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣなどで構成）を出力する。そして、セルフリフレッシュオシレータ４０は、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）が表す区間に応じて、メモリ装置のセルフリフレッシュ周期を調整する。

このように、メモリ装置は、温度に応じて自体のセルフリフレッシュ周期を調整する。しかし、特定温度付近で温度が変化しつづける場合、例えば、ＴＥＭＰＣ信号がイネーブルされる温度付近で温度が変化しつづける場合は、メモリ装置のセルフリフレッシュ周期も１×、２×などと急変し、メモリ装置の動作が不安定になる問題がある。
特開２００６−４０５２７特開２００６−１７２５２６特開２００５−１５８２２２

そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであって、その目的は、特定温度付近で温度が変化しつづける場合、セルフリフレッシュ周期も変化しつづけて、メモリ装置の動作が不安定になる問題を改善することにある。

上記目的を達成するための本発明のメモリ装置は、メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部とを備える。

また、前記制御信号生成部は、特定温度以上の区間でイネーブルされる第１フラグ信号と、当該特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号とを生成するフラグ信号生成部と、前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、当該第１フラグ信号と当該第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する不感帯設定部とを備えて構成される。

本発明の一実施形態に係るメモリ装置のセルフリフレッシュ周期の制御信号の生成方法は、メモリ装置の温度を測定して温度情報コードを生成するステップと、該温度情報コードを用いて特定温度以上でイネーブルされる第１フラグ信号を生成するステップと、前記温度情報コードを用いて前記特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号を生成するステップと、前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、該第１フラグ信号と該第２フラグ信号との区間では、その状態が変わらないセルフリフレッシュ周期の制御信号を生成するステップとを含む。

具体的には、以下の発明を提供する。

第一発明では、メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部とを備えることを特徴とするメモリ装置を提供する。

第二発明では、第一発明を基本とし、さらに、前記制御信号生成部が、特定温度以上の区間でイネーブルされる第１フラグ信号と、当該特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号とを生成するフラグ信号生成部と、前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、当該第１フラグ信号と当該第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する不感帯設定部とを備えることを特徴とするメモリ装置を提供する。

第三発明では、第二発明を基本とし、さらに、前記不感帯設定部が、前記第１フラグ信号と前記第２フラグ信号とが全てイネーブルされると、前記セルフリフレッシュ周期の制御信号をイネーブルさせ、一度イネーブルされた前記セルフリフレッシュ周期の制御信号は、前記第１フラグ信号と前記第２フラグ信号とが全てディセーブルされると、ディセーブルさせることを特徴とするメモリ装置を提供する。

第四発明では、第三発明を基本とし、さらに、前記不感帯設定部が、前記第１フラグ信号と前記第２フラグ信号とを受信するＳＲラッチ回路を備えて構成されることを特徴とするメモリ装置を提供する。

第五発明では、第四発明を基本とし、さらに、前記不感帯設定部が、前記第２フラグ信号を受信して前記ＳＲラッチ回路を構成する第１ＮＡＮＤゲートと、前記第１フラグ信号を反転して受信し、前記第１ＮＡＮＤゲートとＳＲラッチを形成する第２ＮＡＮＤゲートと、前記第１ＮＡＮＤゲートの出力を反転して前記セルフリフレッシュ周期の制御信号を出力するインバータとを備えて構成されることを特徴とするメモリ装置を提供する。

第六発明では、第一発明を基本とし、さらに、前記メモリ装置が、前記セルフリフレッシュ周期の制御信号を受信して、セルフリフレッシュ周期を調整するセルフリフレッシュオシレータを更に備えることを特徴とするメモリ装置を提供する。

第七発明では、メモリ装置の温度を測定して温度情報コードを生成するステップと、該温度情報コードを用いて特定温度以上でイネーブルされる第１フラグ信号を生成するステップと、前記温度情報コードを用いて前記特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号を生成するステップと、前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、前記第１フラグ信号と前記第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成するステップとを含むことを特徴とするメモリ装置のセルフリフレッシュ周期の制御信号生成方法を提供する。

第八発明では、第七発明を基本とし、さらに、前記セルフリフレッシュ周期の制御信号が、前記第１フラグ信号と前記第２フラグ信号とが全てイネーブルされることにより、イネーブルされ、一度イネーブルされた後は、前記第１フラグ信号と前記第２フラグ信号とが全てディセーブルされることにより、ディセーブルされることを特徴とするメモリ装置のセルフリフレッシュ周期の制御信号生成方法を提供する。

第九発明では、第八発明を基本とし、さらに、前記セルフリフレッシュ周期の制御信号が、セルフリフレッシュ周期を調整するセルフリフレッシュオシレータに入力されることを特徴とするメモリ装置のセルフリフレッシュ周期の制御信号生成方法を提供する。

以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。

図３は、本発明に係る安定したセルフリフレッシュ動作を行うメモリ装置の一実施形態を示す構成図である。

同図に示すように、本発明の一実施形態に係るメモリ装置は、温度情報出力装置１００と、制御信号生成部２００と、セルフリフレッシュオシレータ３００とを備える。

温度情報出力装置１００は、メモリ装置の温度を測定して温度情報コードを出力する。これは、本発明にて新たに付け加えた部分ではなく、従来技術にて詳細に説明したため、これについての詳細な説明は省略する。

制御信号生成部２００は、温度情報出力装置１００から温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を受信して、メモリ装置が何れの温度区間に属しているかを表すセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成する。本発明の制御信号生成部は、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成するとき、一定値以下の温度変化ではセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）の状態が変わらないように不感帯を形成して、メモリ装置のセルフリフレッシュ周期が頻繁に変わることを防止する。

より詳細に、制御信号生成部２００は、フラグ信号生成部２１０と、不感帯設定部２２０とで構成される。

フラグ信号生成部２１０は、特定温度以上でイネーブルされる第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）がイネーブルされる特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とを生成する。

第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）は、従来のセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）と同じ信号であり、第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）は、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と一定の差（例えば、３℃）がある温度で生成されるフラグ信号である。理解を助けるために、図４に第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）を示した。同図に示すように、ＴＥＭＰＡ＿ｒｉｇｈｔ、ＴＥＭＰＢ＿ｒｉｇｈｔ、ＴＥＭＰＣ＿ｒｉｇｈｔが第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）であり、ＴＥＭＰＡ＿ｌｅｆｔ、ＴＥＭＰＢ＿ｌｅｆｔ、ＴＥＭＰＣ＿ｌｅｆｔが第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）である。上述したように、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）がイネーブルされる温度と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）がイネーブルされる温度は、一定の差がある。

フラグ信号生成部２１０は、従来の制御信号生成部（図１の３０）同様、温度情報コードを受信して、特定温度以上でイネーブルされるフラグ信号を生成する部分であるので、従来の制御信号生成部（図１の３０）と同様に構成される。但し、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とを生成しなければならないため、生成すべきフラグ信号は、２倍となる。

不感帯設定部２２０は、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とによってイネーブルされ、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）との区間ではその状態が変わらない。即ち、不感帯を備えるセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成する。

より詳細に、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）が全てイネーブルされれば、イネーブルさせ、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）が一度イネーブルされた後は、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とが全てディセーブルされると、ディセーブルされるよう生成される。

不感帯設定部２２０でセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）がどのように生成されるかを図５に示した。同図に示すように、温度が上がるとき、第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ、一例として、ＴＥＭＰＡ＿ｌｅｆｔのみ示す）と第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ、一例として、ＴＥＭＰＡ＿ｒｉｇｈｔのみ示す）とが全てイネーブルされると、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ、一例として、ＴＥＭＰＡのみ示す）をイネーブルさせ、また、温度が下がるときは、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とが全てディセーブルされると、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）をディセーブルさせる。したがって、メモリ装置の温度が第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）との間で変化しつづけても、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は変わらないため、セルフリフレッシュ周期が頻繁に変わる問題を解決することができる。

セルフリフレッシュオシレータ３００は、従来技術で詳述したように、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を受信して、セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）が表す温度区間別にメモリ装置のセルフリフレッシュ周期を調整する部分である。

本発明の核心部分は、制御信号生成部２００でメモリ装置が何れの温度区間にあるかを表すセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成することに関するものである。現在は、セルフリフレッシュオシレータ３００がメモリ装置のセルフリフレッシュ周期を調整するが、今後は他の部分でメモリ装置のセルフリフレッシュ周期を調整する可能性もある。したがって、本発明は、セルフリフレッシュオシレータ３００ではない、他の部分がセルフリフレッシュ周期を担当しても、その部分が、メモリ装置が何れの温度区間にあるかを表すセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を用いれば応用することができる。

前記不感帯、即ち、第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）との一定の差がある温度は、いかなる値を有するのが好ましいかについて説明する。

現在のメモリ装置は、８５℃を基準にリフレッシュ周期が１×、２×に変わる。しかし、実際に１×、２×動作を決定する温度を内部では８３℃に決めている。これは、過去インテル株式会社で提示した灰色のマージン（ｇｒａｃｅｍａｒｇｉｎ）というもののためである。

灰色のマージンとは、チップの温度が変わるとき、温度に対する適切な動作の対処時間を得るためのマージン温度である。例えば、現在の温度が８５℃で、システムが８５℃と読み取って２×にリフレッシュしようとするが、温度が既に８７℃に上がっていれば、メモリ装置が検出する１×、２×変更基準温度は、８７℃になり、場合によっては、リフレッシュの失敗をもたらすこともある。

このため、８５℃以前に対応可能な時間を適切に得るために、８３℃になる場合は、２×動作を行うようにしようとのＪＥＤＥＣ内の意見がある。

本発明の不感帯、即ち、一定値以下の温度変化は、灰色のマージンと直接関連はないが、不感帯は、少なくとも灰色のマージンを含むか、又は、それより大きくなければならない。

また、不感帯が大きすぎると、温度情報出力装置の正確度が落ちるため、不感帯の温度幅は、２℃〜４℃程度が適切である。しかし、これは確定した温度幅ではなく、設計状況や工程状況によって適切に対処する必要がある。

図６は、図３に示した不感帯設定部２２０の一実施形態を示す構成図である。

不感帯設定部２２０は、同図に示すように、第１フラグ信号と第２フラグ信号とを受信して動作するＳＲラッチ回路を備えて構成される。

より詳細に、不感帯設定部２２０は、第２フラグ信号を受信する第１ＮＡＮＤゲートと、第１フラグ信号をインバータによって反転して受信し、第１ＮＡＮＤゲートとＳＲラッチを形成する第２ＮＡＮＤゲートと、第１ＮＡＮＤゲートの出力を反転して、セルフリフレッシュ周期の制御信号を出力するインバータとを備えて構成される。不感帯設定部は、第１フラグ信号及び第２フラグ信号の数の分ＳＲラッチ回路を備え、同図は、ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣの３つのフラグ信号を使う場合を示しているため、３つのＳＲラッチ回路を備えている。

セルフリフレッシュ周期の制御信号のうち、ＴＥＭＰＡを生成する場合の動作について説明すると、ＴＥＭＰＡ＿ｌｅｆｔとＴＥＭＰＡ＿ｒｉｇｈｔとが全て「ハイ」で入力されると、ＴＥＭＰＡが「ハイ」になり、一度ＴＥＭＰＡが「ハイ」になった後は、ＴＥＭＰＡ＿ｌｅｆｔとＴＥＭＰＡ＿ｒｉｇｈｔとが全て「ロー」で入力されることによって、ＴＥＭＰＡ信号は「ロー」に変わる。即ち、図５に示すような動作を行う。

再度、図３を参照して、メモリ装置のセルフリフレッシュ制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）の生成方法について説明する。本発明に係るメモリ装置のセルフリフレッシュ制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）の生成方法は、メモリ装置の温度を測定して温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を生成するステップと、当該温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を用いて特定温度以上でイネーブルされる第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）を生成するステップと、前記温度情報コード（Ｔｈｅｒｍａｌｃｏｄｅ）を用いて前記特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）を生成するステップと、前記第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と前記第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とによってイネーブルされ、該第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と該第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）を生成するステップとを含む。

より詳細に、前記セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、前記第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と前記第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とが全てイネーブルされることにより、イネーブルされ、一度イネーブルされた後は、前記第１フラグ信号（Ｒｉｇｈｔ＿ＴＲＩＰ）と前記第２フラグ信号（Ｌｅｆｔ＿ＴＲＩＰ）とが全てディセーブルされることにより、ディセーブルされることを特徴とする。

また、前記セルフリフレッシュ周期の制御信号（ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ）は、セルフリフレッシュ周期を調整するセルフリフレッシュオシレータ３００に入力されることを特徴とする。

本発明は、メモリ装置の温度が特定温度付近で変化しつづける場合、セルフリフレッシュ周期が、１×、２×のように急変することを防止して、従来のようにメモリ装置の動作が不安定になる問題を改善することができるという効果がある。

以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来のメモリ装置の温度情報出力装置、制御信号生成部及びセルフリフレッシュオシレータを示す図である。従来のセルフリフレッシュ周期の制御信号の生成について説明するための図である。本発明に係る安定したセルフリフレッシュ動作を行うメモリ装置の一実施形態を示す構成図である。第１フラグ信号及び第２フラグ信号を示す図である。本発明の不感帯設定部におけるセルフリフレッシュ周期の制御信号について説明するための図である。図３に示した不感帯設定部の一実施形態を示す構成図である。

符号の説明

１５、１００温度情報出力装置
３０、２００制御信号生成部
４０、３００セルフリフレッシュオシレータ
２１０フラグ信号生成部
２２０不感帯設定部

Claims

メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、
前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部と
を備えることを特徴とするメモリ装置。
前記制御信号生成部が、
特定温度以上の区間でイネーブルされる第１フラグ信号と、当該特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号とを生成するフラグ信号生成部と、
前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、当該第１フラグ信号と当該第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する不感帯設定部と
を備えることを特徴とする請求項１に記載のメモリ装置。
前記不感帯設定部が、
前記第１フラグ信号と前記第２フラグ信号とが全てイネーブルされると、前記セルフリフレッシュ周期の制御信号をイネーブルさせ、
一度イネーブルされた前記セルフリフレッシュ周期の制御信号は、前記第１フラグ信号と前記第２フラグ信号とが全てディセーブルされると、ディセーブルさせることを特徴とする請求項２に記載のメモリ装置。
前記不感帯設定部が、
前記第１フラグ信号と前記第２フラグ信号とを受信するＳＲラッチ回路を備えて構成されることを特徴とする請求項３に記載のメモリ装置。
前記不感帯設定部が、
前記第２フラグ信号を受信して前記ＳＲラッチ回路を構成する第１ＮＡＮＤゲートと、
前記第１フラグ信号を反転して受信し、前記第１ＮＡＮＤゲートとＳＲラッチを形成する第２ＮＡＮＤゲートと、
前記第１ＮＡＮＤゲートの出力を反転して前記セルフリフレッシュ周期の制御信号を出力するインバータと
を備えて構成されることを特徴とする請求項４に記載のメモリ装置。
前記メモリ装置が、
前記セルフリフレッシュ周期の制御信号を受信して、セルフリフレッシュ周期を調整するセルフリフレッシュオシレータを更に備えることを特徴とする請求項１に記載のメモリ装置。
メモリ装置の温度を測定して温度情報コードを生成するステップと、
該温度情報コードを用いて特定温度以上でイネーブルされる第１フラグ信号を生成するステップと、
前記温度情報コードを用いて前記特定温度と一定の差がある温度以上でイネーブルされる第２フラグ信号を生成するステップと、
前記第１フラグ信号と前記第２フラグ信号とによってイネーブルされ、前記第１フラグ信号と前記第２フラグ信号との区間ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成するステップと
を含むことを特徴とするメモリ装置のセルフリフレッシュ周期の制御信号生成方法。
前記セルフリフレッシュ周期の制御信号が、
前記第１フラグ信号と前記第２フラグ信号とが全てイネーブルされることにより、イネーブルされ、一度イネーブルされた後は、前記第１フラグ信号と前記第２フラグ信号とが全てディセーブルされることにより、ディセーブルされることを特徴とする請求項７に記載のメモリ装置のセルフリフレッシュ周期の制御信号生成方法。
前記セルフリフレッシュ周期の制御信号が、
セルフリフレッシュ周期を調整するセルフリフレッシュオシレータに入力されることを特徴とする請求項８に記載のメモリ装置のセルフリフレッシュ周期の制御信号生成方法。