JP5960269B2 - メモリ装置、制御方法、メモリコントローラ及びメモリシステム - Google Patents

Description

本発明の実施形態は、一般的に電子装置の分野に関連し、特に、温度データを用いた３Ｄ積層メモリのための動的動作に関する。

演算処理のためのより稠密なメモリを提供するため、密接に結合した複数のメモリ要素を有する記憶装置（３Ｄ積層メモリ（Ｓｔａｃｋｅｄ Ｍｅｍｏｒｙ）又は積層メモリと呼ばれてもよい）に関するコンセプトが開発されてきた。３Ｄ積層メモリは、メモリスタックとして呼ばれてもよいＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子の結合された層やパッケージを含む。積層メモリは、単一のデバイス又はパッケージに大量のコンピュータメモリを提供するのに利用され、当該デバイス又はパッケージはまた、メモリコントローラやＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などのシステムコンポーネントを有してもよい。

積層メモリに関する他の問題として、積層メモリは、本質的に、メモリスタックのサイズが増加すると、追加の熱的課題が生じるという、複雑な熱特性を持っている。外部は露出して冷却されるので、３Ｄメモリスタックの内部部分は一般的に、外部より熱く、大きな積層は一般的に内部と外部に大きな温度差を生じうる。

結果として、積層メモリの効率的で効果的な冷却を達成することは困難であった。例えば、従来のメモリと共通で、３Ｄ積層メモリの冷却がメモリ内の熱スポットを削減するための最も悪いシナリオのために寸法が定める場合、過剰に冷却されることになるため、メモリスタックの設計及び構造が非効率になってしまった。

そこで、本発明は上記事情に鑑み、上記課題を解決した、熱効率がよい３次元積層メモリ装置を提供することを目的とする。

本発明の一態様のメモリ装置は、
複数の結合したメモリ要素を備えるメモリスタックと、
前記メモリスタックの第１の領域で第１熱センサ及び前記メモリスタックの第２の領域で第２熱センサを備える、複数の熱センサと、を有し、
前記複数の熱センサによって作成された熱情報の少なくとも一部によって、前記複数のメモリ要素の熱的条件を調整するためにメモリコントローラが備えられている。

３次元積層メモリ装置において、熱効率を向上することができる。

３Ｄ積層メモリの一実施形態を示す。 積層動作を提供する熱センサ入力を用いたメモリ装置のある実施形態を示す。 熱情報を利用したメモリ動作の調整のためのプロセスの一実施形態のフローチャートである。 熱的問題を解消するための、データのミラーリングを利用した、積層メモリの一例である。 データのリマッピングによって、メモリ活動量を分散するように熱データを利用するメモリコント―ラの実施形態の図である。 熱勾配データを用いた動的リフレッシュ及び性能スロットルのためのプロセスを示す図である。 熱による性能調整及びリフレッシュ制御の一実施形態を例示するブロック図である。

本発明の実施形態は、温度データを用いた３次元積層メモリのための動的動作に関する。

３Ｄ積層メモリ（３Ｄとは３次元を表す）又は積層メモリは、複数結合した、メモリ層、メモリパッケージ又はメモリ素子等を含むコンピュータメモリを意味する。メモリは垂直に、或いは水平に（例えば並んで）積み重ねられ、或いは、互いに結合した一定のメモリ素子である。特に、積層メモリＤＲＡＭ装置又はシステムは、複数のＤＲＡＭ層を持つメモリ装置を有する。積層メモリ装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリコントローラ、及びこれらに関連するシステムエレメント等の装置にある複数のシステムエレメントをさらに含む。

ある実施形態では、装置、システム、或いは方法は、積層メモリ内の熱的不均衡（非対称）を解決するために、熱データを用いた積層メモリのための動的動作（Ｄｙｎａｍｉｃ Ｏｐｅｒａｔｉｏｎ）を提供する。ある実施形態では、メモリ装置は、加熱の不均衡に対応するための熱的制御と共に、熱情報を収集するための熱センサを含む。またある実施形態では、積層メモリの様々な部分の熱に対処するために、積層メモリのための動的動作は、データ格納の調整とリフレッシュサイクリングとを含む。

図１は、ある実施形態の３Ｄ積層メモリを示す。この図において、３Ｄ積層メモリ１００の動作中、例えば、一般的にヒートシンク１１５に近接する冷エリア１２０とヒートシンク１１５からより遠い温エリア１２５とを含む垂直温度勾配１０５を持つ。さらに、積層メモリ１００はさらに、冷エリア１２０が一般的にメモリスタック１００の外側により近いという、水平温度勾配１１０を持つ。
しかしながら、積層メモリの動作では、活動領域で熱を生成し、それゆえ、積層メモリ装置内でさらなる熱的不均衡を生む。その結果、積層メモリの温かい位置及び冷たい位置の構造が複雑で、動作中その位置は絶えず変化する。

ある領域が他と比較して顕著に熱いという温度勾配は、機械的なストレスを引き起こし、積層メモリのすべての構成要素が加速的に消耗する。というわけで、メモリスタック１００の十分な冷却が必要になる。
しかし、メモリスタックの熱挙動を向上させる試みでは、非均一な温度勾配がさらに悪化しないことが重要となる。
ある実施形態において、装置は、熱的不均衡を解消する動的操作１３０を提供する。ある実施形態において、動作はさらに、３Ｄメモリスタックの全ての部位で不必要にリフレッシュするのではなく、データを移行する目的の帯域幅を回復させるように機能する。

下記説明するように、熱収支を超えるメリの一部とは、ある温度以上であるか、メモリの一つ以上の他の部分に比べて高温であるか、又は一般的に過熱を持つと呼ばれる所望量よりも熱い他の部分である。

ある実施形態では、装置、プロセス、及びシステムは、
（１）熱的不均衡を向上し、積層メモリ装置内の熱スポットを減少させるメモリコントローラ及び周波数調整動作と、
（２）局所的にリフレッシュレートを独立して適合させることで温度の変動を利用し、データ移行のための帯域幅を自由にする間に必要なリフレッシュサイクリングを提供するリフレッシュメカニズムと、を有する。

ある実施形態では、装置、プロセス、及びシステムは、熱的不均衡の悪化を防ぐことを意図する熱的に効率的なメモリスタックとの干渉を利用するよう動作をする。ＤＩＭＭ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ）全体の又は同様のメモリ装置全体の温度変化は非常に小さいので、従来の平坦なＲＡＭ（層がなく、又は他のメモリ要素と近接して結合する、３Ｄ積層メモリとは反対として）での干渉は、熱勾配が考慮されていなかった。しかし、積層が３次元に成長するに連れ、干渉はもはや無視できなくなり、メモリコントローラにとって、積層温度勾配に対処することが重要になった。

コンピュータメモリ装置における過剰な熱の他の効果に加えて、データ格納を維持するために、メモリ素子がより高い温度に加熱されるにつれて、より頻繁にリフレッシュ動作が、必要になる。積層ＤＲＡＭの場合、常に、最も熱いメモリ要素（従来の平面ＤＲＡＭで一般的に用いられる）の要求を解決するために、最悪のケースによるリフレッシュレートが、３Ｄメモリスタックにある冷たい部材の過剰のリフレッシングを引き起こすので、利用可能なデータ帯域幅の無駄になる。
さらに、メモリスタックのスピードピン（特定のメモリのために動作周波数及び電圧を設定した製造物）が、スタックのどこにおいても最悪のケースの温度によって、必然的に限定される。ある実施形態において、装置、システム、或いは方法は、３Ｄ積層メモリのよりバランスのとれた熱的設定を生成する動的動作を提供するので、積層メモリのためにより効率的な動作点にすることができる。

図２は、積層動作を提供するため、熱センサ入力を利用するメモリ装置の実施形態を示す。ある実施形態において、例えば複数のＤＲＡＭ層を含むメモリ装置又はメモリパッケージ等の３Ｄ積層装置２００は、メモリスタック内複数の異なる場所に位置する複数の熱センサ２１０を有する。ある実施形態において、熱センサ２１０は、別の層上の熱センサの位置及び装置２００の熱的条件の点において有用なたくさんのデータを提供する層の他の部位を含む、装置２００全体の熱的条件の分析を提供できる場所に位置してもよい。図に示すように、システムはさらにＣＰＵ２３０とメモリコントローラ２２０とを有する。
ある実施において、ＣＰＵ２３０とメモリコントローラ２２０、及びその両方で、メモリ装置２００の一部を形成する。またある実施において、ＣＰＵ２３０とメモリコントローラ２２０とは、積層メモリ装置２００の外側にあってもよい。

ある実施形態において、装置、方法及びシステムは、例えばメモリ装置２００等の３Ｄ積層メモリ装置における熱勾配、を監視し、熱監視に基づいて、熱情報を生成し、熱効率がよいメモリ積層動作を提供するように前記生成した熱情報を利用する、ことを提供する。
また、ある実施形態において、装置、方法、及びシステムは、メモリ装置内の過剰な熱に対処する動的動作を有する。動的動作として、過剰な熱を持つメモリの部分へのアクセスを減少させるための動作データアドレスマッピングは、メモリ冷却部内のデータのコピーへのアクセスを制限すること又は領域またはメモリの低温領域にデータを再マッピングすることと、メモリスタック内の熱の不均衡に対処するために３Ｄメモリスタックの異なる部分について独立してリフレッシュレートを調整することによりデータ転送のための帯域幅を回収することを含む。

ある実施形態において、スタックの動作温度を監視し、熱情報を提供するように、熱センサ２１０は３Ｄ積層内に位置している。ある実施形態では、熱センサの配置は、メモリスタック自体公知の熱的挙動、及び、センサに利用可能な電力収支によって判定される。ある実施形態において、メモリスタック内の様々な場所で温度を読み込み、収集した熱データの少なくとも一部により、メモリコントローラロジックは、メモリスタックのリフレッシュ及びアドレスマッピングに関する決定を行う。

ある実施形態において、許容熱的条件を示す積層メモリ装置のための熱電力収支は、積層のアドレスマッピングを、スタックの熱勾配に関連付けることでより効率的に利用される。ある実施形態において、３Ｄ積層メモリにおけるリフレッシュレートを動的に変化させることで、積層メモリ装置のための帯域幅は回復される。ある実施形態において、リフレッシュレートが他の極端な動作条件の場合には範囲が絞られる（ｔｈｒｏｔｔｌｅｄ ｕｐ）ため、いくつかの実施形態では、メモリモジュールが、動作条件に対してより変化に対して強く（ロバスト性が高く）なる。

進歩した３Ｄメモリスタックは、Ｔｂ／ｓ（毎秒テラビット）範囲での帯域幅を提供されることが期待されるので、活動度（Ａｃｔｉｖｉｔｙ Ｆａｃｔｏｒ）は、メモリスタック内の特定の領域に向けたメモリアクセスの数を示し、メモリスタックの熱的条件は、動作周波数および活動度に大きく依存する。
ある実施形態では、メモリスタック装置は、熱による活動の減少と、メモリスタックの温エリアのために活動の減少を提供できる相補的なアドレスマッピングメカニズムとを用いるので、熱的条件が向上する。ある実施形態において、メモリコントローラは、積層メモリ装置の表面近くの領域或いは低い熱的抵抗を持つ他の場所のより近くに、高い活動を配置するように動作する。

図３は、熱情報を利用し、メモリ動作を絞るためのプロセスの実施形態を示すフローチャートである。この実施において、Ｓ３００において、メモリスタック装置の動作を開始する。その後、メモリ装置は、関連するメモリスタックにおいて関連する場所に配置された熱センサの温度を監視する（Ｓ３０５）。
ある実施形態では、Ｓ３１０において、層又はメモリブロックの温度が、層又はメモリスタックのための熱収支を超過する場合で、かつ、メモリの温エリアがアクセス前にクールダウンすることを可能にするために、メモリスタックにおいて他の冷却場所を利用することが可能である場合は、メモリスタック装置は熱的不均衡を解消する（分散する）ためにデータを移行する動作をとる（Ｓ３２２）。
ある実施形態において、メモリスタックで他の冷却場所の利用が不可能な場合は、Ｓ３２０にて、図６に示すように、メモリ装置は動作周波数を減少させる。

ある実施形態において、メモリスタックで他の冷却場所の利用するある技術は、図５に示すように、影響されたデータのためのアドレスを代替冷エリアにリマッピングして、この場所から読み込み、書き込みをする技術（Ｓ３２５）、或いは、図４に示すように、複数の場所でのデータをミラーリングし、冷エリアのみの読み込みアクセスを提供することよって、温エリアへの活動度を低下させる技術（Ｓ３３０）のどちらかを含む。
ある実施形態において、リマッピングするか及び活動度を低下させるかの選択は、ミラーリングがある場合の動作を単純化することができるデータの転送を必要としないメモリスタック（トラフィックを送る大きなメモリアクセス回数）、及び（再マッピング技術は、ミラーリング技術よりも少ないメモリ・リソースを必要とする場合がある）に費やされることが望まれるメモリ・リソースのための読み込み／書き込みトラフィックの量の少なくとも一部に依存する。

図４は、熱問題を解消するためにミラーリングを利用する積層メモリの一実施形態を示す。ある実施形態において、積層メモリ４００は３次元に積層した複数のシリコンメモリダイ４１０を有し、シリコンメモリダイ４１０は、例えば第１ダイ層４２０及び第２ダイ層４３０を含む。ダイ層が、第１ダイ層４２０及び第２ダイ層４３０と称するときでも、ダイ層のメモリスタックにおける実際の位置を示す必要はない。例えば、ダイ層がメモリスタックにおいてどこに位置してもよく、第１ダイ層は第２ダイ層の上又は下であって、第１及び第２のダイ層はお互いに近接するか、又は、ダイ層がいくつも、第１及び第２のダイ層の間に入ってもよい。
ある実施形態において、メモリ４００は、データミラーリングを利用するスタックの温エリアにおいての活動を削減するメカニズムを有している。また、ある実施形態において、例えば図２に示すように、積層メモリ４００の一部となっているメモリコントローラによって動作が指示されてもよい。

ある実施形態において、メモリデータの複数の同一の画像４４０（図４）は、メモリスタック内の同じダイ、又は異なるダイで維持される。図において、メモリデータの第１の画像は第１のダイ４２０の第１のダイエリア４２５上で維持され、第２の画像は第２のダイ４３０の第２のダイエリア４３５上で維持される。或いは、これらのエリアは同じダイ上にあってもよい。図では２つのミラーリング画像が与えているが、ミラーリング画像の数は２又はそれ以上のいずれの数であってもよい。
この例では、ある時点では、第１のダイエリア４２５は、「冷たい」冷ダイエリアであって、第２のダイエリア４３５は、過熱ともいう「温かい」温オンダイエリアである。これらはある時点において第１のダイエリア４２５は相対的に低い温度を持ち、第２のダイエリア４３５は相対的に高い温度を持つことを示す。
しかし、「冷たい」ダイエリア及び「温かい」ダイエリアは、例えば、メモリ装置の活動の結果として起きる温度の変化により、時間とともに切り替えることができる。

ある実施形態において、一貫性のあるミラーリングされたコピーを維持するために、書き込み処理として、複数のそれぞれの画像をミラー化することが実行される）
ある実施形態において、例えば、最低温度を持つミラーリングダイエリア（図においては、第１の「冷たい」ダイエリア４２５）のみからなど、すべてのミラーリング画像よりも少なく画像のみから、読み込み処理が機能すると、他のミラー画像での熱圧力が削減できる。
この方法では、データの位置の追跡が必要なく、アドレスリマッピングを行う必要がない、メカニズムを提供できる。
しかし、同一のデータ画像が、メモリの複数の位置で維持されることが要求されるので、メモリ装置４００又はシステムの許容メモリスペースの数は、削減される。

ある実施形態において、データが温かいメモリ位置から冷たいメモリ位置へリマッピングされる、積層メモリでの熱情報を利用する、異なる方法がある。ある実施形態において、装置又はシステムは、例えばページ、メモリバンク、ダイ全体ななど本質的で構造的な細分性におけるデータの位置を追跡すること、及び、温エリアから冷エリアへの積極的なデータ移動すること、を提供する。
図５は、データのリマッピングによって、メモリの活動を分散するように、熱データを用いたメモリコントローラの要素を示すブロック図である。ある実施形態において、メモリ装置又はシステムのメモリコントローラは、メモリアクセス５１０を受信する３Ｄ熱アクセス制御部５１２を有する。ある実施形態において、メモリコントローラは、複数の熱センサから熱情報を受信するロジックと、熱情報の少なくとも一部に基づいて、メモリ要素の熱的条件を調整するロジックとを有する。ある実施形態において、メモリコントローラのロジックは、追加のアドレスマッピング層５２０を有する。このアドレスマッピング層５２０は、入力されるアドレス処理データをスタック内で古い位置から新しい位置にマップするため、アドレスをリマップするアドレスリマッパーエレメント５２２と、アドレスマッピングの状態を維持するマッピング状態エレメント５２４とを有する。

ある実施形態において、３Ｄ熱アクセス制御部５１２は、メモリ装置又はシステム（メモリコントローラ）５００のダイ上に分散された熱センサからの熱情報５５４含む熱的状態追跡テーブル５６０からデータをアクセスする。
例えば、第１熱センサ（ＴＳ１）５５２は、第１の「冷たい」ダイエリア５５０に位置し、
第２熱センサ（ＴＳ２）５４２は、第２「熱い」ダイエリア５４０に位置する。ある実施形態において、熱アクセス制御部５１２は、熱的状態追跡テーブル５６０に基づいてデータを移行するために、熱データを利用する。例えば、熱いダイエリア５４０から、データ移行可能なスペアメモリ等である冷たいダイエリア５５０へデータは移行される。

ある実施形態において、メモリコントロ―ラ５００により、未使用の帯域幅を活用することができる、又は処理の細分性の粒度に基づいて引き起こすことができ、実行中で表示するように、メモリコントローラ５００は動作の背景（Ｂａｃｋｇｒｏｕｎｄ）にデータを移動する。ある実施形態において、データ移動の状態を追跡するのに専用マネジメントエンジン、例えばデータ移動エンジン５２６などが利用される。

ある実施形態において、図５に示した動作でのメモリ追跡モードは、データの中間保存のために、比較的「冷たい」メモリ部が要求される、一定のスペアメモリ部分を要求する。
しかし、このオーバーヘッドは、同一のデータが少なくとも２つの位置で記憶される、図４で示したすミラーリングのために必要な部分より小さい。

ある実施形態において、３Ｄ熱アクセス制御部（メモリのための中央制御ブロックの少なくとも一部）は、温エリアをクールダウンさせるためにメモリの冷エリアへアクセスを分散させる、担当している。
ある実施形態において、熱アクセス制御部は、さらに、スタック内の温エリアへ問題があるアクセスの量を絞り込む動作をする。ある実施形態では、メモリコントローラ内のステージのスケジューリングや、列を作る（Ｑｕｅｕｉｎｇ）ことは、独立したメモリアクセス又はメモリアクセスのクラスのためのスケジューリングの優先順位を固定的に又は動的に決定するように熱情報を補強する。

ある実施形態において、装置、システム又は方法は、動的リフレッシュ及び周波数の限定（Ｔｈｒｏｔｔｌｉｎｇ）機構を提供する。３Ｄ積層メモリにおいての熱勾配の変化により、スタックのための一定のリフレッシュレートは不十分である。例えば、最も熱いＤＲＡＭダイ又はメモリエリアに基づく最悪のケースのリフレッシュレートは、過剰なリフレッシュにより、より冷たいＤＲＡＭダイへのアクセスを目的とする帯域で顕著に消費する。

図６は、熱勾配データを用いた動的リフレッシュと性能スロットリングを示すフローチャートである。ある実施形態において、Ｓ６０５において、メモリスタック内の様々な場所に配置された複数の熱センサによる監視により、メモリスタックの複数の場所の温度が監視される。ある実施形態において、メモリスタック全体の温度が、Ｓ６１５でのリフレッシュレートに対する温度値との対応関係を与えるテーブルと比較され、いずれか熱収支違反がないかＳ６１０で評価する。

ある実施形態において、どのメモリブロック（又はメモリのどの部分か）のためのリフレッシュレートが調整を要求しているか、Ｓ６２０で判定される。その結果、要求に応じてメモリブロック又はメモリの他の部分のためのリフレッシュレートが独立して変更される（Ｓ６２５）。そして、熱を低下させるために、どの性能状態が立ち下がるか（減少するか）、又は立ち上げるか（増加させるか）（性能状態が前回サイクルで下がったとき）、Ｓ６３０で判定される。その結果、Ｓ６３５で適宜、性能状態を変更する。ある実施形態では、性能状態とは、メモリの特性に影響を与えるメモリスタックの状態のことである。

性能状態は下記（１）〜（３）を備えてもよく、この下記内容に限られない。
（１）メモリデバイスの全部または一部へのアクセスを読み書き用のアクセスの割合。
例えば、最高の性能状態の時、メモリは、夫々のクロックサイクル（又は他の最高アクセス率）の読み込み及び書き込みアクセスを提供する。ある実施形態において、装置、システム、又は方法は、例えば読み込みアクセスと書き込みアクセスとの間の１又は複数のクロックサイクルをスキップすることで、すべての又は一部の積層メモリ装置のアクセス率を低いレートにするよう変更することを含み、そして、アクセスされるメモリ素子の熱の生成を減少させる。
（２）メモリ装置の全ての又は一部のクロック周波数。
例えば、性能状態の変更は、より低いクロック周波数に全てまたは一部のメモリ装置のクロック周波数を変更することを含むことができ、それによって、動作の速度が低減し、メモリ装置内に熱が生じることもある。
（３）全ての又は一部のメモリ装置の電圧。

例えば、ソース電圧でのある幅で動作可能なメモリ装置のための性能状態の変化は全ての又は一部のメモリ装置の電圧の低下を含む。電圧の低下は、一般的にメモリ特性の減少になるが、熱の生成を削減させる。

図及び説明を簡単にするために、Ｓ６２０でのリフレッシュ時間の判定及びＳ６３０での性能状態の判定に関して得られた動作は、順番に示されているが、実施形態は、このような操作の任意の特定の順序に限定されない。このような判定と動作は、任意の順序で行われてもよいし、並列に実行されてもよい。

図７は、熱による周波数の絞りとフレッシュ制御の実施形態の制御ブロック図である。ある実施形態において、メモリコントローラ７２０を備える積層メモリ装置７００は、ＤＡＭダイ層７１０を含み、ＤＲＡＭダイ層７１０は、複数のダイを横切る場所に配置された、熱センサを含む。図７に示すように、積層メモリ装置７００は、複数のダイを横切る複数の分散熱センサ７５０を含む。ここでセンサとして、第１のＤＲＡＭダイ７１２の上にある第１熱センサ７５２、第２のＤＲＡＭダイ７１４上にある第２熱センサ７５４及び第３のＤＲＡＭダイ７１６上の第３熱センサ７５６がある。しかしながら、実施形態は、この構造に限定されず、すべてのダイが熱センサを含まない実施や、あるダイが複数の熱センサを含む実施であってもよい。

ある実施形態において、熱センサ７５０、連続的に、又は分散型で、メモリ装置７００の様々な層の温度を測定する。ある実施形態において、メモリコントローラ７２０は、熱によるリフレッシュテーブル７３０内の温度範囲については以前に特徴づけたリフレッシュレートに種々の層の温度を比較するために提供する。
ある実施形態において、メモリコントローラ７２０は、熱リフレッシュテーブル７３０に基づいて対応するリフレッシュサイクルを決定し、熱センサの出力によって示される熱的特徴に基づいて、メモリ装置の異なる場所のための分散されたリフレッシュコマンド７３４等である、リフレッシュコマンド７３２を生成する。

上記記載では、説明のために、本発明の完全な理解を提供するのに多数の具体的な詳細が提供された。しかしながら、本発明はこれらの具体的な詳細なしに実現されてもよいことは、当業者に明らかであろう。他の例では、周知の構成及び装置はブロック図の形式により示される。図示されたコンポーネント間の中間的な構成があってもよい。ここに開示又は図示されるコンポーネントは、開示又は図示されないさらなる入力又は出力を有してもよい。

各種実施例は、各種プロセスを有してもよい。これらのプロセスは、ハードウェアコンポーネントにより実行されてもよいし、又は、命令によりプログラムされた変容若しくは特定用途プロセッサ又はロジック回路に当該プロセスを実行させるのに利用されてもよいコンピュータプログラム又はマシーン実行可能言語により実現されてもよい。あるいは、これらのプロセスは、ハードウェアとソフトウェアとの組み合わせにより実行されてもよい。

各種実施例の一部は、特定の実施例に従ってプロセスを実行するため１以上のプロセッサによる実行のためにコンピュータ（又は他の電子デバイス）をプログラムするのに利用されるコンピュータプログラム命令を格納するコンピュータ可読媒体を有するコンピュータプログラムとして提供されてもよい。コンピュータ可読媒体は、限定することなく、フロッピー（登録商標）ディスケット、光ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、光磁気ディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、磁気若しくは光カード、フラッシュメモリ又は電子命令を格納するのに適した他のタイプのコンピュータ可読媒体を含むものであってもよい。さらに、各実施例はまたコンピュータプログラムとしてダウンロードされてもよく、当該プログラムは、リモートコンピュータから要求元コンピュータに転送されてもよい。

本方法の多くは、それらの最も基本的な形式で記述されるが、プロセスは何れかの方法に追加又は削除可能であり、情報は、本発明の基本的な範囲から逸脱することなく記述されたメッセージの何れかに追加又は控除することが可能である。多数のさらなる改良及び適応化が可能であることは、当業者に明らかであろう。特定の実施例は、本発明を限定するのでなく例示するため提供される。本発明の実施例の範囲は、上述された特定の具体例によってではなく、以下の請求項によってのみ決定される。

要素“Ａ”が要素“Ｂ”に結合されるとは、要素Ａが、要素Ｂに直接的に結合されるか、又は例えば、要素Ｃを介し間接的に結合されてもよい。明細書又は請求項は、コンポーネント、特徴、構成、プロセス又は特性Ａがコンポーネント、特徴、構成、プロセス又は特性Ｂを“生じさせる”と述べるとき、それは、“Ａ”が“Ｂ”の少なくとも部分的な原因であるが、“Ｂ”を生じさせることを支援する少なくとも１つの他のコンポーネント、特徴、構成、プロセス又は特性があってもよいことを意味する。明細書が、コンポーネント、特徴、構成、プロセス又は特性が含まれてもよい又は含まれうると指摘している場合、当該特定のコンポーネント、特徴、構成、プロセス又は特性は含まれることが求められていない。明細書又は請求項が、“ある”要素を参照する場合、これは、説明された要素が１つしか存在しないことを意味するものでない。

実施例は、本発明の実現形態又は具体例である。明細書における“ある実施例”、“一実施例”、“一部の実施例”又は“他の実施例”という表現は、当該実施例に関して説明される特定の特徴、構成又は特性が少なくとも一部の実施例に含まれるが、必ずしもすべての実施例に含まれる必要がないことを意味する。“ある実施例”、“一実施例”又は“一部の実施例”の各種出現は、すべてが必ずしも同一の実施例を参照しているとは限らないことを意味する。本発明の実施例の上記説明では、各種特徴が本開示の説明及び各種の発明の態様の１以上の理解の支援のため、単一の実施例、図面又はその説明に一緒にグループ化されていることが理解されるべきである。しかしながら、本開示の方法は、請求された発明が各請求項において明示的に記載されるより多くの特徴を必要とする意図を反映するものとして解釈されるべきでない。むしろ、以下の請求項が反映するように、発明の態様は、上述された単一の実施例のすべての特徴より少ない。従って、請求項は本開示に明示的に含まれ、各請求項はそれ自体本発明の別の実施例となる。

１００ ３Ｄ積層メモリ（メモリスタック）
１１５ ヒートシンク
１２０ 冷エリア
１２５ 温エリア
２００ ３Ｄ積層メモリ装置
２１０ 熱センサ
２２０ メモリコントローラ
２３０ ＣＰＵ
４００ 積層メモリ
４１０ シリコンメモリダイ
４２０ 第１ダイ層
４２５ 冷ダイエリア
４３０ 第２ダイ層
４３５ 温ダイエリア
５００ メモリコントローラ（システム）
５１２ ３Ｄ熱アクセス制御部
５２０ アドレスマッピング層
５２２ アドレスリマッパーエレメント
５２４ マッピング状態エレメント
５２６ データ移動エンジン
５４０ 温ダイエリア（第２の領域）
５４２ 第２熱センサ
５５０ 冷ダイエリア（第１の領域）
５５２ 第１熱センサ
５６０ 熱的状態追跡テーブル
７００ 積層メモリ装置
７１０ ＤＡＭダイ層
７１２ 第１のＤＲＡＭダイ
７１４ 第２のＤＲＡＭダイ
７１６ 第３のＤＲＡＭダイ
７２０ メモリコントローラ
７３０ 熱／リフレッシュテーブル
７３２ リフレッシュコマンド／周波数
７３４ 分散されたリフレッシュコマンド／周波数制御
７５０ 複数の分散熱センサ
７５２ 第１熱センサ
７５４ 第２熱センサ
７５６ 第３熱センサ

Claims (23)

1. 積層された複数のメモリ素子層を含み、メモリコントローラに結合されるメモリスタックと、
   前記メモリスタックのメモリ素子層の第１の領域に位置する第１熱センサと前記メモリスタックのメモリ素子層の第２の領域に位置する第２熱センサとを少なくとも含み、前記メモリコントローラに結合される複数の熱センサと、を有し、
   前記メモリスタックは、前記複数のメモリ素子層の熱的条件を調整するための制御信号を前記メモリコントローラから受信し、前記制御信号は、前記複数の熱センサにより生成される熱情報に基づいて前記メモリコントローラにより生成され、
   （ａ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスが分散するように生成され、
   （ｂ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリ装置。
2. 前記メモリコントローラは前記メモリ装置の一部である、
   請求項１記載のメモリ装置。
3. 前記複数のメモリ素子層は複数のメモリダイ層又は複数のメモリパッケージのどちらかを含んでいる、
   請求項１記載のメモリ装置。
4. 前記熱情報を格納する熱的状態追跡テーブルをさらに有する、
   請求項１記載のメモリ装置。
5. 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）により形成される、請求項１記載のメモリ装置。
6. 前記メモリスタックの前記第１の領域及び前記第２の領域がデータのミラーコピーを格納し、
   前記第１の領域が過剰な熱を有すると判断する場合には、前記メモリコントローラは前記第１の領域の読み込みアクセスを減少させる、
   請求項５記載のメモリ装置。
7. 前記メモリコントローラは、スペアメモリ領域として前記第２の領域を維持し、
   前記第１の領域が過剰な熱を有すると判断する場合には、前記第１の領域に格納されたデータが前記第２の領域へ書き換えられる、
   請求項５記載のメモリ装置。
8. 前記複数のメモリ素子層に対するメモリアクセスが分散するように前記第１及び第２の領域を利用することが不可能である場合には、前記メモリコントローラは前記メモリスタックの動作周波数を減少させる、
   請求項５記載のメモリ装置。
9. 前記メモリコントローラは、与えられた温度に対してメモリ・リフレッシュレートを示すデータと前記メモリスタックの温度とに基づいて、前記メモリ装置の性能状態を減少又は増加させる、
   請求項１記載のメモリ装置。
10. 前記メモリスタックの前記第１の領域は、第１のメモリ素子層に位置しており、
    前記第２の領域は、前記第１のメモリ素子層又は第２のメモリ素子層のいずれかに位置している、
    請求項１記載のメモリ装置。
11. メモリ装置を制御するためにメモリコントローラが実行する方法であって、前記メモリ装置は、
    積層された複数のメモリ素子層を含み、前記メモリコントローラに結合されるメモリスタックと、
    前記メモリスタックのメモリ素子層の第１の領域に位置する第１熱センサと前記メモリスタックのメモリ素子層の第２の領域に位置する第２熱センサとを少なくとも含み、前記メモリコントローラに結合される複数の熱センサと、
    を有し、当該方法は、
    前記複数の熱センサにより生成される熱情報を受信する工程と、
    前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成する工程と、
    前記制御信号を前記メモリ装置に送信する工程と、を有し、
    （ａ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され、
    （ｂ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、方法。
12. 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）により形成される、請求項１１記載の方法。
13. 前記第１の領域及び前記第２の領域にデータのミラーコピーを格納する工程と、
    前記第１の領域が過剰な熱を有すると判断する場合には、前記第１の領域の読み込みアクセスを減少させる工程と、
    をさらに有する請求項１２記載の方法。
14. スペアメモリ領域として前記第２の領域が維持される場合において、前記第１の領域が過剰な熱を有すると判断する場合には、前記第１の領域に格納されたデータを前記第２の領域へ書き換える工程と、
    をさらに有する請求項１２記載の方法。
15. 前記複数のメモリ素子層に対するメモリアクセスが分散するように前記第１及び第２の領域を利用することが不可能である場合には、前記メモリスタックの動作周波数を減少させる、
    請求項１２記載の方法。
16. 与えられた温度に対して必要なメモリ・リフレッシュレートを示すデータと前記メモリスタックの温度とに基づいて、前記メモリ装置の性能状態を減少又は増加させる、
    請求項１２記載の方法。
17. メモリ装置に結合されるメモリコントローラであって、前記メモリ装置は、
    積層された複数のメモリ素子層を含むメモリスタックと、
    前記メモリスタックのメモリ素子層の第１の領域に位置する第１熱センサと前記メモリスタックのメモリ素子層の第２の領域に位置する第２熱センサとを少なくとも含む複数の熱センサとを有し、
    前記メモリコントローラは、前記複数の熱センサにより生成される熱情報を受信し、前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成し、前記制御信号を前記メモリ装置に送信し、
    （ａ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され、
    （ｂ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリコントローラ。
18. 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）により形成される、請求項１７記載のメモリコントローラ。
19. メモリ装置と前記メモリ装置に結合されるメモリコントローラとを有するメモリシステムであって、前記メモリ装置は
    積層された複数のメモリ素子層を含むメモリスタックと、
    前記メモリスタックのメモリ素子層の第１の領域に位置する第１熱センサと前記メモリスタックのメモリ素子層の第２の領域に位置する第２熱センサとを少なくとも含む複数の熱センサとを有し、
    前記メモリコントローラは、前記複数の熱センサにより生成される熱情報を受信し、前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成し、前記制御信号を前記メモリ装置に送信し、
    （ａ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され
    （ｂ）相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリシステム。
20. 前記第１の領域が過剰な熱を有すると判断する場合には、前記メモリコントローラは前記第１の領域へのアクセスを減少させる、
    請求項１９記載のメモリシステム。
21. 前記メモリコントローラは、与えられた温度に対して必要なメモリ・リフレッシュレートを表すデータに基づいて、前記メモリスタックの温度に対応するメモリ・リフレッシュレートを決定する、
    請求項１９記載のメモリシステム。
22. 前記メモリスタックにおける熱的不均衡に対応するデータを書き換えるアドレスマッピング層をさらに有し、
    前記アドレスマッピング層は、アドレスを書き換えるアドレス書き換えエレメント及びアドレスマッピングの状態を維持するマッピング状態エレメントを備える、
    請求項１９記載のメモリシステム。
23. 前記メモリスタックにおける熱的不均衡に対応するようにデータの移動状態を追跡するデータ移動エンジンをさらに有する、
    請求項１９記載のメモリシステム。

Images