KR102583448B1 - 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치 - Google Patents

온도 관리를 위해 주소를 제어하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR102583448B1
KR102583448B1 KR1020180041449A KR20180041449A KR102583448B1 KR 102583448 B1 KR102583448 B1 KR 102583448B1 KR 1020180041449 A KR1020180041449 A KR 1020180041449A KR 20180041449 A KR20180041449 A KR 20180041449A KR 102583448 B1 KR102583448 B1 KR 102583448B1
Authority
KR
South Korea
Prior art keywords
address
circuit
memory device
semiconductor memory
cell
Prior art date
Application number
KR1020180041449A
Other languages
English (en)
Other versions
KR20190118283A (ko
Inventor
진영재
문영석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180041449A priority Critical patent/KR102583448B1/ko
Priority to US16/362,234 priority patent/US10929300B2/en
Priority to CN201910270481.0A priority patent/CN110364192B/zh
Publication of KR20190118283A publication Critical patent/KR20190118283A/ko
Application granted granted Critical
Publication of KR102583448B1 publication Critical patent/KR102583448B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술에 의한 반도체 메모리 장치는 적층된 다수의 셀 다이를 포함하는 셀 회로; 및 셀 회로를 제어하는 제어 회로를 포함하되, 제어 회로는 호스트에서 제공된 주소 신호를 디코딩하여 호스트가 다수의 셀 다이를 식별하기 위하여 제공하는 제 1 주소를 포함하는 주소 정보를 출력하는 주소 디코더; 및 주소 정보를 이용하여 제 1 주소를 제 2 주소로 변환하고 제 2 주소를 다수의 셀 다이에 제공하는 주소 변환 회로를 포함하고 다수의 셀 다이는 제 2 주소에 의하여 식별된다.

Description

온도 관리를 위해 주소를 제어하는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE CONTROLLING ADDRESS FOR TEMPERATURE MANAGEMENT}
본 발명은 셀 다이에 대한 접근이 집중되어 온도가 상승하는 문제를 해결하기 위하여 주소를 제어하는 반도체 메모리 장치에 관한 것이다.
다수의 셀 다이들이 적층된 반도체 메모리 장치에서 어느 한 셀 다이에 접근이 집중되면 해당 셀 다이의 온도가 상승할 수 있다.
이 경우 해당 셀 다이는 물론 이에 인접하여 적층된 다른 셀 다이도 고온으로 인해 데이터 저장 특성이 악화되고 데이터가 훼손되는 문제가 발생할 수 있다.
US 9195577 B2 US 9218285 B2 US 9342443 B2
본 발명은 다수의 셀 다이가 적층된 메모리 장치에서 셀 다이를 접근하는데 사용하는 주소를 제어하고 이에 따라 어느 한 셀 다이에 접근이 집중되는 것을 완화하여 온도 상승을 억제한다.
본 발명의 일 실시예에 의한 반도체 메모리 장치는 적층된 다수의 셀 다이를 포함하는 셀 회로; 및 셀 회로를 제어하는 제어 회로를 포함하되, 제어 회로는 호스트에서 제공된 주소 신호를 디코딩하여 호스트가 다수의 셀 다이를 식별하기 위하여 제공하는 제 1 주소를 포함하는 주소 정보를 출력하는 주소 디코더; 및 주소 정보를 이용하여 제 1 주소를 제 2 주소로 변환하고 제 2 주소를 다수의 셀 다이에 제공하는 주소 변환 회로를 포함하고 다수의 셀 다이는 제 2 주소에 의하여 식별된다.
본 발명은 다수의 셀 다이가 적층된 경우 특정한 셀 다이에 접근이 집중되는 것을 완화하여 온도 상승을 억제할 수 있다.
본 발명은 동작 성능을 저하시키지 않고 주변 시스템의 구성이나 동작에 영향을 주지 않으면서 셀 다이의 온도 상승을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 블록도.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 적층 구조를 나타내는 도면.
도 3은 도 1의 주소 변환 회로의 동작을 나타내는 설명도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 1은 본 발명의 일 실시예에 의한 반도체 메모리 장치(100)의 블록도이다.
본 실시예에서 반도체 메모리 장치(100)는 셀 회로(110), 제어 회로(120), 데이터 전달 회로(130)를 포함한다.
데이터 전달 회로(130)는 호스트와 같은 외부 장치와 데이터를 송수신한다.
셀 회로(110)와 데이터 전달 회로(130)는 버스 회로(131)를 통해 데이터를 송수신한다.
데이터 전달 회로(130)와 버스 회로(131)는 잘 알려진 구성이므로 구체적인 설명을 생략한다.
셀 회로(110)는 적층된 다수의 셀 다이(111)를 포함한다.
도 2에 도시된 바와 같이 제어 회로(120)와 데이터 전달 회로(130)는 로직 다이(1)에 포함되어 셀 회로(110)와 함께 적층될 수 있다.
본 실시예에서는 반도체 메모리 장치(100)가 디램 형태로 구현된 것을 가정하지만 반드시 이에 한정되는 것은 아니다.
본 실시예에서 각 셀 다이(111)는 랭크 주소를 이용하여 식별되는 것으로 가정하였으나 셀 다이(111)를 식별하는 주소는 실시예에 따라 달라질 수 있다.
제어 회로(120)는 호스트에서 제공되는 주소와 명령을 처리하여 셀 회로(110)와 데이터 전달 회로(130)를 제어한다.
제어 회로(120)는 호스트에서 제공되는 명령 신호와 주소 신호를 수신하는 명령 주소 수신 회로(121), 명령 신호를 디코딩하여 셀 회로(110)와 데이터 전달 회로(120)를 제어하는 명령 디코더(122), 주소 신호를 저장하는 주소 레지스터(123)를 포함한다.
제어 회로(120)는 주소 신호를 디코딩하는 주소 디코더(200)를 포함한다.
본 실시예에서 주소 디코더(200)는 랭크 주소 디코더(210), 뱅크 주소 디코더(220), 로우 주소 디코더(230), 칼럼 주소 디코더(240)를 포함한다.
랭크 주소 디코더(210)는 주소 레지스터(123)에서 출력되는 주소 신호를 디코딩하여 제 1 주소(RA1)를 출력한다. 제 1 주소(RA1)는 랭크 주소로서 제 1 랭크 주소로 지칭될 수 있다.
뱅크 주소 디코더(220)는 주소 레지스터(123)에서 출력되는 주소 신호를 디코딩하여 뱅크 주소(BA)를 출력한다.
로우 주소 디코더(230)는 주소 레지스터(123)에서 출력되는 주소 신호를 디코딩하여 로우 주소(ROW)를 출력한다.
칼럼 주소 디코더(240)는 주소 레지스터(123)에서 출력되는 주소 신호를 디코딩하여 칼럼 주소(COL)를 출력한다.
실시예에 따라 메모리 장치에서 사용하는 주소의 종류가 달라질 수 있으며 이에 따라 주소 디코더(200)의 세부 구성은 변경될 수 있다.
본 실시예에서 랭크 주소는 셀 다이(111)를 식별하는 주소이고, 뱅크 주소와 로우 주소와 칼럼 주소는 각각 셀 다이(111) 내부의 뱅크, 로우 및 칼럼을 식별하는 주소이다.
본 실시예에서 주소 신호는 총 35비트이고 이중 랭크 주소는 3비트, 뱅크 주소는 3비트, 로우 주소는 14비트, 칼럼 주소는 11비트이다. 주소 신호는 채널 주소 비트와 패딩 비트를 더 포함할 수 있다.
제어 회로(120)는 주소 변환 회로(300)를 더 포함한다.
주소 변환 회로(300)는 주소 디코더(200)에서 출력된 신호들을 이용하여 제 2 주소(RA2)를 생성한다.
제 2 주소(RA2)는 랭크 주소로서 제 2 랭크 주소로 지칭될 수 있다.
제 2 주소(RA2)는 제 1 주소(RA1)를 이용하여 셀 다이(111)를 식별하는 종래의 기술에 비하여 셀 다이(111)를 접근하는데 있어서 임의성을 증가시킨다.
이를 통해 호스트로부터의 읽기 또는 쓰기 요청이 동일한 셀 다이(111)에 연속적으로 집중되는 현상을 완화시키며 이에 따라 셀 다이(111)의 온도 상승을 감소시킬 수 있다.
본 실시예에서 주소 변환 회로(300)는 선택 회로(310)와 연산 회로(320)를 포함한다.
본 실시예에서 선택 회로(310)는 뱅크 주소(BA), 로우 주소(ROW) 또는 칼럼 주소(COL)를 포함하는 주소 정보로부터 선택 데이터(SA)를 출력한다.
선택 회로(310)에서 선택 데이터를 출력하는 방법은 실시예에 따라 다양하게 변경될 수 있다.
본 실시예에서 선택 회로(310)는 뱅크 주소(BA), 로우 주소(ROW) 또는 칼럼 주소(COL) 중 어느 하나를 선택할 수 있다.
본 실시예에서 로우 주소(ROW)를 선택하는 경우 총 14비트 중 3비트를 선택하고 칼럼 주소(COL)를 선택하는 경우 11비트 중 3비트를 선택할 수 있다.
선택 회로(310)에서 어느 주소를 선택할 것인지는 반도체 메모리 장치(100)의 모드 레지스터 등을 이용하여 미리 설정될 수 있다.
이하에서는 선택 회로(310)가 뱅크 주소(BA)를 선택하여 선택 데이터(SA)로 출력하도록 설정된 것으로 가정한다.
연산 회로(320)는 제 1 주소(RA1)와 선택 데이터(SA)를 연산하여 제 2 주소(RA2)를 생성한다.
본 실시예에서는 제 1 주소(RA1)와 선택 데이터(SA)를 대응하는 비트 단위로 XOR 연산을 수행하여 제 2 주소(RA2)를 생성한다.
도 3은 주소 변환 회로(300)의 동작을 설명하는 설명도이다.
도 3에서 (A)는 종래와 같이 제 1 주소(RA1)에 의해 셀 다이(111)를 식별하여 접근하는 경우를 나타낸다.
현재 요청된 주소를 디코딩하여 얻은 제 1 주소(RA1)가 "000"이고 다음 요청된 주소를 디코딩하여 얻은 제 1 주소(RA1)가 "000"이면 도시된 바와 같이 동일한 셀 다이를 연속으로 접근하게 된다.
도 3에서 (B)는 본 발명과 같이 제 2 주소(RA2)에 의해 셀 다이를 식별하여 접근하는 경우를 나타낸다.
현재 요청된 주소를 디코딩하였을 때 제 1 주소(RA1)가 "000"이고 선택 데이터(SA)로 제공되는 뱅크 주소(BA)가 "101"이라면 제 2 주소(RA2)는 "101"로 변환된다.
다음 요청된 주소를 디코딩하였을 때 제 1 주소(RA1)가 "000"이고 선택 데이터(SA)로 제공되는 뱅크 주소(BA)가 "001"이라면 제 2 주소(RA2)는 "001"로 변환된다.
이와 같이 제 2 주소(RA2)를 이용하여 접근하는 경우 서로 다른 셀 다이에 순차적으로 접근하게 된다.
도 3의 예는 호스트에서 동일한 랭크에 대한 읽기 또는 쓰기를 요청하는 경우에도 뱅크 주소(BA)가 달라지면 물리적으로 다른 랭크에 대해서 요청을 처리할 수 있음을 나타낸다.
이를 통해 특정한 셀 다이에 접근이 집중되어 해당 셀 다이의 온도가 증가하는 문제를 억제할 수 있다.
본 발명에서는 외부에서 요청된 주소를 디코딩한 후 셀 다이를 식별하는 주소를 변환하여 셀 다이의 온도를 관리하는 기술로써 온도 감지를 위한 구성을 필요로 하지 않는다.
이와 같이 본 발명은 구성을 간단하게 하면서 셀 다이에서 발생하는 열을 효율적으로 관리할 수 있다.
아울러 본 발명은 셀 다이를 식별하는 주소만을 내부적으로 변환하므로 데이터 전달 회로 및 명령 디코더의 구성이나 동작을 변경할 필요가 없다.
즉 일반적인 데이터 입출력 동작에 실질적인 영향을 주지 않으면서 열 관리를 수행하므로 종래의 반도체 메모리 장치에 비해서 데이터 입출력 성능이 저하되지 않는다.
아울러 본 발명에 의한 반도체 메모리 장치는 호스트의 구성이나 동작에 변경을 가할 필요가 없으므로 기존의 시스템을 그대로 사용하면서 열 관리를 수행할 수 있다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.
100: 반도체 메모리 장치
110: 셀 회로
111: 셀 다이
1: 로직 다이
120: 제어 회로
121: 명령 주소 수신 회로
122: 명령 디코더
123: 주소 레지스터
200: 주소 디코더
210: 랭크 주소 디코더
220: 뱅크 주소 디코더
230: 로우 주소 디코더
240: 칼럼 주소 디코더
300: 주소 변환 회로
310: 선택 회로
320: 연산 회로
130: 데이터 전달 회로
131: 버스 회로

Claims (10)

  1. 적층된 다수의 셀 다이를 포함하는 셀 회로; 및
    상기 셀 회로를 제어하는 제어 회로
    를 포함하되, 상기 제어 회로는
    호스트에서 제공된 주소 신호를 디코딩하여 상기 호스트가 상기 다수의 셀 다이 중 제 1 다이를 식별하는 랭크 주소인 제 1 주소와 함께 뱅크 주소, 로우 주소, 및 칼럼 주소를 더 포함하는 주소 정보를 출력하는 주소 디코더; 및
    상기 주소 정보를 이용하여 상기 제 1 주소를 상기 제 1 다이와 상이한 제 2 다이를 식별하는 랭크 주소인 제 2 주소로 변환하여 상기 제 2 주소를 상기 다수의 셀 다이에 제공하는 주소 변환 회로;
    를 포함하되,
    상기 주소 변환 회로는
    상기 뱅크 주소, 상기 로우 주소, 및 상기 칼럼 주소 중 일부를 선택하여 선택 데이터로 출력하는 선택 회로; 및
    상기 선택 데이터와 상기 제 1 주소를 연산하여 상기 제 2 주소를 출력하는 연산 회로
    를 포함하는 반도체 메모리 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 연산 회로는 상기 선택 데이터와 상기 제 1 주소를 비트 단위로 XOR 연산을 수행하여 상기 제 2 주소를 출력하는 반도체 메모리 장치.
  4. 삭제
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 주소 디코더는
    상기 주소 신호를 디코딩하여 상기 제 1 주소를 출력하는 랭크 디코더;
    상기 주소 신호를 디코딩하여 상기 뱅크 주소를 출력하는 뱅크 디코더;
    상기 주소 신호를 디코딩하여 상기 로우 주소를 출력하는 로우 디코더; 및
    상기 주소 신호를 디코딩하여 상기 칼럼 주소를 출력하는 칼럼 디코더;
    를 포함하는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 선택 데이터는 미리 설정되는 반도체 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 제어 회로는
    호스트에서 제공되는 명령 신호와 상기 주소 신호를 수신하는 명령 주소 수신 회로;
    상기 주소 신호를 저장하는 주소 레지스터; 및
    상기 명령 신호를 디코딩하는 명령 디코더
    를 더 포함하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 외부와 데이터를 송수신하는 데이터 전달 회로와 상기 데이터 전달 회로와 상기 셀 회로의 사이에서 데이터를 송수신하는 버스 회로를 더 포함하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 반도체 메모리 장치는 상기 다수의 셀 다이와 적층되는 로직 다이를 더 포함하고, 상기 로직 다이는 상기 제어 회로를 포함하는 반도체 메모리 장치.

KR1020180041449A 2018-04-10 2018-04-10 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치 KR102583448B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041449A KR102583448B1 (ko) 2018-04-10 2018-04-10 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치
US16/362,234 US10929300B2 (en) 2018-04-10 2019-03-22 Semiconductor memory device for controlling an address for temperature management
CN201910270481.0A CN110364192B (zh) 2018-04-10 2019-04-04 用于针对温度管理控制地址的半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041449A KR102583448B1 (ko) 2018-04-10 2018-04-10 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20190118283A KR20190118283A (ko) 2019-10-18
KR102583448B1 true KR102583448B1 (ko) 2023-09-27

Family

ID=68097169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041449A KR102583448B1 (ko) 2018-04-10 2018-04-10 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US10929300B2 (ko)
KR (1) KR102583448B1 (ko)
CN (1) CN110364192B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164450A1 (en) * 2007-12-10 2011-07-07 Unity Semiconductor Corporation Integrated circuits and methods to compensate for defective non-volatile embedded memory in one or more layers of vertically stacked non-volatile embedded memory
US20130268727A1 (en) 2012-04-10 2013-10-10 Kyo Min Sohn Memory system for access concentration decrease management and access concentration decrease method
US20150220457A1 (en) * 2013-02-28 2015-08-06 Panasonic Intellectual Property Management Co., Ltd. Cryptographic processing device
US20180019006A1 (en) 2016-07-15 2018-01-18 Advanced Micro Devices, Inc. Memory controller with flexible address decoding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929372B2 (en) * 2007-01-25 2011-04-19 Samsung Electronics Co., Ltd. Decoder, memory system, and physical position converting method thereof
KR100929155B1 (ko) * 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US8289760B2 (en) * 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
JP5474327B2 (ja) * 2008-10-02 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるデータ処理システム
GB2493340A (en) * 2011-07-28 2013-02-06 St Microelectronics Res & Dev Address mapping of boot transactions between dies in a system in package
US9195577B2 (en) 2011-09-30 2015-11-24 Intel Corporation Dynamic operations for 3D stacked memory using thermal data
KR20140006299A (ko) 2012-07-03 2014-01-16 삼성전자주식회사 낸드 플래시 메모리 기반의 저장부에 데이터 기록을 제어하는 방법 및 장치
US9032137B2 (en) 2012-11-21 2015-05-12 Intel Corporation Flexible wear management for non-volatile memory
US9218285B2 (en) 2012-11-26 2015-12-22 Arm Limited Variable mapping of memory accesses to regions within a memory
KR102133573B1 (ko) * 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
KR102189757B1 (ko) * 2014-07-30 2020-12-11 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 이의 동작 방법
KR102251216B1 (ko) * 2014-11-21 2021-05-12 삼성전자주식회사 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
KR102190125B1 (ko) * 2014-12-05 2020-12-11 삼성전자주식회사 어드레스 리매핑을 위한 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 어드레스 리매핑 방법
KR20170060205A (ko) * 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR102623702B1 (ko) * 2016-07-11 2024-01-11 에스케이하이닉스 주식회사 메모리 버퍼를 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164450A1 (en) * 2007-12-10 2011-07-07 Unity Semiconductor Corporation Integrated circuits and methods to compensate for defective non-volatile embedded memory in one or more layers of vertically stacked non-volatile embedded memory
US20130268727A1 (en) 2012-04-10 2013-10-10 Kyo Min Sohn Memory system for access concentration decrease management and access concentration decrease method
US20150220457A1 (en) * 2013-02-28 2015-08-06 Panasonic Intellectual Property Management Co., Ltd. Cryptographic processing device
US20180019006A1 (en) 2016-07-15 2018-01-18 Advanced Micro Devices, Inc. Memory controller with flexible address decoding

Also Published As

Publication number Publication date
CN110364192B (zh) 2023-03-17
CN110364192A (zh) 2019-10-22
US10929300B2 (en) 2021-02-23
US20190310946A1 (en) 2019-10-10
KR20190118283A (ko) 2019-10-18

Similar Documents

Publication Publication Date Title
US9123389B1 (en) Memory device, method of refreshing the same, and system including the same
JP6263538B2 (ja) マルチメディアデータ処理のための方法及びシステム
JP2015195080A (ja) マイクロスレッドメモリ
JP5351145B2 (ja) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
US10867643B2 (en) Multi-port memory device and a method of using the same
US10089243B2 (en) Memory controller and system including variable address mapping tables and a fixed address mapping table
US9792975B1 (en) Dram and access and operating method thereof
KR20200108772A (ko) 메모리 장치의 미리 정해진 프로토콜 인터페이스를 이용하여 내부 프로세싱 동작을 수행하는 방법
KR101785189B1 (ko) 데이터 기입 방법 및 메모리 시스템
US10078602B2 (en) Information processing apparatus, memory controller, and memory control method
WO2022037565A1 (zh) 存储器的访问方法及系统、存储器访问管理模块、能效比控制器和计算机可读存储介质
US7657711B2 (en) Dynamic memory bandwidth allocation
CN103049408A (zh) 一种多接口sram读写控制电路及方法
KR102583448B1 (ko) 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치
US20140181424A1 (en) Semiconductor memory system and operation method thereof
US8599627B2 (en) Semiconductor memory apparatus
TW201812755A (zh) 記憶體架構
US20210350837A1 (en) Processing-in-memory (pim) device
KR101426187B1 (ko) 메모리 시스템 및 메모리 인터페이스 장치
US20230049427A1 (en) Method for external devices accessing computer memory
US11029881B2 (en) Memory controller, memory system, and information processing system
US20230033179A1 (en) Accumulator and processing-in-memory (pim) device including the accumulator
US11704052B2 (en) Processing-in-memory (PIM) systems
US20220283806A1 (en) Processing-in-memory device having a plurality of global buffers and processing-in-memory system including the same
CN117194288A (zh) 一种三维芯片、访问控制方法及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)