JPH03207084A - ダイナミック型半導体メモリ - Google Patents
ダイナミック型半導体メモリInfo
- Publication number
- JPH03207084A JPH03207084A JP2001874A JP187490A JPH03207084A JP H03207084 A JPH03207084 A JP H03207084A JP 2001874 A JP2001874 A JP 2001874A JP 187490 A JP187490 A JP 187490A JP H03207084 A JPH03207084 A JP H03207084A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- circuit
- cycle
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000014759 maintenance of location Effects 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 6
- 238000005265 energy consumption Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 102100030341 Ethanolaminephosphotransferase 1 Human genes 0.000 description 2
- 101100172525 Homo sapiens SELENOI gene Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 101000686909 Homo sapiens Resistin Proteins 0.000 description 1
- 102100024735 Resistin Human genes 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイナミック型半導体メモリに関し、特に一定
時間以内にリフレッシュ動作を必要とするダイナミック
型半導体メモリに関する。
時間以内にリフレッシュ動作を必要とするダイナミック
型半導体メモリに関する。
近年、半導体技術の著しい発展に伴ない、この種のダイ
ナミック型半導体メモリを用いた記憶装置が磁気ディス
クの代替として用いられている。
ナミック型半導体メモリを用いた記憶装置が磁気ディス
クの代替として用いられている。
この場合、記憶装置への主電源が切断した際にはバック
アップ電源に切換え、このバックアップ電源モード時に
は、ダイナミック型半導体メモリの記憶素子群の記憶情
報を消失しないように一定間隔でリフレッシュ動作を行
っている。
アップ電源に切換え、このバックアップ電源モード時に
は、ダイナミック型半導体メモリの記憶素子群の記憶情
報を消失しないように一定間隔でリフレッシュ動作を行
っている。
記憶素子は、一般的に通常の書込み動作及び読出し動作
を連続的に行っている場合の方がリフレッシュ動作間隔
が長いため大幅に消費電力が少ないという特色がある。
を連続的に行っている場合の方がリフレッシュ動作間隔
が長いため大幅に消費電力が少ないという特色がある。
このリフレッシュ動作のみを行った場合、すなわち記憶
保持状態の場合の消費電力はリフレッシュ動作を行う間
隔により変化し、間隔が長くなると消費電力は少なくな
る。また、リフレッシュ動作の間隔は記憶素子の記憶情
報保持時間で決定され、周囲温度により大きく変動し温
度が低くなると大幅に長くなる。一般的に、温度が１０
℃下がると２倍になる。
保持状態の場合の消費電力はリフレッシュ動作を行う間
隔により変化し、間隔が長くなると消費電力は少なくな
る。また、リフレッシュ動作の間隔は記憶素子の記憶情
報保持時間で決定され、周囲温度により大きく変動し温
度が低くなると大幅に長くなる。一般的に、温度が１０
℃下がると２倍になる。
従って、リフレッシュ動作のみを行って記憶素子群の記
憶情報の保持を行っているバッテリバックアップ状態で
は、リフレッシュ動作の間隔によりバッテリの消費が大
幅に変動することになる。
憶情報の保持を行っているバッテリバックアップ状態で
は、リフレッシュ動作の間隔によりバッテリの消費が大
幅に変動することになる。
従来より、この種のバッテリバックアップ付きの記憶回
路に用いるダイナミック型半導体メモリとして、リフレ
ッシュ動作のみを行う記憶保持モードを外部から制御出
来る構成のものがある。
路に用いるダイナミック型半導体メモリとして、リフレ
ッシュ動作のみを行う記憶保持モードを外部から制御出
来る構成のものがある。
第４図は従来のダイナミック型半導体メモリの一例を示
すブロック図である。
すブロック図である。
第゛４図において、リフレッシュ周期信号発生回路１は
記憶保持モード信号ＲＥＦが記憶保持モードレベルの際
に用いられ、ダイナミック型のメモリセルアレイ部７の
リフレッシュ動作を行う周期を決定し、タイミング制御
回路５は、通常動作モード用の信号であるロウ・アドレ
ス・ストローブ信号『ｒ丁，カラム・アドレス ストロ
ーブ信号ｍ，及びライト・イネーブル信号ＷＷを入力と
してメモリセルアレイ部７への書込み動作，読出し動作
，及びリフレッシュ動作等を行う各種タイミング信号を
発生する。また、起動．信号選択回路６は、記憶保持モ
ード信号ＲＥＦが゛Ｏ′′の場合、通常動作モード用の
タイミング制御回＃！５からのリフレッシュ周期信号を
リフレッシュ動作起動信号ＲＣＥとして出力し、記憶保
持モード信号ＲＥＦが” １ ”の場合、リフレッシ二
周期発生回路１からの出力信号をリフレッシュ動作起動
信号ＲＣＥとして送出する。
記憶保持モード信号ＲＥＦが記憶保持モードレベルの際
に用いられ、ダイナミック型のメモリセルアレイ部７の
リフレッシュ動作を行う周期を決定し、タイミング制御
回路５は、通常動作モード用の信号であるロウ・アドレ
ス・ストローブ信号『ｒ丁，カラム・アドレス ストロ
ーブ信号ｍ，及びライト・イネーブル信号ＷＷを入力と
してメモリセルアレイ部７への書込み動作，読出し動作
，及びリフレッシュ動作等を行う各種タイミング信号を
発生する。また、起動．信号選択回路６は、記憶保持モ
ード信号ＲＥＦが゛Ｏ′′の場合、通常動作モード用の
タイミング制御回＃！５からのリフレッシュ周期信号を
リフレッシュ動作起動信号ＲＣＥとして出力し、記憶保
持モード信号ＲＥＦが” １ ”の場合、リフレッシ二
周期発生回路１からの出力信号をリフレッシュ動作起動
信号ＲＣＥとして送出する。
第４図の従来のダイナミック型半導体メモリでは、記憶
保持モードになるとリフレッシュ周期信号発生回路１か
らの出力で決定されるリフレッシュ周期でリフレッシュ
動作の間隔が決定され、がつ記憶保持モードの間、同じ
時間間隔であった。
保持モードになるとリフレッシュ周期信号発生回路１か
らの出力で決定されるリフレッシュ周期でリフレッシュ
動作の間隔が決定され、がつ記憶保持モードの間、同じ
時間間隔であった。
上述した従来のダイナミック型半導体メモリは、記憶保
持モードの期間中のリフレッシュ周期が同じ時間間隔で
あり、温度により可変出来ない楕成となっているので、
最悪の使用状態に合わせてリフレッシュ周期を決定して
いたため、リフレッシュ周期を短くする必要があり、リ
フレッシュ動作による消費電力が大きくなるという欠点
があった。
持モードの期間中のリフレッシュ周期が同じ時間間隔で
あり、温度により可変出来ない楕成となっているので、
最悪の使用状態に合わせてリフレッシュ周期を決定して
いたため、リフレッシュ周期を短くする必要があり、リ
フレッシュ動作による消費電力が大きくなるという欠点
があった。
本発明の目的は、周囲温度によりリフレッシュ周期を変
えることができ、消費電力を低減することができるダイ
ナミック型半導体メモリを提供することにある。
えることができ、消費電力を低減することができるダイ
ナミック型半導体メモリを提供することにある。
本発明のダイナミック型半導体メモリは、予め定められ
たそれぞれ異なる周期をもつ複数個の記憶保持モード時
のリフレッシュ周期信号を発生するリフレッシュ周期信
号発生手段と、ダイナミック型の記憶素子群を備えたメ
モリセルアレイ部の周囲温度を検出しこの周囲温度に応
じた選択信号を出力する温度検出回路と、前記選択信号
により前記リフレッシュ周期信号の一つを選択する選択
回路と、通常動作モード時のリフレッシュ周期信号及び
各種制御信号を発生し前記メモリセルアレイ部の書込み
動作，読出し動作，リフレッシュ動作を含む各種動作を
制御するタイミング制御回路と、記憶保持モード信号に
より前記選択回路及びタイミング制御回路の何れか一方
からのリフレッシュ周期信号を選択してリフレッシュ動
作起動信号として前記メモリセルアレイ部へ伝達する起
動信号選択回路とを有している。
たそれぞれ異なる周期をもつ複数個の記憶保持モード時
のリフレッシュ周期信号を発生するリフレッシュ周期信
号発生手段と、ダイナミック型の記憶素子群を備えたメ
モリセルアレイ部の周囲温度を検出しこの周囲温度に応
じた選択信号を出力する温度検出回路と、前記選択信号
により前記リフレッシュ周期信号の一つを選択する選択
回路と、通常動作モード時のリフレッシュ周期信号及び
各種制御信号を発生し前記メモリセルアレイ部の書込み
動作，読出し動作，リフレッシュ動作を含む各種動作を
制御するタイミング制御回路と、記憶保持モード信号に
より前記選択回路及びタイミング制御回路の何れか一方
からのリフレッシュ周期信号を選択してリフレッシュ動
作起動信号として前記メモリセルアレイ部へ伝達する起
動信号選択回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示すブロック図である
。
。
リフレッシュ周期信号発生回路１は、第４図に示された
従来例と同様に、記憶保持モード時の最悪の使用状態に
合わせて決定された最も短い周期をもつリフレッシュ周
期信号ＲＥＴｏを発生する。
従来例と同様に、記憶保持モード時の最悪の使用状態に
合わせて決定された最も短い周期をもつリフレッシュ周
期信号ＲＥＴｏを発生する。
カウンタ２は、リフレッシュ周期信号発生回路１からの
リフレッシュ周期信号ＲＥＴＯを入力し、このリフレッ
シュ周期信号ＲＥ”ｒｏと、このリフレッシュ周期信号
ＲＥＴＯの周期の整数倍のそれぞれ異なる周期をもつ三
つのリフレッシュ周期信号ＲＥＴ．〜ＲＥＴ，とを出力
する。
リフレッシュ周期信号ＲＥＴＯを入力し、このリフレッ
シュ周期信号ＲＥ”ｒｏと、このリフレッシュ周期信号
ＲＥＴＯの周期の整数倍のそれぞれ異なる周期をもつ三
つのリフレッシュ周期信号ＲＥＴ．〜ＲＥＴ，とを出力
する。
これらリフレッシュ周期信号発生回路１及び力ウンタ２
によりリフレッシュ周期信号発生手段が形或される。
によりリフレッシュ周期信号発生手段が形或される。
温度検出回路３は、メモリセルアレイ部７の周囲温度を
検出して２ビットの検出信号を出刀する検出部３ｌと、
この検出信号をリフレッシュ周期信号ＲＥＴ．に同期し
て選択信号ＳＥＬＩ，ＳＥＬ２として出力する同期化レ
ジスタ３２．３３とを備えている。
検出して２ビットの検出信号を出刀する検出部３ｌと、
この検出信号をリフレッシュ周期信号ＲＥＴ．に同期し
て選択信号ＳＥＬＩ，ＳＥＬ２として出力する同期化レ
ジスタ３２．３３とを備えている。
選択回路４は、選択信号ＳＥＬＩ，ＳＥＬ２により゛カ
ウンタ２がらのリフレッシュ周期信号ＲＥ’ｒｏ−ＲＥ
Ｔ３のうちの一つ（ＲＥＴＨ）を選択して出力する。こ
の選択，切換えの際、選択されたリフレッシュ周期信号
ＲＥＴ｝ｌのパルス幅が短くならないように、温度検出
回路３に同期化レジスタが設けられている。
ウンタ２がらのリフレッシュ周期信号ＲＥ’ｒｏ−ＲＥ
Ｔ３のうちの一つ（ＲＥＴＨ）を選択して出力する。こ
の選択，切換えの際、選択されたリフレッシュ周期信号
ＲＥＴ｝ｌのパルス幅が短くならないように、温度検出
回路３に同期化レジスタが設けられている。
起動信号選択回路６は、選択回路４がらの記憶保持モー
ド時のリフレッシュ周期信号ＲＥＴ．及びタイミング制
御回路５がらの通常動作モード時のリフレッシュ周期信
号ＲＥＴＮの何れが一方を記憶保持モード信号ＲＥＦに
より選択しリフレッシュ動作起動信号ＲＣＥとしてメモ
リセルアレイ部７へ伝達する。
ド時のリフレッシュ周期信号ＲＥＴ．及びタイミング制
御回路５がらの通常動作モード時のリフレッシュ周期信
号ＲＥＴＮの何れが一方を記憶保持モード信号ＲＥＦに
より選択しリフレッシュ動作起動信号ＲＣＥとしてメモ
リセルアレイ部７へ伝達する。
なお、タイミング制御回路５は従来例と同様の機能を備
えている。
えている。
第２図はこの実施例の温度検出回路３の検出部３１の回
路図である。
路図である。
この検出部３１は、二つのコンバレータ３１１，３１２
と、これらコンパレータ３１１，３１２に基準電圧を与
える抵抗Ｒ２，Ｒ３，Ｒ４と、周囲温度検出のための抵
抗Ｒ１及び温度可変型抵抗ＶＲ１とを備え、温度可変型
抵抗ＶＲＩの両端間の電圧が温度により変化するのをコ
ンパレータ３１１．３１２により検出し、周囲温度範囲
を示す２ビットの信号Ｓｌ，Ｓ２を出力するようになっ
ている。
と、これらコンパレータ３１１，３１２に基準電圧を与
える抵抗Ｒ２，Ｒ３，Ｒ４と、周囲温度検出のための抵
抗Ｒ１及び温度可変型抵抗ＶＲ１とを備え、温度可変型
抵抗ＶＲＩの両端間の電圧が温度により変化するのをコ
ンパレータ３１１．３１２により検出し、周囲温度範囲
を示す２ビットの信号Ｓｌ，Ｓ２を出力するようになっ
ている。
このように、周囲温度に合致したリフレッシュ周期とす
ることにより、消費電力を、最悪の使用状態で定まった
従来例のリフレッシュ周期のときより大幅に低減するこ
とができる。
ることにより、消費電力を、最悪の使用状態で定まった
従来例のリフレッシュ周期のときより大幅に低減するこ
とができる。
第３図は本発明の第２の実施例の温度検出回路の検出部
の回路図である。
の回路図である。
この実施例の検出部３１Ａは、温度変化をダイオードＤ
１〜Ｄｎの順方向電圧により検出するようにしたもので
ある。
１〜Ｄｎの順方向電圧により検出するようにしたもので
ある。
以上説明したように本発明は、メモリセルアレイ部の周
囲温度を検出し、この周囲温度に合致したリフレッシュ
周期でメモリセルアレイ部をリフレッシュする楕戒とす
ることにより、従来例のように最悪の使用状態でリフレ
ッシュ周期を決定する必要がないので、消費電力を従来
例より大幅に低減することができる効果がある．
囲温度を検出し、この周囲温度に合致したリフレッシュ
周期でメモリセルアレイ部をリフレッシュする楕戒とす
ることにより、従来例のように最悪の使用状態でリフレ
ッシュ周期を決定する必要がないので、消費電力を従来
例より大幅に低減することができる効果がある．
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例の温度検出回路の検出部の
回路図、第３図は本発明の第２の実施例の温度検出回路
の検出部の回路図、第４図は従来のダイナミック型半導
体メモリの一例を示すブロック図である。 １・・・リフレッシュ周期信号発生回路、２・・・カウ
ンタ、３・・・温度検出回路、４・・・選択回路、５・
・・タイミング制御回路、６・・・起動信号選択回路、
７・・・メモリセルアレイ部、３１，３１＾・・・検出
部、３２．３３・・・同期化レジスタ、３１１，３１２
・・・コンパレー夕、Ｄ１〜Ｄｎ・・・ダイオード、Ｒ
１〜Ｒ４・・・抵抗、ＶＲＩ・・・温度可変型抵抗。
図は第１図に示された実施例の温度検出回路の検出部の
回路図、第３図は本発明の第２の実施例の温度検出回路
の検出部の回路図、第４図は従来のダイナミック型半導
体メモリの一例を示すブロック図である。 １・・・リフレッシュ周期信号発生回路、２・・・カウ
ンタ、３・・・温度検出回路、４・・・選択回路、５・
・・タイミング制御回路、６・・・起動信号選択回路、
７・・・メモリセルアレイ部、３１，３１＾・・・検出
部、３２．３３・・・同期化レジスタ、３１１，３１２
・・・コンパレー夕、Ｄ１〜Ｄｎ・・・ダイオード、Ｒ
１〜Ｒ４・・・抵抗、ＶＲＩ・・・温度可変型抵抗。
Claims (1)
- 【特許請求の範囲】 １、予め定められたそれぞれ異なる周期をもつ複数個の
記憶保持モード時のリフレッシュ周期信号を発生するリ
フレッシュ周期信号発生手段と、ダイナミック型の記憶
素子群を備えたメモリセルアレイ部の周囲温度を検出し
この周囲温度に応じた選択信号を出力する温度検出回路
と、前記選択信号により前記リフレッシュ周期信号の一
つを選択する選択回路と、通常動作モード時のリフレッ
シュ周期信号及び各種制御信号を発生し前記メモリセル
アレイ部の書込み動作、読出し動作、リフレッシュ動作
を含む各種動作を制御するタイミング制御回路と、記憶
保持モード信号により前記選択回路及びタイミング制御
回路の何れか一方からのリフレッシュ周期信号を選択し
てリフレッシュ動作起動信号として前記メモリセルアレ
イ部へ伝達する起動信号選択回路とを有することを特徴
とするダイナミック型半導体メモリ。 ２、温度検出回路が、温度可変型抵抗素子により周囲温
度を検出する検出部を備えて構成された請求項１記載の
ダイナミック型半導体メモリ。 ３、温度検出回路が、ダイオード素子の順方向電圧によ
り周囲温度を検出する検出部を備えて構成された請求項
１記載のダイナミック型半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001874A JPH03207084A (ja) | 1990-01-08 | 1990-01-08 | ダイナミック型半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001874A JPH03207084A (ja) | 1990-01-08 | 1990-01-08 | ダイナミック型半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03207084A true JPH03207084A (ja) | 1991-09-10 |
Family
ID=11513703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001874A Pending JPH03207084A (ja) | 1990-01-08 | 1990-01-08 | ダイナミック型半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03207084A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07296582A (ja) * | 1994-04-21 | 1995-11-10 | Goldstar Electron Co Ltd | メモリセルアレイのセルフリフレッシュ制御回路 |
| JP2003108241A (ja) * | 2001-09-27 | 2003-04-11 | Sanyo Electric Co Ltd | 温度検知回路 |
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| US7149644B2 (en) | 2003-11-05 | 2006-12-12 | Fujitsu Limited | Semiconductor integrated circuit |
| JP2008165962A (ja) * | 2007-01-03 | 2008-07-17 | Hynix Semiconductor Inc | 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法 |
| JP2010231883A (ja) * | 2010-06-17 | 2010-10-14 | Renesas Electronics Corp | 半導体装置 |
-
1990
- 1990-01-08 JP JP2001874A patent/JPH03207084A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07296582A (ja) * | 1994-04-21 | 1995-11-10 | Goldstar Electron Co Ltd | メモリセルアレイのセルフリフレッシュ制御回路 |
| US7821862B2 (en) | 2001-08-30 | 2010-10-26 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US8223577B2 (en) | 2001-08-30 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7088636B2 (en) | 2001-08-30 | 2006-08-08 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7995417B2 (en) | 2001-08-30 | 2011-08-09 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US7292496B2 (en) | 2001-08-30 | 2007-11-06 | Renesas Technology Corporation | Semiconductor memory circuit |
| JP2003108241A (ja) * | 2001-09-27 | 2003-04-11 | Sanyo Electric Co Ltd | 温度検知回路 |
| US7844411B2 (en) | 2003-11-05 | 2010-11-30 | Fujitsu Semiconductor Limited | Semiconductor integrated circuit |
| US7532996B2 (en) | 2003-11-05 | 2009-05-12 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit |
| US7149644B2 (en) | 2003-11-05 | 2006-12-12 | Fujitsu Limited | Semiconductor integrated circuit |
| US7990776B2 (en) | 2003-12-29 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| US8520450B2 (en) | 2003-12-29 | 2013-08-27 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| JP2008165962A (ja) * | 2007-01-03 | 2008-07-17 | Hynix Semiconductor Inc | 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法 |
| JP2010231883A (ja) * | 2010-06-17 | 2010-10-14 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489906B2 (ja) | 半導体メモリ装置 | |
| JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
| US7545699B2 (en) | Semiconductor memory device with partial refresh function | |
| US7443754B2 (en) | Semiconductor memory device | |
| JPH09501254A (ja) | 同期ｄｒａｍシステムにおけるリフレッシュを実施する方法および装置 | |
| US7420864B2 (en) | Temperature update masking to ensure correct measurement of temperature when references become unstable | |
| JP4603537B2 (ja) | 半導体装置の温度検出器および半導体記憶装置 | |
| USRE45035E1 (en) | Verification circuits and methods for phase change memory array | |
| US20060044913A1 (en) | Memory system and method using ECC to achieve low power refresh | |
| JP4243619B2 (ja) | ランダムアクセスメモリにおいてスタンバイモードを実行するための方法と装置 | |
| JP2000298982A5 (ja) | ||
| JP2006309935A (ja) | 電力消費量が最適化されているリフレッシュ回路 | |
| JP2010170608A (ja) | 半導体記憶装置 | |
| US5862093A (en) | Dynamic memory device with circuits for setting self-refreshing period | |
| KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
| KR100363108B1 (ko) | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 | |
| JPH03207084A (ja) | ダイナミック型半導体メモリ | |
| WO1996028825A1 (fr) | Memoire a semi-conducteur | |
| US6456553B1 (en) | Circuit configuration for switching over a receiver circuit in particular in DRAM memories and DRAM memory having the circuit configuration | |
| JP4392041B2 (ja) | 検出セルを使ってリード・アフター・ライトのブロック機能を組み込むレジスタ・ファイル装置および方法 | |
| JP2007220233A (ja) | 半導体記憶装置、半導体装置及び電子装置 | |
| US4390972A (en) | Refreshing system for dynamic memory | |
| JP4366968B2 (ja) | 温度検出回路および記憶装置 | |
| JPH05189964A (ja) | Ｄｒａｍコントロール回路及び半導体装置のコントロール回路 | |
| JPH02123592A (ja) | ダイナミック型半導体メモリ |