JP3489906B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JP3489906B2 JP3489906B2 JP09203895A JP9203895A JP3489906B2 JP 3489906 B2 JP3489906 B2 JP 3489906B2 JP 09203895 A JP09203895 A JP 09203895A JP 9203895 A JP9203895 A JP 9203895A JP 3489906 B2 JP3489906 B2 JP 3489906B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- cycle
- signal
- self
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リフレッシュ機能を有
するＤＲＡＭ等の半導体メモリ装置に係り、特にリフレ
ッシュ動作によって消費される電力の低減対策に関す
る。
するＤＲＡＭ等の半導体メモリ装置に係り、特にリフレ
ッシュ動作によって消費される電力の低減対策に関す
る。
【０００２】
【従来の技術】従来より、ＤＲＡＭ等のダイナミック型
半導体メモリ装置においては、記憶データの保持時間に
限界があることに鑑み、各種のリフレッシュ機能が設け
られている。例えば外部からリフレッシュ行アドレスと
制御信号ＲＡＳ（行アドレスストローブ信号）を入力す
ることによりリフレッシュ動作を行うＲＡＳオンリーリ
フレッシュ機能，外部から２種の制御信号ＲＡＳ，ＣＡ
Ｓ（列アドレスストローブ信号）を入力しリフレッシュ
アドレスを半導体メモリ装置内部で生成するＣＡＳビフ
ォアＲＡＳオートリフレッシュ（ＣＢＲリフレッシュ）
機能，半導体メモリ装置自身が内部で外部入力信号とは
非同期にリフレッシュ動作に必要な制御信号とリフレッ
シュアドレスとを生成するセルフリフレッシュ機能等が
ある。
半導体メモリ装置においては、記憶データの保持時間に
限界があることに鑑み、各種のリフレッシュ機能が設け
られている。例えば外部からリフレッシュ行アドレスと
制御信号ＲＡＳ（行アドレスストローブ信号）を入力す
ることによりリフレッシュ動作を行うＲＡＳオンリーリ
フレッシュ機能，外部から２種の制御信号ＲＡＳ，ＣＡ
Ｓ（列アドレスストローブ信号）を入力しリフレッシュ
アドレスを半導体メモリ装置内部で生成するＣＡＳビフ
ォアＲＡＳオートリフレッシュ（ＣＢＲリフレッシュ）
機能，半導体メモリ装置自身が内部で外部入力信号とは
非同期にリフレッシュ動作に必要な制御信号とリフレッ
シュアドレスとを生成するセルフリフレッシュ機能等が
ある。
【０００３】ここで、特開平１−１３２９２号公報に開
示されている従来のＤＲＡＭのセルフリフレッシュ機能
について簡単に説明する。
示されている従来のＤＲＡＭのセルフリフレッシュ機能
について簡単に説明する。
【０００４】図６は従来の半導体メモリ装置のセルフリ
フレッシュ機能を果たす部分のブロック回路図、図７は
従来の半導体メモリ装置の図６における各部の信号タイ
ミング図である。図中の各符号は、それぞれ下記の部材
を示す。１は半導体メモリ装置、３はセルフリフレッシ
ュ制御回路、４は発振回路、５は分周回路、６は外部Ｒ
ＡＳ入力制御回路、７は内部ＲＡＳ発生用制御回路、８
は内部アドレスカウンタ制御回路、９は内部アドレスカ
ウンタ回路、１６はＮＯＲ回路、１７はＮＡＮＤ回路を
示す。また、ФＯＳＣはＡ点における信号、ФＯＳＣＤ
はＢ点における信号、ＲＡＳＩはＤ点における信号、Ｒ
ＡＳＯはＣ点における信号、ＩｎｔＲＡＳはＥ点におけ
る信号を示す。
フレッシュ機能を果たす部分のブロック回路図、図７は
従来の半導体メモリ装置の図６における各部の信号タイ
ミング図である。図中の各符号は、それぞれ下記の部材
を示す。１は半導体メモリ装置、３はセルフリフレッシ
ュ制御回路、４は発振回路、５は分周回路、６は外部Ｒ
ＡＳ入力制御回路、７は内部ＲＡＳ発生用制御回路、８
は内部アドレスカウンタ制御回路、９は内部アドレスカ
ウンタ回路、１６はＮＯＲ回路、１７はＮＡＮＤ回路を
示す。また、ФＯＳＣはＡ点における信号、ФＯＳＣＤ
はＢ点における信号、ＲＡＳＩはＤ点における信号、Ｒ
ＡＳＯはＣ点における信号、ＩｎｔＲＡＳはＥ点におけ
る信号を示す。
【０００５】図６に示す回路における信号の流れは以下
のようになっている。信号ＲＡＳがセルフリフレッシュ
制御回路３と外部ＲＡＳ入力制御回路６に入力され、信
号ＣＡＳがセルフリフレッシュ制御回路３と内部アドレ
スカウンタ制御回路８とＮＯＲ回路１６に入力される。
発振回路４によって、セルフリフレッシュ制御回路３か
らの出力信号を受けて信号ФＯＳＣが生成され、この信
号ФＯＳＣは分周回路５に入力される。分周回路５によ
って、信号ФＯＳＣの信号を分周してなる信号ФＯＳＣ
Ｄが生成され、この信号ФＯＳＣＤは内部ＲＡＳ発生用
制御回路７に入力され、また、分周回路５からの別の信
号が外部ＲＡＳ入力制御回路６に入力される。外部ＲＡ
Ｓ入力制御回路６で生成された信号ＲＡＳＯと、内部Ｒ
ＡＳ発生用制御回路７で生成された信号ＲＡＳＩとがＮ
ＡＮＤ回路１７に入力され、ＮＡＮＤ回路１７で信号Ｉ
ｎｔＲＡＳが生成される。この信号ＩｎｔＲＡＳは内部
アドレスカウンタ制御回路８に入力され、また、ＮＡＮ
Ｄ回路１７からの別の出力信号が内部ＲＡＳ信号として
出力される。さらに、内部アドレスカウンタ制御回路８
で生成された信号が内部アドレスカウンタ回路９とＮＯ
Ｒ回路１６とに入力され、ＮＯＲ回路１６で生成された
信号が内部ＣＡＳ信号として出力される。
のようになっている。信号ＲＡＳがセルフリフレッシュ
制御回路３と外部ＲＡＳ入力制御回路６に入力され、信
号ＣＡＳがセルフリフレッシュ制御回路３と内部アドレ
スカウンタ制御回路８とＮＯＲ回路１６に入力される。
発振回路４によって、セルフリフレッシュ制御回路３か
らの出力信号を受けて信号ФＯＳＣが生成され、この信
号ФＯＳＣは分周回路５に入力される。分周回路５によ
って、信号ФＯＳＣの信号を分周してなる信号ФＯＳＣ
Ｄが生成され、この信号ФＯＳＣＤは内部ＲＡＳ発生用
制御回路７に入力され、また、分周回路５からの別の信
号が外部ＲＡＳ入力制御回路６に入力される。外部ＲＡ
Ｓ入力制御回路６で生成された信号ＲＡＳＯと、内部Ｒ
ＡＳ発生用制御回路７で生成された信号ＲＡＳＩとがＮ
ＡＮＤ回路１７に入力され、ＮＡＮＤ回路１７で信号Ｉ
ｎｔＲＡＳが生成される。この信号ＩｎｔＲＡＳは内部
アドレスカウンタ制御回路８に入力され、また、ＮＡＮ
Ｄ回路１７からの別の出力信号が内部ＲＡＳ信号として
出力される。さらに、内部アドレスカウンタ制御回路８
で生成された信号が内部アドレスカウンタ回路９とＮＯ
Ｒ回路１６とに入力され、ＮＯＲ回路１６で生成された
信号が内部ＣＡＳ信号として出力される。
【０００６】図７は上記各信号が動作するタイミングの
例を示すタイミングチャートである。ＣＡＳ信号が論理
電圧“Ｌ”となってから後時間ｔｏが経過すると、ＲＡ
Ｓ信号が論理電圧“Ｌ”となり、その後ある時間が経過
するとＩｎｔＲＡＳ信号が外部信号とは非同期の信号と
して発生する。このＩｎｔＲＡＳ信号と内部アドレスカ
ウンタ制御回路からの内部アドレスとにより順次セルフ
リフレッシュ動作が行われる。
例を示すタイミングチャートである。ＣＡＳ信号が論理
電圧“Ｌ”となってから後時間ｔｏが経過すると、ＲＡ
Ｓ信号が論理電圧“Ｌ”となり、その後ある時間が経過
するとＩｎｔＲＡＳ信号が外部信号とは非同期の信号と
して発生する。このＩｎｔＲＡＳ信号と内部アドレスカ
ウンタ制御回路からの内部アドレスとにより順次セルフ
リフレッシュ動作が行われる。
【０００７】
【発明が解決しようとする課題】このような従来のセル
フリフレッシュ機能を有する半導体メモリ装置では、分
周回路５からは一定の周期Ｔで信号ФＯＣＤが出力さ
れ、内部ＲＡＳ発生用制御回路７からこの信号に応じた
信号ＲＡＳ１が出力され、さらにＮＯＲ回路１７から出
力される内部ＲＡＳ信号であるＩｎｔＲＡＳに応じてリ
フレッシュ動作が行われる。このように分周回路５で生
成される信号ФＯＣＤは一定の周期を有しているので、
セルフリフレッシュ動作になる前の通常動作状態の如何
を問わず、セルフリフレッシュ動作時のセルフリフレッ
シュ周期は一定に設定される。
フリフレッシュ機能を有する半導体メモリ装置では、分
周回路５からは一定の周期Ｔで信号ФＯＣＤが出力さ
れ、内部ＲＡＳ発生用制御回路７からこの信号に応じた
信号ＲＡＳ１が出力され、さらにＮＯＲ回路１７から出
力される内部ＲＡＳ信号であるＩｎｔＲＡＳに応じてリ
フレッシュ動作が行われる。このように分周回路５で生
成される信号ФＯＣＤは一定の周期を有しているので、
セルフリフレッシュ動作になる前の通常動作状態の如何
を問わず、セルフリフレッシュ動作時のセルフリフレッ
シュ周期は一定に設定される。
【０００８】ところで、通常動作における動作周期が短
いときつまり高速動作状態では、動作時の消費電流が増
大するのでデバイスの内部温度が上昇する。そして、容
量を利用したメモリセルの特性上、デバイスの内部温度
が高くなるとデータ保持時間が短くなる。したがって、
従来のセルフリフレッシュ機能を有する半導体メモリ装
置では、経験的にデータが消失しない範囲でセルフリフ
レッシュ周期を設定しているが、これは最もデバイスの
内部温度が高くなる状態つまりセルフリフレッシュ動作
になる前の通常動作状態が高速動作であるときのデータ
保持時間に対応している。このため、従来の半導体メモ
リ装置では、通常動作状態が高速でなくデータ保持時間
が充分長いにも拘らず短い周期でセルフリフレッシュを
行うことになり、セルフリフレッシュ動作時の消費電流
の低減を図ることができない。
いときつまり高速動作状態では、動作時の消費電流が増
大するのでデバイスの内部温度が上昇する。そして、容
量を利用したメモリセルの特性上、デバイスの内部温度
が高くなるとデータ保持時間が短くなる。したがって、
従来のセルフリフレッシュ機能を有する半導体メモリ装
置では、経験的にデータが消失しない範囲でセルフリフ
レッシュ周期を設定しているが、これは最もデバイスの
内部温度が高くなる状態つまりセルフリフレッシュ動作
になる前の通常動作状態が高速動作であるときのデータ
保持時間に対応している。このため、従来の半導体メモ
リ装置では、通常動作状態が高速でなくデータ保持時間
が充分長いにも拘らず短い周期でセルフリフレッシュを
行うことになり、セルフリフレッシュ動作時の消費電流
の低減を図ることができない。
【０００９】上記一例の他にも、半導体メモリ装置にお
いては、温度特性に影響を与えるパラメータを十分考慮
していないために消費電力や動作速度等に関して多大の
無駄を生じているという問題があった。
いては、温度特性に影響を与えるパラメータを十分考慮
していないために消費電力や動作速度等に関して多大の
無駄を生じているという問題があった。
【００１０】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、温度特性に影響を与えるパラメータ
を把握し、これに応じて半導体メモリ装置を動作させる
手段を講ずることにより、消費電力の低減や動作速度の
向上等、半導体メモリ装置の性能の向上を図ることにあ
る。
あり、その目的は、温度特性に影響を与えるパラメータ
を把握し、これに応じて半導体メモリ装置を動作させる
手段を講ずることにより、消費電力の低減や動作速度の
向上等、半導体メモリ装置の性能の向上を図ることにあ
る。
【００１１】
【課題を解決するための手段】本発明の第１の半導体メ
モリ装置は、メモリ部と、該メモリ部に対するデータの
書き込み，読出しを制御する制御部とからなる半導体メ
モリ装置において、上記制御部の動作を指令するための
外部入力信号としてＲＡＳ信号の動作周期を検出する動
作周期検出手段を備え、上記ＲＡＳ信号の動作周期が長
いとき、それに対応させてリフレッシュ周期を長く設定
するように構成されている。
モリ装置は、メモリ部と、該メモリ部に対するデータの
書き込み，読出しを制御する制御部とからなる半導体メ
モリ装置において、上記制御部の動作を指令するための
外部入力信号としてＲＡＳ信号の動作周期を検出する動
作周期検出手段を備え、上記ＲＡＳ信号の動作周期が長
いとき、それに対応させてリフレッシュ周期を長く設定
するように構成されている。
【００１２】これにより、半導体メモリ装置の内部温度
に影響を与えるパラメータとして装置内部の制御部の動
作の頻度があるが、動作周期検出手段により、この制御
部の動作を指令する外部入力信号の動作周期が検出され
るので、温度特性を考慮した半導体メモリ装置の制御が
可能となる。
に影響を与えるパラメータとして装置内部の制御部の動
作の頻度があるが、動作周期検出手段により、この制御
部の動作を指令する外部入力信号の動作周期が検出され
るので、温度特性を考慮した半導体メモリ装置の制御が
可能となる。
【００１３】上記半導体メモリ装置をダイナミックラン
ダムアクセスメモリ（以下ＤＲＡＭという）とし、上記
動作周期検出手段を、ＲＡＳオンリーリフレッシュ動作
時に外部入力信号ＲＡＳの動作周期を検出するように構
成することができる。
ダムアクセスメモリ（以下ＤＲＡＭという）とし、上記
動作周期検出手段を、ＲＡＳオンリーリフレッシュ動作
時に外部入力信号ＲＡＳの動作周期を検出するように構
成することができる。
【００１４】上記半導体メモリ装置をＤＲＡＭとし、上
記動作周期検出手段を、ＣＡＳビフォアＲＡＳオートリ
フレッシュ（ＣＢＲリフレッシュとする）動作時に外部
入力信号ＲＡＳの動作周期を検出するように構成するこ
とができる。
記動作周期検出手段を、ＣＡＳビフォアＲＡＳオートリ
フレッシュ（ＣＢＲリフレッシュとする）動作時に外部
入力信号ＲＡＳの動作周期を検出するように構成するこ
とができる。
【００１５】さらに上記ＲＡＳ信号とは非同期のセルフ
リフレッシュを行うセルフリフレッシュ手段を備え、上
記半導体メモリ装置はＤＲＡＭとして機能し、上記セル
フリフレッシュ手段は、複数のセルフリフレッシュ周期
を選択可能に、かつセルフリフレッシュ動作時において
ある時間が経過した後に次第にセルフリフレッシュ周期
を長くするように構成されていることが好ましい。
リフレッシュを行うセルフリフレッシュ手段を備え、上
記半導体メモリ装置はＤＲＡＭとして機能し、上記セル
フリフレッシュ手段は、複数のセルフリフレッシュ周期
を選択可能に、かつセルフリフレッシュ動作時において
ある時間が経過した後に次第にセルフリフレッシュ周期
を長くするように構成されていることが好ましい。
【００１６】これにより、セルフリフレッシュ動作時に
はある時間が経過するとセルフリフレッシュ指令信号の
周期が次第に長くなるように変化する。一方、リフレッ
シュ動作により内部温度は上昇するが、セルフリフレッ
シュ周期が長くなることで次第にデバイスの内部温度は
低下し、データ保持時間が長くなる。したがって、セル
フリフレッシュ周期を次第に長くすることで、データ保
持機能を確保しつつ消費電力を低減することが可能にな
る。
はある時間が経過するとセルフリフレッシュ指令信号の
周期が次第に長くなるように変化する。一方、リフレッ
シュ動作により内部温度は上昇するが、セルフリフレッ
シュ周期が長くなることで次第にデバイスの内部温度は
低下し、データ保持時間が長くなる。したがって、セル
フリフレッシュ周期を次第に長くすることで、データ保
持機能を確保しつつ消費電力を低減することが可能にな
る。
【００１７】本発明の第２の半導体メモリ装置は、メモ
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記制御部の動作を指令するため
の外部入力信号としてのＲＡＳ信号とは非同期のセルフ
リフレッシュを行うセルフリフレッシュ手段とを備え、
ＤＲＡＭとして機能する半導体メモリ装置において、上
記外部入力信号の動作周期を検出する動作周期検出手段
をさらに備え、上記セルフリフレッシュ手段は、複数の
セルフリフレッシュ周期を選択可能に、かつセルフリフ
レッシュ動作時において上記動作周期検出手段で検出さ
れるＲＡＳ信号の動作周期が長いとき、それに対応させ
てセルフリフレッシュ周期が長くなるように、上記複数
のセルフリフレッシュ周期のうちの１つを選択するよう
に構成されている。
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記制御部の動作を指令するため
の外部入力信号としてのＲＡＳ信号とは非同期のセルフ
リフレッシュを行うセルフリフレッシュ手段とを備え、
ＤＲＡＭとして機能する半導体メモリ装置において、上
記外部入力信号の動作周期を検出する動作周期検出手段
をさらに備え、上記セルフリフレッシュ手段は、複数の
セルフリフレッシュ周期を選択可能に、かつセルフリフ
レッシュ動作時において上記動作周期検出手段で検出さ
れるＲＡＳ信号の動作周期が長いとき、それに対応させ
てセルフリフレッシュ周期が長くなるように、上記複数
のセルフリフレッシュ周期のうちの１つを選択するよう
に構成されている。
【００１８】これにより、半導体メモリ装置の内部温度
に影響を与える外部入力信号の動作周期に応じてセルフ
リフレッシュ周期を変更することが可能となり、簡素か
つ迅速な制御によってセルフリフレッシュ動作における
消費電力が低減されることになる。
に影響を与える外部入力信号の動作周期に応じてセルフ
リフレッシュ周期を変更することが可能となり、簡素か
つ迅速な制御によってセルフリフレッシュ動作における
消費電力が低減されることになる。
【００１９】本発明の第３の半導体メモリ装置は、メモ
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記制御部の動作を制御する外部
入力信号としてのＲＡＳ信号とは非同期にリフレッシュ
を行うセルフリフレッシュ手段とを備え、ＤＲＡＭとし
て機能する半導体メモリ装置において、上記ＲＡＳ信号
の動作周期を検出する動作周期検出手段をさらに備え、
上記セルフリフレッシュ手段は、複数のセルフリフレッ
シュ周期を選択可能に、かつセルフリフレッシュ動作開
始時において上記動作周期検出手段で検出されるＲＡＳ
信号の動作周期が長いとき、それに対応させてセルフリ
フレッシュ周期が長くなるように、複数のセルフリフレ
ッシュ周期のうちの１つを選択するとともに、セルフリ
フレッシュ動作時においてある時間が経過した後に次第
にセルフリフレッシュ周期を長くするように構成されて
いる。
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記制御部の動作を制御する外部
入力信号としてのＲＡＳ信号とは非同期にリフレッシュ
を行うセルフリフレッシュ手段とを備え、ＤＲＡＭとし
て機能する半導体メモリ装置において、上記ＲＡＳ信号
の動作周期を検出する動作周期検出手段をさらに備え、
上記セルフリフレッシュ手段は、複数のセルフリフレッ
シュ周期を選択可能に、かつセルフリフレッシュ動作開
始時において上記動作周期検出手段で検出されるＲＡＳ
信号の動作周期が長いとき、それに対応させてセルフリ
フレッシュ周期が長くなるように、複数のセルフリフレ
ッシュ周期のうちの１つを選択するとともに、セルフリ
フレッシュ動作時においてある時間が経過した後に次第
にセルフリフレッシュ周期を長くするように構成されて
いる。
【００２０】これにより、上述の作用が併せて得られ、
消費電力の大幅な低減が可能となる。
消費電力の大幅な低減が可能となる。
【００２１】本発明の第４の半導体メモリ装置は、メモ
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、外部入力信号としてのＲＡＳ信号
の周期に応じて定められた基本的な周期でＣＢＲリフレ
ッシュを行うＣＢＲリフレッシュ手段とを備え、ＤＲＡ
Ｍとして機能する半導体メモリ装置において、上記外部
入力信号としてのＲＡＳ信号の動作周期を検出する動作
周期検出手段をさらに備え、上記ＣＢＲリフレッシュ手
段は、ＣＢＲリフレッシュ動作時において上記動作周期
検出手段で検出されるＲＡＳ信号の動作周期が長いと
き、それに対応させてリフレッシュ周期が長くなるよう
に、上記基本的な周期を変更した周期でＣＢＲリフレッ
シュ動作を行う。
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、外部入力信号としてのＲＡＳ信号
の周期に応じて定められた基本的な周期でＣＢＲリフレ
ッシュを行うＣＢＲリフレッシュ手段とを備え、ＤＲＡ
Ｍとして機能する半導体メモリ装置において、上記外部
入力信号としてのＲＡＳ信号の動作周期を検出する動作
周期検出手段をさらに備え、上記ＣＢＲリフレッシュ手
段は、ＣＢＲリフレッシュ動作時において上記動作周期
検出手段で検出されるＲＡＳ信号の動作周期が長いと
き、それに対応させてリフレッシュ周期が長くなるよう
に、上記基本的な周期を変更した周期でＣＢＲリフレッ
シュ動作を行う。
【００２２】これにより、導体メモリ装置の内部温度に
影響を与える外部入力信号の動作周期が変化すると、外
部入力信号の周期によって定められているＣＢＲリフレ
ッシュ動作の周期が例えば外部入力信号の動作周期の変
化以上に低減される。したが って、半導体メモリ装置の
内部温度の変化を見込んだＣＢＲリフレッシュ動作の制
御が可能となり、ＣＢＲリフレッシュにおける消費電力
が低減されることになる。
影響を与える外部入力信号の動作周期が変化すると、外
部入力信号の周期によって定められているＣＢＲリフレ
ッシュ動作の周期が例えば外部入力信号の動作周期の変
化以上に低減される。したが って、半導体メモリ装置の
内部温度の変化を見込んだＣＢＲリフレッシュ動作の制
御が可能となり、ＣＢＲリフレッシュにおける消費電力
が低減されることになる。
【００２３】上記ＣＢＲリフレッシュ手段は、上記動作
周期検出手段で検出される動作周期の変化以上に上記Ｃ
ＢＲリフレッシュ動作を行う周期を変化させるように構
成されていることが好ましい。
周期検出手段で検出される動作周期の変化以上に上記Ｃ
ＢＲリフレッシュ動作を行う周期を変化させるように構
成されていることが好ましい。
【００２４】本発明の第５の半導体メモリ装置は、メモ
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記メモリ部に記憶されているデ
ータを保持するためのリフレッシュ手段と、上記リフレ
ッシュ手段を作動させるためのリフレッシュ指令信号を
生成する指令信号生成手段とを備えた半導体メモリ装置
において、上記制御部の動作を制御する外部入力信号と
してのＲＡＳ信号の動作周期を検出する動作周期検出手
段をさらに備え、記指令信号生成手段は、上記動作周期
検出手段で検出されたＲＡＳ信号の動作周期が長いほど
それに対応させてリフレッシュ周期が長くなるように、
上記リフレッシュ指令信号の周期を変化させる。
リ部と、該メモリ部に対するデータの書き込み，読出し
を制御する制御部と、上記メモリ部に記憶されているデ
ータを保持するためのリフレッシュ手段と、上記リフレ
ッシュ手段を作動させるためのリフレッシュ指令信号を
生成する指令信号生成手段とを備えた半導体メモリ装置
において、上記制御部の動作を制御する外部入力信号と
してのＲＡＳ信号の動作周期を検出する動作周期検出手
段をさらに備え、記指令信号生成手段は、上記動作周期
検出手段で検出されたＲＡＳ信号の動作周期が長いほど
それに対応させてリフレッシュ周期が長くなるように、
上記リフレッシュ指令信号の周期を変化させる。
【００２５】これにより、リフレッシュ動作の頻度が外
部入力信号の動作周期に依存して変化し、外部入力信号
の動作周期が長いほどリフレッシュ動作の頻度が低減す
る。一般に、半導体メモリ装置の作動が低速である場合
にはその内部温度も低くなり、デバイスの内部温度が低
い状態では半導体メモリ装置のデータ保持時間も長くな
るという特性がある。したがって、動作周期の長い低速
動作状態でリフレッシュ動作の頻度を低減しリフレッシ
ュ周期を長くしても、その間にデータが失われることは
ない。したがって、低速動作時にリフレッシュ動作の頻
度を低減することで、消費電力が低減するとともに、消
費電力の低減によってデバイスの内部温度の上昇が防止
されるので、データ保持時間もさらに長くなり余裕が生
じる。このように、リフレッシュ動作の頻度を低減する
ことで、データ保持機能を確保しながら、消費電力の低
減が可能となる。
部入力信号の動作周期に依存して変化し、外部入力信号
の動作周期が長いほどリフレッシュ動作の頻度が低減す
る。一般に、半導体メモリ装置の作動が低速である場合
にはその内部温度も低くなり、デバイスの内部温度が低
い状態では半導体メモリ装置のデータ保持時間も長くな
るという特性がある。したがって、動作周期の長い低速
動作状態でリフレッシュ動作の頻度を低減しリフレッシ
ュ周期を長くしても、その間にデータが失われることは
ない。したがって、低速動作時にリフレッシュ動作の頻
度を低減することで、消費電力が低減するとともに、消
費電力の低減によってデバイスの内部温度の上昇が防止
されるので、データ保持時間もさらに長くなり余裕が生
じる。このように、リフレッシュ動作の頻度を低減する
ことで、データ保持機能を確保しながら、消費電力の低
減が可能となる。
【００２６】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２７】図１は、半導体メモリ装置のセルフリフレ
ッシュ機能およびＣＢＲセルフリフレッシュ機能を果た
す部分のブロック回路図である。
ッシュ機能およびＣＢＲセルフリフレッシュ機能を果た
す部分のブロック回路図である。
【００２８】図１において、符号１１０は動作モードを
検知するためのモード検知回路を示し、該モード検知回
路１１０には、ＲＡＳオンリーリフレッシュおよびノー
マルリード・ライト検知回路１１１（図中、「ＲＡＳ
ｏｎｌｙ Ｒｅｆ． Ｎｏｒｍａｌ Ｒ／Ｗ 検知回
路」と略記する）と、ＣＢＲリフレッシュ検知回路１１
２（図中、「ＣＢＲ Ｒｅｆ．検知回路」と略記する）
と、セルフリフレッシュ検知回路１１３（図中、Ｓｅｌ
ｆ Ｒｅｆ．検知回路」と略記する）とが配設されてい
る。そして、上記モード検知回路１１０の出力側には、
第１，第２内部タイマー１１４，１１８と、外部周期カ
ウント回路１１５と、ＣＢＲリフレッシュ信号発生回路
１１６（図中、ＣＢＲ Ｒｅｆ．信号発生回路と略記す
る）と、セルフリフレッシュ信号発生回路１１７（図
中、Ｓｅｌｆ Ｒｅｆ．信号発生回路と略記する）と、
２つの分周回路１１９，１２０と、内部ＲＡＳ信号発生
回路１２１とが配置されている。なお、ＲＡＳ、ＣＡ
Ｓ、ＭＮＯＲＭ、ＭＣＢＲ、ＭＳＥＬＦ、ＴＭＲ１１、
ＴＭＲ２１〜２３、ＮＯＲＭＰＲＣ０〜２、ＣＢＲＰＲ
Ｃ０〜２、ＣＣＢＲ、ＣＳＥＬＦ、ＩＮＲＡＳは信号を
表示している。
検知するためのモード検知回路を示し、該モード検知回
路１１０には、ＲＡＳオンリーリフレッシュおよびノー
マルリード・ライト検知回路１１１（図中、「ＲＡＳ
ｏｎｌｙ Ｒｅｆ． Ｎｏｒｍａｌ Ｒ／Ｗ 検知回
路」と略記する）と、ＣＢＲリフレッシュ検知回路１１
２（図中、「ＣＢＲ Ｒｅｆ．検知回路」と略記する）
と、セルフリフレッシュ検知回路１１３（図中、Ｓｅｌ
ｆ Ｒｅｆ．検知回路」と略記する）とが配設されてい
る。そして、上記モード検知回路１１０の出力側には、
第１，第２内部タイマー１１４，１１８と、外部周期カ
ウント回路１１５と、ＣＢＲリフレッシュ信号発生回路
１１６（図中、ＣＢＲ Ｒｅｆ．信号発生回路と略記す
る）と、セルフリフレッシュ信号発生回路１１７（図
中、Ｓｅｌｆ Ｒｅｆ．信号発生回路と略記する）と、
２つの分周回路１１９，１２０と、内部ＲＡＳ信号発生
回路１２１とが配置されている。なお、ＲＡＳ、ＣＡ
Ｓ、ＭＮＯＲＭ、ＭＣＢＲ、ＭＳＥＬＦ、ＴＭＲ１１、
ＴＭＲ２１〜２３、ＮＯＲＭＰＲＣ０〜２、ＣＢＲＰＲ
Ｃ０〜２、ＣＣＢＲ、ＣＳＥＬＦ、ＩＮＲＡＳは信号を
表示している。
【００２９】図１に示す回路において、モード検知回路
１１０内のＲＡＳオンリーリフレッシュおよびノーマル
リード・ライト検知回路１１１とＣＢＲリフレッシュ検
知回路１１２とセルフリフレッシュ検知回路１１３とに
は、外部入力信号である信号ＲＡＳおよび信号ＣＡＳが
入力される。また、ＲＡＳオンリーリフレッシュおよび
ノーマルリード・ライト検知回路１１１で信号ＭＮＯＲ
Ｍが生成され、この信号ＭＮＯＲＭは内部タイマー１１
４と外部周期カウント回路１１５と内部ＲＡＳ信号発生
回路１２１とに入力される。ＣＢＲリフレッシュ検知回
路１１２では信号ＭＣＢＲが生成され、この信号ＭＣＢ
Ｒは内部タイマー１１４と外部周期カウント回路１１５
とＣＢＲリフレッシュ信号発生回路１１６とに入力され
る。セルフリフレッシュ検知回路１１３では信号ＭＳＥ
ＬＦが生成され、この信号ＭＳＥＬＦはセルフリフレッ
シュ信号発生回路１１７と第２内部タイマー１１８とに
入力される。
１１０内のＲＡＳオンリーリフレッシュおよびノーマル
リード・ライト検知回路１１１とＣＢＲリフレッシュ検
知回路１１２とセルフリフレッシュ検知回路１１３とに
は、外部入力信号である信号ＲＡＳおよび信号ＣＡＳが
入力される。また、ＲＡＳオンリーリフレッシュおよび
ノーマルリード・ライト検知回路１１１で信号ＭＮＯＲ
Ｍが生成され、この信号ＭＮＯＲＭは内部タイマー１１
４と外部周期カウント回路１１５と内部ＲＡＳ信号発生
回路１２１とに入力される。ＣＢＲリフレッシュ検知回
路１１２では信号ＭＣＢＲが生成され、この信号ＭＣＢ
Ｒは内部タイマー１１４と外部周期カウント回路１１５
とＣＢＲリフレッシュ信号発生回路１１６とに入力され
る。セルフリフレッシュ検知回路１１３では信号ＭＳＥ
ＬＦが生成され、この信号ＭＳＥＬＦはセルフリフレッ
シュ信号発生回路１１７と第２内部タイマー１１８とに
入力される。
【００３０】次に、第１内部タイマー１１４では、上記
２つの信号ＭＮＯＲＭ，ＭＣＢＲを受けて、信号ＴＭＲ
１１が生成され、この信号が外部周期カウント回路１１
５に入力される。外部周期カウント回路１１５では、３
つの信号ＴＭＲ１１，ＭＮＯＲＭ，ＭＣＢＲを受けて、
各々３ビットの信号ＮＯＲＭＰＲＣ０〜２，ＣＢＲＰＲ
Ｃ０〜２が生成され、これらの信号ＮＯＲＭＰＲＣ０〜
２，ＣＢＲＰＲＣ０〜２はセルフリフレッシュ信号発生
回路１１７に入力される。また、信号ＣＢＲＰＲＣ０〜
２ＣＢＲはリフレッシュ信号発生回路１１６に入力され
る。すなわち、外部周期カウント回路１１５は、外部か
ら入力されるＲＡＳ信号の動作周期を検出する動作周期
検出手段として機能し、外部から入力される信号ＲＡＳ
の動作周期の検出結果としての３ビットの信号ＮＯＲＭ
ＰＲＣ０〜２，ＣＢＲＰＲＣ０〜２を出力するものであ
る。
２つの信号ＭＮＯＲＭ，ＭＣＢＲを受けて、信号ＴＭＲ
１１が生成され、この信号が外部周期カウント回路１１
５に入力される。外部周期カウント回路１１５では、３
つの信号ＴＭＲ１１，ＭＮＯＲＭ，ＭＣＢＲを受けて、
各々３ビットの信号ＮＯＲＭＰＲＣ０〜２，ＣＢＲＰＲ
Ｃ０〜２が生成され、これらの信号ＮＯＲＭＰＲＣ０〜
２，ＣＢＲＰＲＣ０〜２はセルフリフレッシュ信号発生
回路１１７に入力される。また、信号ＣＢＲＰＲＣ０〜
２ＣＢＲはリフレッシュ信号発生回路１１６に入力され
る。すなわち、外部周期カウント回路１１５は、外部か
ら入力されるＲＡＳ信号の動作周期を検出する動作周期
検出手段として機能し、外部から入力される信号ＲＡＳ
の動作周期の検出結果としての３ビットの信号ＮＯＲＭ
ＰＲＣ０〜２，ＣＢＲＰＲＣ０〜２を出力するものであ
る。
【００３１】一方、第２内部タイマー１１８では、信号
ＭＳＥＬＦを受けてセルフリフレッシュを行う周期を設
定する信号ＴＭＲ２１が生成され、このＴＭＲ２１信号
は、直接セルフリフレッシュ信号発生回路１１７に入力
されるとともに、順次各分周回路１１９，１２０で分周
され、その分周されてなる信号ＴＭＲ２２，２３がそれ
ぞれセルフリフレッシュ信号発生回路に入力される。
ＭＳＥＬＦを受けてセルフリフレッシュを行う周期を設
定する信号ＴＭＲ２１が生成され、このＴＭＲ２１信号
は、直接セルフリフレッシュ信号発生回路１１７に入力
されるとともに、順次各分周回路１１９，１２０で分周
され、その分周されてなる信号ＴＭＲ２２，２３がそれ
ぞれセルフリフレッシュ信号発生回路に入力される。
【００３２】そして、上記ＣＢＲリフレッシュ信号発生
回路１１６では、信号ＣＢＲＰＲＣ０〜２、ＭＣＢＲを
受けて信号ＣＣＢＲが生成され、この信号ＣＣＢＲは内
部ＲＡＳ信号発生回路１２１に入力される。また、セル
フリフレッシュ信号発生回路１１７では、信号ＮＯＲＭ
ＰＲＣ０〜２、ＣＢＲＰＲＣ０〜２、ＭＳＥＬＦ、ＴＭ
Ｒ２１〜２３を受けて、信号ＣＳＥＬＦが生成され、こ
の信号ＣＳＥＬＦは内部ＲＡＳ信号発生回路１２１に入
力される。そして、内部ＲＡＳ信号発生回路１２１で
は、信号ＭＮＯＲＭ，ＣＣＢＲ，ＣＳＥＬＦを受けて、
信号ＩＮＲＡＳが生成され、この信号がメモリセル等に
入力される。上記ＣＢＲリフレッシュ信号発生回路１１
６，セルフリフレッシュ信号発生回路１１７及び内部Ｒ
ＡＳ信号発生回路により、リフレッシュ指令信号である
信号ＩＮＲＡＳを生成する指令信号生成手段が構成され
ている。そして、図１には省略するが、半導体メモリ装
置内には、多数のメモリセルを配置してなるメモリセル
アレイや、上記信号ＲＡＳを受けてメモリセルのデータ
を保持するための電流を各メモリセルに供給するリフレ
ッシュ手段として機能する制御回路が配設されている。
回路１１６では、信号ＣＢＲＰＲＣ０〜２、ＭＣＢＲを
受けて信号ＣＣＢＲが生成され、この信号ＣＣＢＲは内
部ＲＡＳ信号発生回路１２１に入力される。また、セル
フリフレッシュ信号発生回路１１７では、信号ＮＯＲＭ
ＰＲＣ０〜２、ＣＢＲＰＲＣ０〜２、ＭＳＥＬＦ、ＴＭ
Ｒ２１〜２３を受けて、信号ＣＳＥＬＦが生成され、こ
の信号ＣＳＥＬＦは内部ＲＡＳ信号発生回路１２１に入
力される。そして、内部ＲＡＳ信号発生回路１２１で
は、信号ＭＮＯＲＭ，ＣＣＢＲ，ＣＳＥＬＦを受けて、
信号ＩＮＲＡＳが生成され、この信号がメモリセル等に
入力される。上記ＣＢＲリフレッシュ信号発生回路１１
６，セルフリフレッシュ信号発生回路１１７及び内部Ｒ
ＡＳ信号発生回路により、リフレッシュ指令信号である
信号ＩＮＲＡＳを生成する指令信号生成手段が構成され
ている。そして、図１には省略するが、半導体メモリ装
置内には、多数のメモリセルを配置してなるメモリセル
アレイや、上記信号ＲＡＳを受けてメモリセルのデータ
を保持するための電流を各メモリセルに供給するリフレ
ッシュ手段として機能する制御回路が配設されている。
【００３３】次に、上記回路内における動作について説
明する。図２は、各信号のタイミングの関係を示すタイ
ミングチャートである。
明する。図２は、各信号のタイミングの関係を示すタイ
ミングチャートである。
【００３４】同図において、信号ＩＮＲＡＳに示す期間
Ｐ１０はＲＡＳオンリーリフレッシュ期間であり、上記
ＲＡＳオンリーリフレッシュおよびノーマルリード・ラ
イト検知回路１１１から出力される信号ＭＮＯＲＭが論
理電圧“Ｈ”の間がこのモードになる。また、信号ＩＮ
ＲＡＳに示す期間Ｐ２０がＣＢＲリフレッシュ期間であ
り、上記ＣＢＲリフレッシュ検知回路１１２から出力さ
れる信号ＭＣＢＲが論理電圧“Ｈ”の間がこのモードに
なる。このＣＢＲリフレッシュ期間Ｐ２０は、セルフリ
フレッシュモードに入るために信号ＣＡＳを論理電圧
“Ｌ”とした後にＲＡＳ信号を論理電圧“Ｌ”としてか
らの期間である。さらに、ＣＢＲリフレッシュ期間Ｐ２
０に入りある時間が経過すると、上記セルフリフレッシ
ュ検知回路１１３から出力される信号ＭＳＥＬＦが論理
電圧“Ｈ”となり、内部信号ＩＮＲＡＳが自動的にリフ
レッシュを行う期間つまりセルフリフレッシュ期間Ｐ３
０になる。本実施例では、セルフリフレッシュ期間Ｐ３
０は期間Ｐ３１〜Ｐ３３で構成され、期間Ｐ３１、期間
Ｐ３２、期間Ｐ３３の順番で内部信号ＩＮＲＡＳの周期
が長くなっている。なお、通常の動作周期が２００ｎｓ
ｅｃ程度であるのに対しデータ保持時間は２００ｍｓｅ
ｃであり、ＤＲＡＭのデータ保持時間は通常の動作周期
時間の１０6 程度大きい。そして、図２では便宜上通常
動作周期とセルフリフレッシュ周期との差はわずかのよ
うに描かれているが、セルフリフレッシュ周期は通常動
作周期に比べ１０００倍程度に長い。
Ｐ１０はＲＡＳオンリーリフレッシュ期間であり、上記
ＲＡＳオンリーリフレッシュおよびノーマルリード・ラ
イト検知回路１１１から出力される信号ＭＮＯＲＭが論
理電圧“Ｈ”の間がこのモードになる。また、信号ＩＮ
ＲＡＳに示す期間Ｐ２０がＣＢＲリフレッシュ期間であ
り、上記ＣＢＲリフレッシュ検知回路１１２から出力さ
れる信号ＭＣＢＲが論理電圧“Ｈ”の間がこのモードに
なる。このＣＢＲリフレッシュ期間Ｐ２０は、セルフリ
フレッシュモードに入るために信号ＣＡＳを論理電圧
“Ｌ”とした後にＲＡＳ信号を論理電圧“Ｌ”としてか
らの期間である。さらに、ＣＢＲリフレッシュ期間Ｐ２
０に入りある時間が経過すると、上記セルフリフレッシ
ュ検知回路１１３から出力される信号ＭＳＥＬＦが論理
電圧“Ｈ”となり、内部信号ＩＮＲＡＳが自動的にリフ
レッシュを行う期間つまりセルフリフレッシュ期間Ｐ３
０になる。本実施例では、セルフリフレッシュ期間Ｐ３
０は期間Ｐ３１〜Ｐ３３で構成され、期間Ｐ３１、期間
Ｐ３２、期間Ｐ３３の順番で内部信号ＩＮＲＡＳの周期
が長くなっている。なお、通常の動作周期が２００ｎｓ
ｅｃ程度であるのに対しデータ保持時間は２００ｍｓｅ
ｃであり、ＤＲＡＭのデータ保持時間は通常の動作周期
時間の１０6 程度大きい。そして、図２では便宜上通常
動作周期とセルフリフレッシュ周期との差はわずかのよ
うに描かれているが、セルフリフレッシュ周期は通常動
作周期に比べ１０００倍程度に長い。
【００３５】ここで、上記ＲＡＳオンリーリフレッシュ
期間Ｐ１０では、外部から入力される信号ＲＡＳと同じ
周期でリフレッシュが行われる。図２に示す例では信号
ＲＡＳの動作周期が短いので、ＲＡＳオンリーリフレッ
シュも短い周期で行われる。本実施例では、通常動作モ
ードであるノーマルリード・ライト期間でもＲＡＳオン
リーリフレッシュ期間Ｐ１０と同様の動作をする。
期間Ｐ１０では、外部から入力される信号ＲＡＳと同じ
周期でリフレッシュが行われる。図２に示す例では信号
ＲＡＳの動作周期が短いので、ＲＡＳオンリーリフレッ
シュも短い周期で行われる。本実施例では、通常動作モ
ードであるノーマルリード・ライト期間でもＲＡＳオン
リーリフレッシュ期間Ｐ１０と同様の動作をする。
【００３６】また、本実施例では、上記動作周期検出手
段として機能する外部周期カウント回路１１５で、第１
内部タイマー１１４の信号ＴＭＲ１１を受けて、ＲＡＳ
オンリーリフレッシュ時刻ｔ１１における３ビットの信
号ＮＯＲＭＰＲＣ０〜２の値が変更される。図２に示す
場合には、セルフリフレッシュモードに入る前のＲＡＳ
オンリーリフレッシュの動作が高速動作であるため、外
部周期カウント回路１１５では、時刻ｔ１１における３
ビットの信号ＮＯＲＭＰＲＣ０〜２の値（信号ＮＯＲＭ
ＰＲＣ２は論理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ１は論
理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ０は論理電圧
“Ｌ”）を大きな値にする。そして、セルフリフレッシ
ュ信号発生回路１１７では、この信号ＮＯＲＭＰＲＣ０
〜２の値が大きいことから、セルフリフレッシュモード
に入った時の期間Ｐ３１でのセルフリフレッシュ周期
（内部信号ＩＮＲＡＳの周期）として、信号ＴＭＲ２１
を基準とした信号を生成する。そして、期間Ｐ３２にな
るとセルフリフレッシュ周期として信号ＴＭＲ２１の２
倍の周期である信号ＴＭＲ２２を基準とした信号が生成
される。さらに、期間Ｐ３３になるとセルフリフレッシ
ュ周期として信号ＴＭＲ２１の４倍の周期である信号Ｔ
ＭＲ２３を基準とした信号が生成される。
段として機能する外部周期カウント回路１１５で、第１
内部タイマー１１４の信号ＴＭＲ１１を受けて、ＲＡＳ
オンリーリフレッシュ時刻ｔ１１における３ビットの信
号ＮＯＲＭＰＲＣ０〜２の値が変更される。図２に示す
場合には、セルフリフレッシュモードに入る前のＲＡＳ
オンリーリフレッシュの動作が高速動作であるため、外
部周期カウント回路１１５では、時刻ｔ１１における３
ビットの信号ＮＯＲＭＰＲＣ０〜２の値（信号ＮＯＲＭ
ＰＲＣ２は論理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ１は論
理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ０は論理電圧
“Ｌ”）を大きな値にする。そして、セルフリフレッシ
ュ信号発生回路１１７では、この信号ＮＯＲＭＰＲＣ０
〜２の値が大きいことから、セルフリフレッシュモード
に入った時の期間Ｐ３１でのセルフリフレッシュ周期
（内部信号ＩＮＲＡＳの周期）として、信号ＴＭＲ２１
を基準とした信号を生成する。そして、期間Ｐ３２にな
るとセルフリフレッシュ周期として信号ＴＭＲ２１の２
倍の周期である信号ＴＭＲ２２を基準とした信号が生成
される。さらに、期間Ｐ３３になるとセルフリフレッシ
ュ周期として信号ＴＭＲ２１の４倍の周期である信号Ｔ
ＭＲ２３を基準とした信号が生成される。
【００３７】したがって、本実施例のセルフリフレッシ
ュ制御によると、セルフリフレッシュ期間においてある
時間が経過するとセルフリフレッシュ周期が長くなるよ
うに制御されるので、セルフリフレッシュ動作時の消費
電流を最終的には従来のものに比べてほぼ１／４とする
ことができる。一方、セルフリフレッシュ周期が長くな
ることによりデータの保持時間も後述のごとく長くなる
ので、セルフリフレッシュ周期を次第に長くしてもデー
タ保持機能が損なわれることはない。
ュ制御によると、セルフリフレッシュ期間においてある
時間が経過するとセルフリフレッシュ周期が長くなるよ
うに制御されるので、セルフリフレッシュ動作時の消費
電流を最終的には従来のものに比べてほぼ１／４とする
ことができる。一方、セルフリフレッシュ周期が長くな
ることによりデータの保持時間も後述のごとく長くなる
ので、セルフリフレッシュ周期を次第に長くしてもデー
タ保持機能が損なわれることはない。
【００３８】次に、図３は、信号ＲＡＳの動作周期が長
い場合におけるタイミングチャートである。図３に示す
ように、ＲＡＳオンリーリフレッシュ期間Ｐ１０では上
記図２の場合に比較してＲＡＳオンリーリフレッシュが
長い周期で行われるつまり低速動作している。そして、
このようにセルフリフレッシュモードに入る前のＲＡＳ
オンリーリフレッシュの動作が低速動作であるために、
第１内部タイマー１１４の信号ＴＭＲ１１による時刻ｔ
２１での３ビットの信号ＮＯＲＭＰＲＣ０〜２の値（信
号ＮＯＲＭＰＲＣ２は論理電圧“Ｌ”、信号ＮＯＲＭＰ
ＲＣ１は論理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ０は論理
電圧“Ｌ”）を小さな値とする。この信号ＮＯＲＭＰＲ
Ｃ０〜２の値が小さいため、セルフリフレッシュモード
に入った時の期間Ｐ３２でのセルフリフレッシュ周期は
信号ＴＭＲ２１の２倍の周期である信号ＴＭＲ２２を基
準とした信号となる。そして、期間Ｐ３３になるとセル
フリフレッシュ周期は信号ＴＭＲ２１の４倍の周期であ
る信号ＴＭＲ２３を基準とした信号となる。
い場合におけるタイミングチャートである。図３に示す
ように、ＲＡＳオンリーリフレッシュ期間Ｐ１０では上
記図２の場合に比較してＲＡＳオンリーリフレッシュが
長い周期で行われるつまり低速動作している。そして、
このようにセルフリフレッシュモードに入る前のＲＡＳ
オンリーリフレッシュの動作が低速動作であるために、
第１内部タイマー１１４の信号ＴＭＲ１１による時刻ｔ
２１での３ビットの信号ＮＯＲＭＰＲＣ０〜２の値（信
号ＮＯＲＭＰＲＣ２は論理電圧“Ｌ”、信号ＮＯＲＭＰ
ＲＣ１は論理電圧“Ｈ”、信号ＮＯＲＭＰＲＣ０は論理
電圧“Ｌ”）を小さな値とする。この信号ＮＯＲＭＰＲ
Ｃ０〜２の値が小さいため、セルフリフレッシュモード
に入った時の期間Ｐ３２でのセルフリフレッシュ周期は
信号ＴＭＲ２１の２倍の周期である信号ＴＭＲ２２を基
準とした信号となる。そして、期間Ｐ３３になるとセル
フリフレッシュ周期は信号ＴＭＲ２１の４倍の周期であ
る信号ＴＭＲ２３を基準とした信号となる。
【００３９】したがって、図３のような場合には、上記
図２に示すごとくＲＡＳオンリーリフレッシュ期間が高
速動作である場合に比べて、セルフリフレッシュモード
に入った直後のセルフリフレッシュ周期が１／２である
ため、周期の短い期間Ｐ３１がなく消費電流がさらに少
なくなる。特に、ＲＡＳオンリーリフレッシュ，セルフ
リフレッシュおよびノーマルリード・ライトのような通
常動作とセルフリフレッシュ動作とが頻繁にかわる動作
の場合に低消費電力化の効果が大きい。
図２に示すごとくＲＡＳオンリーリフレッシュ期間が高
速動作である場合に比べて、セルフリフレッシュモード
に入った直後のセルフリフレッシュ周期が１／２である
ため、周期の短い期間Ｐ３１がなく消費電流がさらに少
なくなる。特に、ＲＡＳオンリーリフレッシュ，セルフ
リフレッシュおよびノーマルリード・ライトのような通
常動作とセルフリフレッシュ動作とが頻繁にかわる動作
の場合に低消費電力化の効果が大きい。
【００４０】次に、ＣＢＲリフレッシュにおけるリフレ
ッシュ周期の制御の詳細について説明する。図４は、上
記図２，図３におけるＣＢＲリフレッシュ期間Ｐ２０に
相当する部分を拡大したタイミングチャートである。同
図において、期間Ｐ２１〜２５がＣＢＲリフレッシュ期
間で、期間Ｐ２１が高速動作のＣＢＲリフレッシュ期
間、期間Ｐ２２〜２４が低速動作のＣＢＲリフレッシュ
期間である。
ッシュ周期の制御の詳細について説明する。図４は、上
記図２，図３におけるＣＢＲリフレッシュ期間Ｐ２０に
相当する部分を拡大したタイミングチャートである。同
図において、期間Ｐ２１〜２５がＣＢＲリフレッシュ期
間で、期間Ｐ２１が高速動作のＣＢＲリフレッシュ期
間、期間Ｐ２２〜２４が低速動作のＣＢＲリフレッシュ
期間である。
【００４１】まず、期間Ｐ２１の高速動作のＣＢＲリフ
レッシュ期間の時刻ｔ３１で上記図２および図３で説明
したのと同様に信号ＣＢＲＰＲＣ０〜２の値によって高
速動作であることを検知する。このとき、内部リフレッ
シュ信号ＩＮＲＡＳは、外部信号ＲＡＳと同周期の信号
となる。次に、期間Ｐ２２では外部信号ＲＡＳは低速動
作となるが、前期間Ｐ２１で高速動作を検知しているた
め内部リフレッシュ信号ＩＮＲＡＳは外部入力信号ＲＡ
Ｓと同周期の信号となる。また、この期間Ｐ２２の時刻
ｔ３２で信号ＣＢＲＰＲＣ０〜２の値によって低速動作
であることを検知する。次に、期間Ｐ２３では、前期間
Ｐ２２で低速動作であることを検知しているため、内部
リフレッシュ信号ＩＮＲＡＳは外部信号ＲＡＳに対して
２回に１回の割合で発生する。つまり、基本的には外部
入力信号ＲＡＳの周期によってＣＢＲリフレッシュ指令
信号を生成するが、信号ＲＡＳの動作周期が長いときに
は外部入力信号ＲＡＳの一部にＣＢＲリフレッシュ指令
信号を生成しない期間を設けるように制御される。期間
Ｐ２４も同様である。さらに、期間２５では前期間でさ
らに低速動作であることを検知し内部リフレッシュ信号
ＩＮＲＡＳは外部信号ＲＡＳに対して３回に１回の割合
で発生することとなる。つまり、ＣＢＲリフレッシュ指
令信号を生成しない周期の回数を変更する。
レッシュ期間の時刻ｔ３１で上記図２および図３で説明
したのと同様に信号ＣＢＲＰＲＣ０〜２の値によって高
速動作であることを検知する。このとき、内部リフレッ
シュ信号ＩＮＲＡＳは、外部信号ＲＡＳと同周期の信号
となる。次に、期間Ｐ２２では外部信号ＲＡＳは低速動
作となるが、前期間Ｐ２１で高速動作を検知しているた
め内部リフレッシュ信号ＩＮＲＡＳは外部入力信号ＲＡ
Ｓと同周期の信号となる。また、この期間Ｐ２２の時刻
ｔ３２で信号ＣＢＲＰＲＣ０〜２の値によって低速動作
であることを検知する。次に、期間Ｐ２３では、前期間
Ｐ２２で低速動作であることを検知しているため、内部
リフレッシュ信号ＩＮＲＡＳは外部信号ＲＡＳに対して
２回に１回の割合で発生する。つまり、基本的には外部
入力信号ＲＡＳの周期によってＣＢＲリフレッシュ指令
信号を生成するが、信号ＲＡＳの動作周期が長いときに
は外部入力信号ＲＡＳの一部にＣＢＲリフレッシュ指令
信号を生成しない期間を設けるように制御される。期間
Ｐ２４も同様である。さらに、期間２５では前期間でさ
らに低速動作であることを検知し内部リフレッシュ信号
ＩＮＲＡＳは外部信号ＲＡＳに対して３回に１回の割合
で発生することとなる。つまり、ＣＢＲリフレッシュ指
令信号を生成しない周期の回数を変更する。
【００４２】したがって、本実施例では、外部入力信号
ＲＡＳの動作周期が長くなると外部入力信号ＲＡＳの動
作周期と同じ周期ではなくＣＢＲリフレッシュを行わな
い時期が生じるようにつまり低速動作するように制御さ
れる。そして、ＣＢＲリフレッシュが低速動作になる
と、消費電流が減りデバイスの内部温度が低くなるため
メモリセルのデータ保持時間が長くなり実際のリフレッ
シュ周期を長くすることができる。このように実際のリ
フレッシュ周期を長くするとさらに消費電流が減るた
め、メモリセルのデータ保持時間に対してマージンが拡
大する。ここでは、実際のリフレッシュ周期が外部入力
信号ＲＡＳに対して２回に１回の割合又は３回に１回の
割合とすることにより、消費電力は１／２又は１／３と
なる。
ＲＡＳの動作周期が長くなると外部入力信号ＲＡＳの動
作周期と同じ周期ではなくＣＢＲリフレッシュを行わな
い時期が生じるようにつまり低速動作するように制御さ
れる。そして、ＣＢＲリフレッシュが低速動作になる
と、消費電流が減りデバイスの内部温度が低くなるため
メモリセルのデータ保持時間が長くなり実際のリフレッ
シュ周期を長くすることができる。このように実際のリ
フレッシュ周期を長くするとさらに消費電流が減るた
め、メモリセルのデータ保持時間に対してマージンが拡
大する。ここでは、実際のリフレッシュ周期が外部入力
信号ＲＡＳに対して２回に１回の割合又は３回に１回の
割合とすることにより、消費電力は１／２又は１／３と
なる。
【００４３】なお、本実施例では、外部周期カウント回
路１１５で動作周期を検出した結果の信号ＮＯＲＭＰＲ
Ｃ０〜２，ＣＢＲＰＲＣ０〜２として、３ビットの信号
の信号を出力し、この信号に応じてセルフリフレッシュ
動作周期を４倍まで長くし、ＣＢＲリフレッシュ動作周
期は実際のリフレッシュ周期を外部信号ＲＡＳに対して
３回に１回の割合まで長くするようにしたが、本発明は
かかる実施例に限定されるものではなく、さらに細かく
制御することも可能である。
路１１５で動作周期を検出した結果の信号ＮＯＲＭＰＲ
Ｃ０〜２，ＣＢＲＰＲＣ０〜２として、３ビットの信号
の信号を出力し、この信号に応じてセルフリフレッシュ
動作周期を４倍まで長くし、ＣＢＲリフレッシュ動作周
期は実際のリフレッシュ周期を外部信号ＲＡＳに対して
３回に１回の割合まで長くするようにしたが、本発明は
かかる実施例に限定されるものではなく、さらに細かく
制御することも可能である。
【００４４】さらに、本実施例では、外部入力信号ＲＡ
Ｓの動作周期の２倍として定められた基本的なＣＢＲリ
フレッシュ周期をさらに２倍あるいは３倍の周期に変更
するようにしたが、外部入力信号ＲＡＳの周期とは切り
離した長いＣＢＲリフレッシュ周期に変更するようにし
てもよい。その場合にも、外部入力信号ＲＡＳの変化以
上にＣＢＲリフレッシュ周期の変化を大きくすること
で、半導体メモリ装置の動作の頻度が激しい時や動作の
頻度が少ないときにおけるデータの保持機能を確保しな
がら、消費電力の低減を図ることができる。
Ｓの動作周期の２倍として定められた基本的なＣＢＲリ
フレッシュ周期をさらに２倍あるいは３倍の周期に変更
するようにしたが、外部入力信号ＲＡＳの周期とは切り
離した長いＣＢＲリフレッシュ周期に変更するようにし
てもよい。その場合にも、外部入力信号ＲＡＳの変化以
上にＣＢＲリフレッシュ周期の変化を大きくすること
で、半導体メモリ装置の動作の頻度が激しい時や動作の
頻度が少ないときにおけるデータの保持機能を確保しな
がら、消費電力の低減を図ることができる。
【００４５】次に、半導体メモリ装置の動作速度つまり
動作周期と、デバイスの内部温度と、データ保持時間と
の関係について説明する。
動作周期と、デバイスの内部温度と、データ保持時間と
の関係について説明する。
【００４６】図５は、動作周期とデバイスの内部温度お
よびデータ保持時間との関係を周囲温度をパラメータと
して示す特性図である。同図において、横軸が動作周期
ｔＲＣで左の縦軸がデバイス内部温度、右の縦軸がデー
タ保持時間である。図中の特性曲線Ｃ２５、Ｃ５０、Ｃ
７５は、それぞれ周囲温度が２５℃、５０℃、７５℃の
場合における特性曲線である。いずれの場合も動作周期
が短くなり高速動作になるとデバイスの内部温度が上昇
する。一方、動作周期ｔＲＣが長くなると、デバイスの
内部温度が低下し、かつデータ保持時間が長くなること
がわかる。
よびデータ保持時間との関係を周囲温度をパラメータと
して示す特性図である。同図において、横軸が動作周期
ｔＲＣで左の縦軸がデバイス内部温度、右の縦軸がデー
タ保持時間である。図中の特性曲線Ｃ２５、Ｃ５０、Ｃ
７５は、それぞれ周囲温度が２５℃、５０℃、７５℃の
場合における特性曲線である。いずれの場合も動作周期
が短くなり高速動作になるとデバイスの内部温度が上昇
する。一方、動作周期ｔＲＣが長くなると、デバイスの
内部温度が低下し、かつデータ保持時間が長くなること
がわかる。
【００４７】なお、本実施例では、動作周期を検出する
ことにより実際のリフレッシュ周期を制御し低消費電力
化をはかるようにしたが、デバイスの内部温度を直接検
知してリフレッシュ周期を制御するものと併用すること
も可能である。要するに、デバイスの内部温度に影響を
与えるパラメータを利用して半導体メモリ装置の制御を
行うことで、消費電力の低減や動作速度の向上等が可能
となる。
ことにより実際のリフレッシュ周期を制御し低消費電力
化をはかるようにしたが、デバイスの内部温度を直接検
知してリフレッシュ周期を制御するものと併用すること
も可能である。要するに、デバイスの内部温度に影響を
与えるパラメータを利用して半導体メモリ装置の制御を
行うことで、消費電力の低減や動作速度の向上等が可能
となる。
【００４８】例えば、動作周期検出手段で検出した信号
を用いて、半導体メモリ装置の遅延回路の遅延時間を制
御することもできる。例えば、半導体メモリ装置の動作
時間が短くなると内部温度が上昇し、ある遅延回路の遅
延時間は長くなるので、これを動作周期検出手段で検出
した信号を用いて回路的に遅延時間を短くするような構
成が可能である。
を用いて、半導体メモリ装置の遅延回路の遅延時間を制
御することもできる。例えば、半導体メモリ装置の動作
時間が短くなると内部温度が上昇し、ある遅延回路の遅
延時間は長くなるので、これを動作周期検出手段で検出
した信号を用いて回路的に遅延時間を短くするような構
成が可能である。
【００４９】また、温度特性のある回路として、基準電
圧発生回路からの基準電圧信号や入力スイッチングレベ
ルがあるが、これらを外部入力信号の動作周期に応じて
補正することもできる。
圧発生回路からの基準電圧信号や入力スイッチングレベ
ルがあるが、これらを外部入力信号の動作周期に応じて
補正することもできる。
【００５０】
【発明の効果】本発明の半導体メモリ装置によれば、消
費電力の低減や動作速度の向上等を図ることができる。
費電力の低減や動作速度の向上等を図ることができる。
【図１】実施例に係る半導体メモリ装置のセルフリフレ
ッシュ機能およびＣＢＲセルフリフレッシュ機能を果た
す部分の構成を示すブロック図である。
ッシュ機能およびＣＢＲセルフリフレッシュ機能を果た
す部分の構成を示すブロック図である。
【図２】実施例に係る半導体メモリ装置の信号ＲＡＳの
動作周期が短いときにおける各信号を示すタイミング図
である。
動作周期が短いときにおける各信号を示すタイミング図
である。
【図３】実施例に係る半導体メモリ装置の信号ＲＡＳの
動作周期が長いときにおける各信号を示すタイミング図
である。
動作周期が長いときにおける各信号を示すタイミング図
である。
【図４】実施例に係る半導体メモリ装置のＣＢＲリフレ
ッシュにおける各信号の詳細を示すタイミング図であ
る。
ッシュにおける各信号の詳細を示すタイミング図であ
る。
【図５】半導体メモリ装置の動作周期とデバイス内部温
度およびデータ保持時間との関係を示す特性図である。
度およびデータ保持時間との関係を示す特性図である。
【図６】従来の半導体メモリ装置のセルフリフレッシュ
機能を果たす部分の構成を示すブロック図である。
機能を果たす部分の構成を示すブロック図である。
【図７】従来の半導体メモリ装置における各信号を示す
タイミング図である。
タイミング図である。
１１０ モード検知回路
１１１ ＲＡＳオンリーリフレッシュおよびノーマルリ
ード・ライト検知回路 １１２ ＣＢＲリフレッシュ検知回路 １１３ セルフリフレッシュ検知回路 １１４ 内部タイマー １１５ 外部周期カウント回路（動作周期検出手段） １１６ ＣＢＲリフレッシュ信号発生回路 １１７ セルフリフレッシュ信号発生回路 １１８ 内部タイマー １１９ 分周回路 １２０ 分周回路 １２１ 内部ＲＡＳ信号発生回路
ード・ライト検知回路 １１２ ＣＢＲリフレッシュ検知回路 １１３ セルフリフレッシュ検知回路 １１４ 内部タイマー １１５ 外部周期カウント回路（動作周期検出手段） １１６ ＣＢＲリフレッシュ信号発生回路 １１７ セルフリフレッシュ信号発生回路 １１８ 内部タイマー １１９ 分周回路 １２０ 分周回路 １２１ 内部ＲＡＳ信号発生回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 11/406
Claims (9)
- 【請求項１】 メモリ部と、該メモリ部に対するデータ
の書き込み，読出しを制御する制御部とからなる半導体
メモリ装置において、 上記制御部の動作を指令するための外部入力信号として
ＲＡＳ信号の動作周期を検出する動作周期検出手段を備
え、 上記ＲＡＳ信号の動作周期が長いとき、それに対応させ
てリフレッシュ周期を長く設定するように構成されてい
る ことを特徴とする半導体メモリ装置。 - 【請求項２】 請求項１記載の半導体メモリ装置におい
て、 上記半導体メモリ装置はダイナミックランダムアクセス
メモリ（以下ＤＲＡＭという）であり、 上記動作周期検出手段は、ＲＡＳオンリーリフレッシュ
動作時に外部入力信号ＲＡＳの動作周期を検出するよう
に構成されていることを特徴とする半導体メモリ装置。 - 【請求項３】 請求項１記載の半導体メモリ装置におい
て、 上記半導体メモリ装置はＤＲＡＭであり、 上記動作周期検出手段は、ＣＡＳビフォアＲＡＳオート
リフレッシュ（ＣＢＲリフレッシュとする）動作時に外
部入力信号ＲＡＳの動作周期を検出するように構成され
ていることを特徴とする半導体メモリ装置。 - 【請求項４】 請求項１記載の半導体メモリ装置におい
て、 さらに上記ＲＡＳ信号とは非同期のセルフリフレッシュ
を行うセルフリフレッシュ手段を備え、 上記半導体メモリ装置はＤＲＡＭとして機能し、 上記セルフリフレッシュ手段は、複数のセルフリフレッ
シュ周期を選択可能に、かつセルフリフレッシュ動作時
においてある時間が経過した後に次第にセルフリフレッ
シュ周期を長くするように構成されていることを特徴と
する半導体メモリ装置。 - 【請求項５】 メモリ部と、該メモリ部に対するデータ
の書き込み，読出し を制御する制御部と、上記制御部の
動作を指令するための外部入力信号としてのＲＡＳ信号
とは非同期のセルフリフレッシュを行うセルフリフレッ
シュ手段とを備え、ＤＲＡＭとして機能する半導体メモ
リ装置において、 上記外部入力信号の動作周期を検出する動作周期検出手
段をさらに備え、 上記セルフリフレッシュ手段は、複数のセルフリフレッ
シュ周期を選択可能に、かつセルフリフレッシュ動作時
において上記動作周期検出手段で検出されるＲＡＳ信号
の動作周期が長いとき、それに対応させてセルフリフレ
ッシュ周期が長くなるように、上記複数のセルフリフレ
ッシュ周期のうちの１つを選択するように構成されてい
ることを特徴とする半導体メモリ装置。 - 【請求項６】 メモリ部と、該メモリ部に対するデータ
の書き込み，読出しを制御する制御部と、上記制御部の
動作を制御する外部入力信号としてのＲＡＳ信号とは非
同期にリフレッシュを行うセルフリフレッシュ手段とを
備え、ＤＲＡＭとして機能する半導体メモリ装置におい
て、 上記ＲＡＳ信号の動作周期を検出する動作周期検出手段
をさらに備え、 上記セルフリフレッシュ手段は、複数のセルフリフレッ
シュ周期を選択可能に、かつセルフリフレッシュ動作開
始時において上記動作周期検出手段で検出されるＲＡＳ
信号の動作周期が長いとき、それに対応させてセルフリ
フレッシュ周期が長くなるように、複数のセルフリフレ
ッシュ周期のうちの１つを選択するとともに、セルフリ
フレッシュ動作時においてある時間が経過した後に次第
にセルフリフレッシュ周期を長くするように構成されて
いることを特徴とする半導体メモリ装置。 - 【請求項７】 メモリ部と、該メモリ部に対するデータ
の書き込み，読出しを制御する制御部と、外部入力信号
としてのＲＡＳ信号の周期に応じて定められた基本的な
周期でＣＢＲリフレッシュを行うＣＢＲリフレッシュ手
段とを備え、ＤＲＡＭとして機能する半導体メモリ装置
において、 上記外部入力信号としてのＲＡＳ信号の動作周期を検出
する動作周期検出手段をさらに備え、 上記ＣＢＲリフレッシュ手段は、ＣＢＲリフレッシュ動
作時において上記動作周期検出手段で検出されるＲＡＳ
信号の動作周期が長いとき、それに対応させて リフレッ
シュ周期が長くなるように、上記基本的な周期を変更し
た周期でＣＢＲリフレッシュ動作を行うことを特徴とす
る半導体メモリ装置。 - 【請求項８】 請求項７記載の半導体メモリ装置におい
て、 上記ＣＢＲリフレッシュ手段は、上記動作周期検出手段
で検出される動作周期の変化以上に上記ＣＢＲリフレッ
シュ動作を行う周期を変化させるように構成されている
ことを特徴とする半導体メモリ装置。 - 【請求項９】 メモリ部と、該メモリ部に対するデータ
の書き込み，読出しを制御する制御部と、上記メモリ部
に記憶されているデータを保持するためのリフレッシュ
手段と、上記リフレッシュ手段を作動させるためのリフ
レッシュ指令信号を生成する指令信号生成手段とを備え
た半導体メモリ装置において、 上記制御部の動作を制御する外部入力信号としてのＲＡ
Ｓ信号の動作周期を検出する動作周期検出手段をさらに
備え、 上記指令信号生成手段は、上記動作周期検出手段で検出
されたＲＡＳ信号の動作周期が長いほどそれに対応させ
てリフレッシュ周期が長くなるように、上記リフレッシ
ュ指令信号の周期を変化させることを特徴とする半導体
メモリ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09203895A JP3489906B2 (ja) | 1995-04-18 | 1995-04-18 | 半導体メモリ装置 |
| KR1019960011013A KR100232749B1 (ko) | 1995-04-18 | 1996-04-12 | 반도체 메모리장치 |
| DE69623376T DE69623376T2 (de) | 1995-04-18 | 1996-04-17 | Halbleiterspeicheranordnung |
| EP96106031A EP0739015B1 (en) | 1995-04-18 | 1996-04-17 | Semiconductor memory device |
| US08/635,869 US5828619A (en) | 1995-04-18 | 1996-04-18 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09203895A JP3489906B2 (ja) | 1995-04-18 | 1995-04-18 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08287676A JPH08287676A (ja) | 1996-11-01 |
| JP3489906B2 true JP3489906B2 (ja) | 2004-01-26 |
Family
ID=14043369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09203895A Expired - Fee Related JP3489906B2 (ja) | 1995-04-18 | 1995-04-18 | 半導体メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5828619A (ja) |
| EP (1) | EP0739015B1 (ja) |
| JP (1) | JP3489906B2 (ja) |
| KR (1) | KR100232749B1 (ja) |
| DE (1) | DE69623376T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480553B1 (ko) * | 1997-05-20 | 2005-07-12 | 삼성전자주식회사 | 디램장치의리프레쉬제어방법 |
| KR100487485B1 (ko) * | 1997-06-24 | 2005-07-29 | 삼성전자주식회사 | 리프래시모드를갖는반도체메모리장치 |
| KR100474549B1 (ko) * | 1997-06-30 | 2005-06-27 | 주식회사 하이닉스반도체 | 반도체메모리소자의카스비포라스리프레쉬장치 |
| KR100518508B1 (ko) * | 1997-10-30 | 2005-11-29 | 삼성전자주식회사 | 반도체메모리장치 |
| US6134167A (en) * | 1998-06-04 | 2000-10-17 | Compaq Computer Corporation | Reducing power consumption in computer memory |
| US6898140B2 (en) | 1998-10-01 | 2005-05-24 | Monolithic System Technology, Inc. | Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors |
| US6112306A (en) * | 1998-10-06 | 2000-08-29 | Intel Corporation | Self-synchronizing method and apparatus for exiting dynamic random access memory from a low power state |
| US6208577B1 (en) * | 1999-04-16 | 2001-03-27 | Micron Technology, Inc. | Circuit and method for refreshing data stored in a memory cell |
| US6457095B1 (en) | 1999-12-13 | 2002-09-24 | Intel Corporation | Method and apparatus for synchronizing dynamic random access memory exiting from a low power state |
| US6542958B1 (en) * | 2000-05-10 | 2003-04-01 | Elan Research | Software control of DRAM refresh to reduce power consumption in a data processing system |
| JP4606565B2 (ja) * | 2000-11-02 | 2011-01-05 | 富士通セミコンダクター株式会社 | 同期型半導体記憶装置 |
| US6449203B1 (en) * | 2001-03-08 | 2002-09-10 | Micron Technology, Inc. | Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs |
| KR100413761B1 (ko) * | 2001-05-31 | 2003-12-31 | 삼성전자주식회사 | 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법 |
| US6751159B2 (en) * | 2001-10-26 | 2004-06-15 | Micron Technology, Inc. | Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode |
| US6928026B2 (en) * | 2002-03-19 | 2005-08-09 | Broadcom Corporation | Synchronous global controller for enhanced pipelining |
| US6838331B2 (en) * | 2002-04-09 | 2005-01-04 | Micron Technology, Inc. | Method and system for dynamically operating memory in a power-saving error correction mode |
| US6751143B2 (en) * | 2002-04-11 | 2004-06-15 | Micron Technology, Inc. | Method and system for low power refresh of dynamic random access memories |
| JP4597470B2 (ja) * | 2002-07-25 | 2010-12-15 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| JP4143368B2 (ja) * | 2002-09-04 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| US6795364B1 (en) * | 2003-02-28 | 2004-09-21 | Monolithic System Technology, Inc. | Method and apparatus for lengthening the data-retention time of a DRAM device in standby mode |
| KR100610011B1 (ko) * | 2004-07-29 | 2006-08-09 | 삼성전자주식회사 | 셀프 리프레쉬 주기 제어회로 |
| JP2006073062A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体記憶装置 |
| JP2006146992A (ja) * | 2004-11-16 | 2006-06-08 | Elpida Memory Inc | 半導体メモリ装置 |
| KR100564640B1 (ko) * | 2005-02-16 | 2006-03-28 | 삼성전자주식회사 | 온도측정기 동작지시신호 발생기 및 이를 구비하는 반도체메모리 장치 |
| JP5019410B2 (ja) * | 2005-03-04 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置及びその動作方法 |
| KR100652445B1 (ko) | 2005-11-30 | 2006-12-01 | 삼성전자주식회사 | 온도 센서의 온도 트립 포인트에서 안정적인 리프레쉬 제어회로 및 리프레쉬 제어 방법 |
| KR100855578B1 (ko) * | 2007-04-30 | 2008-09-01 | 삼성전자주식회사 | 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 |
| KR101559549B1 (ko) | 2008-12-08 | 2015-10-13 | 삼성전자주식회사 | 모바일 ＳｏＣ 및 모바일 단말기 |
| US8786449B1 (en) * | 2009-12-16 | 2014-07-22 | Applied Micro Circuits Corporation | System-on-chip with thermal management core |
| KR102088343B1 (ko) | 2014-02-05 | 2020-03-12 | 삼성전자주식회사 | 반도체 메모리 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061634B2 (ja) * | 1987-07-07 | 1994-01-05 | 松下電子工業株式会社 | ダイナミック型記憶装置 |
| JPS6432489A (en) * | 1987-07-27 | 1989-02-02 | Matsushita Electronics Corp | Memory device |
| US5243576A (en) * | 1990-08-30 | 1993-09-07 | Nec Corporation | Semiconductor memory device |
| JPH06124587A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
| US5421005A (en) * | 1992-12-02 | 1995-05-30 | Fiset; Peter D. | Alternate DRAM refresh controlled by signal period detector |
| JPH0773146A (ja) * | 1993-06-28 | 1995-03-17 | Casio Comput Co Ltd | 電子機器 |
| KR950010624B1 (ko) * | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
| KR960009960B1 (ko) * | 1994-03-12 | 1996-07-25 | 금성일렉트론 주식회사 | 디램의 리프레쉬 콘트롤회로 |
-
1995
- 1995-04-18 JP JP09203895A patent/JP3489906B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-12 KR KR1019960011013A patent/KR100232749B1/ko not_active IP Right Cessation
- 1996-04-17 DE DE69623376T patent/DE69623376T2/de not_active Expired - Fee Related
- 1996-04-17 EP EP96106031A patent/EP0739015B1/en not_active Expired - Lifetime
- 1996-04-18 US US08/635,869 patent/US5828619A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5828619A (en) | 1998-10-27 |
| EP0739015B1 (en) | 2002-09-04 |
| DE69623376T2 (de) | 2003-01-09 |
| EP0739015A2 (en) | 1996-10-23 |
| JPH08287676A (ja) | 1996-11-01 |
| KR100232749B1 (ko) | 1999-12-01 |
| EP0739015A3 (en) | 1997-04-09 |
| KR960038982A (ko) | 1996-11-21 |
| DE69623376D1 (de) | 2002-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489906B2 (ja) | 半導体メモリ装置 | |
| JP4056173B2 (ja) | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 | |
| KR100885011B1 (ko) | 반도체 기억 장치 및 메모리 시스템 | |
| JP4000206B2 (ja) | 半導体記憶装置 | |
| JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
| US20110170367A1 (en) | Dynamic random access memory with fully independent partial array refresh function | |
| US7355918B2 (en) | Semiconductor memory device and refresh method thereof | |
| US7362643B2 (en) | Semiconductor-memory device and bank refresh method | |
| US6392958B1 (en) | Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same | |
| JP2006309935A (ja) | 電力消費量が最適化されているリフレッシュ回路 | |
| KR0142795B1 (ko) | 디램 리프레쉬 회로 | |
| KR100655288B1 (ko) | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 | |
| US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
| US20040081011A1 (en) | Synchronous semiconductor memory device having dynamic memory cells and operating method thereof | |
| JP2007508649A (ja) | 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法 | |
| KR100515072B1 (ko) | 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치 | |
| JP3409059B2 (ja) | 半導体記憶装置 | |
| KR20070112018A (ko) | 반도체 기억 장치 | |
| KR100363108B1 (ko) | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 | |
| US20050105357A1 (en) | Method and circuit configuration for refreshing data in a semiconductor memory | |
| JP2003297081A (ja) | 半導体記憶装置 | |
| US6603704B2 (en) | Reduced current address selection circuit and method | |
| US7573772B2 (en) | Semiconductor memory device and self-refresh method therefor | |
| JPH0325871B2 (ja) | ||
| US7423925B2 (en) | Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |