KR960009960B1

KR960009960B1 - 디램의 리프레쉬 콘트롤회로

Info

Publication number: KR960009960B1
Application number: KR1019940004899A
Authority: KR
Inventors: 김영호
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1994-03-12
Filing date: 1994-03-12
Publication date: 1996-07-25
Also published as: JP3880641B2; DE19501227B4; US5515331A; DE19501227A1; JPH07262774A

Abstract

요약없음

Description

디램의 리프레쉬 콘트롤회로

제1도는 CBR 리프레쉬 검출회로이다.

제2도는 리프레쉬 카운터의 회로도이다.

제3도는 제1도의 CBR 리프레쉬 검출회로의 동작 타이밍도이다.

제4도는 제2도의 리프레쉬 카운터의 동작 타이밍도이다.

제5도는 본 발명의 디램의 리프레쉬 콘트롤회로의 블록도이다.

제6도는 본 발명의 리프레쉬 카운터의 리세트 회로의 블록도이다.

제7도는 정상모드검출기(32)의 회로도이다.

제8도는 ROR 검출기 회로를 보인 것이다.

제9도는 어드레스 카운터를 도시한 것이다.

제10도는 전체적인 타이밍도이다.

본 발명은 디램의 리프레쉬 카운터에 관한 것으로 특히 리프레쉬용 카운터를 임의의 값으로 세팅시켜 시스템의 리프레쉬 카운터와 동일한 값이 되게 하여 CAS before RAS 리프레쉬와 RAS 온리 리프레쉬를 같이 사용할 수 있게 설계한 DRAM의 리프레쉬에 관한 것이다.

디램(DRAM : Dymamic Random Access Memory)의 메모리셀에서는 캐패시터를 정보 저장용으로 사용하므로 일정시간 후에 리프레쉬를 행하여만 셀의 데이타를 유지할 수 있다.

이러한 디램셀을 리프레쉬 시키는 방법으로 지금까지 사용되는 방법으로서는 /CAS(Columm Address Strobe) 신호는 하이로 일정하게 유지하면서 /RAS(Raw Address Strobe) 신호만 변화시켜서 셀을 리프레쉬 시키는 /RAS 온리 리프레쉬방법(ROR : /Ras Only Refresh 이라 한다)이 있는데, 이 방법은 리프레 동작 중에 어드레스를 외부에서 인가해 주어야 하고, 또 리프레쉬동작 중에는 어드레스 버스를 다른 용도로 사용하지 못하는 불편이 있다.

또한 정상적으로 메모리셀을 억세스하는 동작은 일반적으로 /RAS 신호가 /CAS 신호보다 먼저 변화하므로, 리프레쉬 동작모드라는 것을 인지하게 하기위하여 /RAS 신호 보다 먼저 /CAS 신호를 변화시켜서 리프레쉬 모드로 하여 리프레쉬 동작을 하도록 하는 CBR(/CAS before /RAS Refresh) 리프레쉬 방법이 있는데 이 CBR 리프레쉬 방법은 CRAM 내부에서 어드레스를 발생시키기 위하여 별도의 어드레스 카운터를 가지고 있어야 한다는 불편이 있다.

제1도는 CBR 리프레쉬 검출회로이며 제2도는 리프레쉬 카운터이다.

CBR 리프레쉬 검출회로는 외부신호 /RAS를 입력으로 받는 반전기(인버터) I1과, I1의 출력을 입력으로 하는 I2가 있고 외부신호 /CAS를 입력으로 하는 반전기 I3가 있다. 트랜스미션 게이트 TS1은 PMOS와 NMOS이 병렬로 된 스위치인데, PMOS의 게이트에는 I1의 출력이 NMOS의 게이트에는 I2의 출력이 연결되고, 입력에는 I3의 출력이 연결되며 출력은 I4의 입력으로 연결된다. 리프레쉬모드에서는 리프레쉬는 DRAM 내부에 카운터를 구성하여 그것을 사용하여 어드레스를 발생하고 있다. 반전기 I4 는 I5와 래치를 형성하고 2-입력 NOR 게이트 NR1은 I2의 출력과 I4의 출력을 입력으로 하고, 그 출력은 CBR 신호가 된다.

리프레쉬 카운터는 T-F/F (T형 플립플롭)으로 구성되고 첫단의 클럭은 CBR 신호가 연결되고 나머지는 전단의 출력(QB)을 클럭으로 사용하며 각단의 T-F/F의 출력(Q)은 CBR 리프레쉬 모드가 되면 어드레스 버퍼를 통하여 레프레쉬용 어드레스입력이 된다.

제3도는 제1도의 CBR 리프레쉬 검출회로의 동작 타이밍도인데 CBR 리프레쉬 검출회로의 동작을 제3도를 참조하여 설명하면 다음과 같다.

먼저 외부신호 /RAS 신호가 H (높은 전압상태)이면 I1의 출력은 L (낮은 전압상태)로 되고, /CAS 싱호가 H이면 I3출력은 L로 된다. TS1의 입력이 NMOS 게이트 (I2출력)은 H이고 PMOS게이트 (I1의 입력)은 L로 되어 턴온상태가 되므로 TS1의 출력은 I3의 출력과 동일한 값 L로 되고 I4의 출력은 H가 되어 CBR은 L로 된다.

이 때 CBR 레프레쉬모드가 아닌 경우에는 /CAS 보다 /RAS가 먼저 L로 되므로, I1의 출력은 H, I2의 출력은 L가 되고 TS1은 오프상태가 되고 I4와 I5는 레치를 형성하므로 I4의 출력은 계속 H가 유지되어 CBR 신호는 L로 유지된다.

만약 CBR 리프레쉬 모드인 경우에는 경우 /RAS 보다 /CAS가 먼저 L로 되므로 TS1은 턴온인 상태에서 I3의 출력이 H로 변하고 I4의 출력은 L로 변하여 래치된다. 그 후 RAS가 L되면 TS1은 턴오프되고 I2의 출력이 L로 되므로 CBR신호는 H가 되고 /RAS가 H가 되어 I2가 H될 때까지 H를 유지한다.

다음에 리프레쉬 카운터의 동작은 제4도에 타이밍도에서 알 수 있는 바와 같이, T-F/F은 클럭이 L→H로 변화될 때 출력이 반전되는 F/F이다. 첫 상태는 모든 F/F출력이 L이라고 가정하자. CBR 신호가 L에서 H로 가면 첫단의 T-F/F의 출력은 L→H로 되며 CBR 신호가 H→L→H로 되면 첫단의 출력이 H→L로 된다(그러므로 QB의 신호는 L→H가 된다) 이처럼 CBR 신호가 계속 인가되면 첫단은 계속 L→H→L→H를 반복하게 되며 두번째 단은 첫단의 QB신호를 클럭으로 사용하므로(QB는 H→L→H→L를 반복) QB가 L→H될 때 출력이 L→H로 가게된다. 이처럼 동작하여 리프레쉬 카운터는 리플 카운터로 동작할 수 있게 된다.

이상 설명한 종래의 리프레쉬 방법은 CBR 리프레쉬 방법인 경우 내부의 어드레스 카운터를 외부에서 콘트롤할 수 없으므로 ROR 방법과 병행하여 사용할 수 없고, 또 ROR 방법은 위에서 설명한 바와 같이 리프레쉬 동작 중에는 어드레스버스를 다른 용도로 사용할 수 없다.

본 발명은 목적은 종래기술에서의 불편한 점을 해소하기 위하여 /CAS 신호와 /RAS 신호에 의하여 디램셀의 데이타를 리프레쉬하는 동작을 제어하기 위한 디램의 리프레쉬 콘트롤회로와 방법을 제공라기 위한 것인데, 본 발명의 회로는 CBR 리프레쉬 모드를 검출하여 CBR 신호를 발생하는 CBR 검출기와, ROR 리프레쉬 모드를 검출하여 ROR 신호를 발생하는 ROR 검출기와, CBR 및 ROR 신호를 받아서 계수하는 디램내부의 리프레쉬용 어드레스를 발생하는 어드레스카운터와, 특정신호배열상태가 되면 상기 어드레스카운터의 값을 미리정하여진 값으로 리세트시키는 카운터리세트 회로를 포함하여 이루어진다.

그리고 본 발명의 방법은 CBR 리프레쉬 모드를 검출하여 CBR 신호를 발생하는 CBR 검출기와, ROR 리프레쉬 모드를 검출하여 ROR 신호를 발생하는 ROR 검출기와, CBR 및 ROR 신호를 받아서 계수하는 디램내부의 리프레쉬용 어드레스를 발생하는 어드레스카운터와, 특정신호배열상태가 되면 상기 어드레스카운터의 값을 미리정하여진 값으로 리세트시키는 리세트회로를 포함하여 이루어지는 디램의 리프레쉬 콘트롤 회로를 이용하여 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법으로서, 가) 상기 리세트회로가 연속하여 변화되는 디램의 리프레쉬 방식을 검출하여 특정의 순서로 리프레쉬방식이 변화하면 카운터 리세트신호를 발생하도록하고, 나) 상기 리세트 신호가 발생되면 어드레스 카운터의 값을 미리정하여진 값으로 리세트시킨 후, 어드레스카운터의 값을 1씩 변화시키는 단계를 포함하여 이루어진다.

제5도는 본 발명의 디램의 리프레쉬 콘트롤회로의 구성도인데, /CAS 신호와 /RAS 신호에 의하여 디램셀의 데이타를 리프레쉬하기 위한 디램의 리프레쉬 콘트롤회로가, CBR 리프레쉬 모드를 검출하여 CBR 신호를 발생하는 CBR 검출기(10)와, ROR 리프레쉬 모드를 검출하여 ROR 신호를 발생하는 ROR 검출기(20)와, CBR 및 ROR 신호를 받아서 계수하는 디램내부의 리프레쉬용 어드레스를 발생하는 어드레스카운터(40)와, 특정신호배열상태가 되면 상기 어드레스카운터의 값을 미리정하여진 값으로 리세트시키는 카운터세트회로(30)를 포함하여 이루어지는 것을 보여 준다.

/RAS 신호와 /CAS 신호를 입력으로 받는 CBR 리프레쉬 검출회로(10), ROR 검출회로(20), 리프레쉬 카운터 리세트회로(30)와 리프레쉬 카운터(40)가 CBR 리프레쉬 검출회로(10)의 출력과 ROR 검출회로(20)의 출력을 2입력 OR 게이트 OR1에 입력시켜 이 OR1의 출력을 리프레쉬 카운터(40)의 클럭입력으로 입력하교, 리프레쉬 카운터 리세트회로(30)의 출력을 리프레쉬 카운터의 직접 크리어 단자인 CD (CLEAR DIRECT) 단자에 입력하도록 연결한다.

리프레쉬 카운터의 리세트회로(30)에서 특수한 신호의 조합(예 : CBR 리프레쉬→CBR 리프레쉬→RAS 온리 리프레쉬의 순서)을 감지하여 리세트신호가 발생되면 리프레쉬 카운터회로의 클리어 디렉트(CD) 단자에 신호를 인가하여 카운터를 리세트시켜준다. 이때 임의의 값으로 세트팅시킬 수도 있다. 그후 CBR 리프레쉬 신호 CBR, 또는 RAS 온리 리프레쉬 신호 ROR이 발생하면 리프레쉬 카운터는 1씩 증가된다.

제6도는 리프레쉬 카운터의 리세트 회로의 블록도를 보여주고 있는데, CBR 리프레쉬→CBR 리프레쉬→ROR 리프레쉬로 진행될 때 리프레쉬 카운터가 리세트되도록 구성한 예이며, 이 리세트회로는 다른 방법으로도 구현이 가능하다.

이 리세트회로는 /RAS 신호와 /CAS 신호를 입력으로 받는 CBR 검출기(31), 정상 모드검출기(32), ROR 검출기(33), CD(클리어 디렉트) 단자를 통하여 크리어가 가능한 두개의 제1및 제2T-F/F(34,35), 펄스발생기(36)와 2 입력 OR 게이트 OR 1 및 2입력 AND 게이트인 AD1와 트랜지스터 TR1을 포함하여 이루어진다. CBR 검출기의 CBR 신호를 제1T-F/F의 CK 단자에 연결하고 제1T-F/F의 반전출력 QB 출력신호를 제2T-F/F의 클럭입력으로 연결하며, 제2T-F/F의 정출력 Q 신호를 NMOS TR1을 통하여 펄스 발생기(36)에 연결한다. 그리고 두 T-F/F의 CD 입력에는 ROR 검출기(33)의 출력 ROR 신호와 리세트회로 출력인 CNT_CLR를 입력으로 하는 오아게이트 OR1 출력과 정상모드검출기(32)의 출력을 입력으로 하는 두입력 앤드게이트 AD1의 출력이 연결된다. 제2T-F/F의 출력 Q는 NMOS TR1의 드레인으로 입력되고 NMOS TR1의 게이트는 ROR 신호에 연결되며, 또 소스는 플러스 발생기의 입력에 연결된다.

이 리프레쉬 카운터 리세트 회로(30)의 동작은, 예로 CBR 리프레쉬→CBR 리프레쉬→RAS 온리 리프레쉬의 순서일 경우, 리세트 신호 CNT-CLR가 발생하도록 동작한다. 그러나 다른 방법, 예로서 CBR 리프레쉬→RAS 온리 리프레쉬→CBR 리프레쉬, 또는 정상모드동작→CBR 리프레쉬→정상모드→RAS 온리 리프레쉬→CBR 리프레쉬, 등의 여러가지 다른 방법의 경우에는 리세트시호 CNT-CLR가 발생하지 아니한다. 하지만, 이 리프레쉬 카운터 리세트 회로(30)의 구성을 CBR 리프레쉬→CBR 리프레쉬→RAS 온리 리프레쉬의 순서가 아닌 다른방법, 예로서 CBR 리프레쉬→RAS 온리 리프레쉬→CBR 리프레쉬, 또는 정상모그동작→CBR 리프레쉬→정상모드→RAS 온리 리프레쉬→CBR 리프레쉬, 등의 여러가지 다른 방법의 경우에 리세트 신호 CNT-CLR가 발생하게 구성할 수도 있다.

리프레쉬 카운터 리세트 회로(30)의 동작을 CBR 리프레쉬 검출기에서 CBR 리프레쉬가 검출되면 CBR 신호는 L→H→L의 펄스를 출력하게 되고, 이 신호는 제1T-F/F의 클럭으로 입력된다. 정상모드 검출기 회로는 H→L→H 신호로 T-F/F들을 클리어 시켜주는 역할을 한다. 처음 CBR 리프레쉬 모드가 되면 CBR 신호가 발생하여 제1T-F/F 출력 QB를 L→H로 만든다. 이때 제2T-F/F의 출력 Q가 L→H로 되고 /RAS 온리 리프레쉬 신호가 발생 (L→H→L) NMOS TR1을 온시켜 제T-F/F의 출력을 펄스 발생기로 전달해 준다. 펄스 발생기는 라이징에지 검출기로서 입력이 L→H로 변하면 H→L→H의 출력을 발생시켜준다. CNT-CLR가 하이일때 NM이 하이가 되면 2개의 T-F/F을 모두 리세트시켜준다.

제7도는 정상모드검출기(32)의 회로도이다. 정상모드검출기(32)는 CBR 리프레쉬와는 달리 /RAS가 H→L로 된 후 /CAS가 H→L로 되는 경우이며, 외부신호 /RAS는 인버터 I 11, I 12, I 13를 지나 난드레이트 ND1으로 입력되며 외부신호 /CAS는 인버터 I 14, TS2, I 15를 지나 ND1에 입력된다. 트랜스미션 게이드 TS2의 PMOS 게이트에는 I 11의 출력이, NMOS 게이트에는 I 12의 출력이 입력된다. ND1은 I 13와 I 15의 출력이 입력되고 출력은 I 17을 거쳐 ND2로 입력된다. ND2는 I 17과 I 14의 출력을 입력으로 하고 출력은 I 18의 입력이 되며, I 18의 출력은 신호 NM 된다.

정상모드검출기의 동작은 /RAS 및 /CAS가 H 이면 I 11과 I 13의 출력은 L이고 I 12의 출력은 H이므로 ND1의 출력이 H이고 I 17의 출력은 L이므로 ND2는 H NM은 'L이다. 이때 I 11의 출력이 L이고 I 12가 H이므로 TS2는 온되어 있다. TS2가 온이므로 /CAS가 H이면 I 14는 L I 15는 H이고 /CAS가 L이면 I 14는 H I 15는 L이다. 즉 /RAS가 'H일 때 I 15는 /CAS의 값과 동일하다. /CAS가 H이므로 ND1은 H이고 I 17은 L로 되며 ND2의 출력은 H로 유지되고 NM은 L가 되어 있다.

이 때 /RAS가 H에서 L로 되면 I 11의 I 13의 출력은 H가 되고 I 12는 L로 되면 TS2는 오프되고 ND1은 I 15의 값에 따라 출력이 정해진다. I 15의 출력은 /CAS가 H였으므로 I 15가 H이고 ND1은 'H에서 L로 변한다. ND1의 L로 변하면 I 17은 H가 되고, /CAS가 H이므로 I 14가 L로 되어 ND2의 출력은 H로 유지되고 있으며 변화지 않는다. 그후 /CAS가 'H→L로 되면 (정상모드) I 14가 H로 변하고 이때 ND2가 L로 변하여 NM은 H가 되어 정상모드를 검출한다.

다음에 /CAS와 /RAS가 H로 되면 ND2는 L에서 H로 변하고 NM은 L로 된다.

/CAS가 /RAS 보다 먼저 L로 되면 I 15의 출력은 L로 변하고 ND1의 H로 변하며 I 17은 L로 되고, /CAS가 L이므로 I 14가 H로 되어 ND2의 출력은 H로 유지되어 있으며 변화지 않는다. 따라서 /CAS가 /RAS 보다 먼저 L'로 되면 (즉 CBR 모드) ND2는 H로 유지되어 NM은 L로 된다.

그리고 /CAS가 계속 H로 유지되면(ROR 모드) 역시 ND2의 출력은 H로 유지되고 H로 유지되어 I 18에서 반전된 NM은 L로 된다.

제8도는 ROR 검출기 회로를 보인 것이다. /RAS 온리 리프레쉬의 경우에는 /RASR가 H→L→H될 동안 /CAS는 계속 H를 유지할 때이며 ROR 신호의 검출은 /RAS가 L→H로 될때 펄스를 출력하게 되어있다. /RAS 신호는 ND11, NR11, ND14, DL4의 입력으로 연결되고 /CAS 신호는 ND11, NR11의 입력으로 연결된다. ND12는 ND11의 출력과 DL1의 출력을 입력으로 하고 출력은 TR2의 게이트에 연결된다.

NMOS TR2의 게이트는 ND12의 출력이 연결되고 드레인은 NR1의 출력에, 소스는 DL1의 입력에 연결되며, DL1의 출력은 I 12의 입력과 ND12의 입력으로 연결된다. I 12의 출력은 ND13의 입력으로 바로 연결되기도 하고 DL2에 입력되고 DL2 및 DL3를 거쳐 ND13에 연결된다. ND13의 출력은 NR12에 연결된다. DL4는 /RAS 신호를 입력으로 하며, 그 출력은 I 22에 연결되고 I 22의 출력은 ND14의 입력으로 사용된다. ND14는 /RAS신호와 I 22의 출력을 입력으로 하고 그 출력은 NR12의 입력이 된다. NR12는 ND13과 ND14의 출력을 입력으로 하고 그 출력은 ROR 신호가 된다.

ROR 검출기의 동작은 /CAS는 계속 H를 유지하고 /RAS만 H→L→H로 변하는 경우이므로, ND11은 /RAS와 /CAS가 모두 H일 경우 L로 되고 NR11은 /RAS,/CAS가 모두 L일 경우만 H이고 나머지는 L이다.

처음 /RAS, /CAS가 모두 H이면 ND11이 'L가 되고 ND12는 H가 되어 TR2는 이온이 된다. /RAS, /CAS가 모두 H이므로 NR11은 L로 되고 TR2가 온이므로 DL1의 출력은 L로 되고 I 12은 H가 되고 DL2와 DL3의 지연시간 후 ND3는 L로 된다. /RAS가 H일때 I 22가 L 이므로 ND14는 H가 되고 NR12의 출력 ROR은 L로 된다.

그 후 /CAS가 H를 유지하면 NR11은 계속 L이므로 ND13은 L로 유지되고 /RAS가 H→L로 되면 ND11은 H가 되나 DL1이 L이므로 ND12는 H를 유지하고, DL14는 H→L로 되고 I 22는 H가 된다. 그러나 /RAS가 L이므로 ND14는 H를 유지한다. 이 때 /RAS가 다시 L→H로 되면 ND14의 입력이 모두 H가 되므로 ND14는 L로 되고 NR2의 입력이 모두 L로 되어 ROR은 H가 된다. DL4의 지연후 I 22가 L로 되면 ND14는 H가 되고 ROR은 L로 된다. (/RAS 온리 리프레쉬경우) 그러나 /RAS가 L일 경우 /CAS가 L로 되면 NR11이 H가 되어 DL1의 출력이 H가 되고 ND12가 L가 되고 TR2은 오프가 된다. DL1이 H이므로 I12은 L가 되고 ND13은 H가 되어 ND14의 /RAS가 L→H로 되어 변화가 있어도 NR2의 출력인 ROR은 계속 L을 유지한다.

제9도는 어드레스 카운터를 도시한 것이다.

이 어드레스카운터는 종래의 어드레스카운터에 비하여 크리어 단자들이 마련된 플립플롭을 사용하고 처음단의 플립플롭에 입력되는 클럭신호를 CBR, ROR, 또는 기타의 리프레쉬 모드 신호를 오아 게이트를 통하여 받도록 구성한 것이다.

이 어드레스카운터의 동작은 입력되는 CBR, ROR, 또는 기타의 리프레쉬 모드신호가 하나씩 입력될 때마다 1씩 그 값을 증가시키고, CD 단자에 클리어 신호가 들어오면 플립플롭의 값을 모두 리세트시킨다.

이상 설명한 구체적인 회로 구성은 CBR 리프레쉬 검출회로, /RAS 온리 리프레쉬 검출회로, 리프레쉬 카운트 리세트검출회로, 등 여러가지로 회로구성을 달리하면 서로 동일한 동작특성을 낼 수 있는 회로들이 많이 있으나 1가지 예씩 만들어 설명한 것이다.

제10도는 전체적인 타이밍도이다.

/RAS가 H에서 L로 되고 이어서 /CAS가 H에서 L로 되면 이는 정상적인 메모리 리드/라이트 동작이므로 정상동작 검출기에서 검출되어 신호 NM 신호가 발생되어 리세트회로의 제1 및 제2플립플롭을 리세트시킨다. 다음에 /CAS가 /RAS보다 먼저 로우로 되는 CBR 모드가 1회 발생하면 제1플립플롭의 QB 단자가 로우로 되고, 이어서 CBR 모드가 2번째 발생하면 제1플립플롭의 QB 단자가 로우에서 하이로 변하며 이때 제2플립플롭의 Q단자가 하이로 된다. 다음에 연달아서 ROR 모드가 발생되면 CNT_CLR 신호가 발생되어 어드레스카운터를 크리어 시킨다.

즉, CBR 리프레쉬 검출기에서 CBR 리프레쉬가 검출되면 CBR신호는 L→H→L의 펄스를 출력하게 되고, 이 신호는 제1T-F/F의 클럭으로 입력된다. 처음 CBR 리프레쉬 모드가 되면 CBR 신호가 발생하여 제1T-F/F출력 QB를 L→H로 만들고 두번째 CBR 리프레쉬 모드가 되면 제2T-F/F의 출력 Q가 L→H로 되고, 이어서 /RAS 온리 리프레쉬 신호가 발생(L→H→L)하여 NMOS TR1을 온시켜 제2T-F/F의 출력을 펄스 발생기로 전달해 준다. 펄스 발생기는 입력이 L→H로 변하면 H→L→H의 출력을 발생시켜준다. 그래서 CNT-CLR 펄스가 나와서 카운터를 리세트시켜준다.

본 발명의 디램의 리프레쉬 콘트롤회로를 이용하면, 디램 /RAS 온리 리프레쉬, CBR 리프레쉬, 히든 리프레쉬등 여러방법을 사용할 수 있으나, /RAS 온리 리프레쉬는 외부에서 리프레쉬 어드레스를 인가해 주어야 하고, CBR과 히든 리프레쉬는 내부의 리프레쉬 카운터를 이용하여, 내부의 카운터 리프레쉬 카운터는 외부에서 임의의 값(set or reset포함)으로 해줄 수 없는 문제점을 해소할 수 있다. 리프레쉬 카운터를 리세트 시켜주는 기능과 /RAS 온리 리프레쉬때도 리프레쉬 카운터를 증가시켜주는 기능을 가지므로 리프레쉬 카운터를 리세트할 때 시스템의 리프레쉬 어드레스도 리세트시킨 후, 모든 리프레쉬 어드레스를 1씩을 증가시켜주면, /RAS 온리 리프레쉬와 다른 리프레쉬방법을 혼용하여 사용할 수 있다.

Claims

/CAS 신호와 /RAS 신호에 의하여 디램셀의 데이타를 리프레쉬하기 위한 디램의 리프레쉬 콘트롤회로에 있어서, CBR 리프레쉬 모드를 검출하여 CBR 신호를 발생하는 CBR 검출기와, ROR 리프레쉬 모드를 검출하여 ROR 신호를 발생하는 ROR 검출기와, 상기 CBR 검출기와 상기 ROR 검출기로부터 CBR 및 ROR 신호를 받아서 계수하는 디램내부의 리프레쉬용 어드레스를 발생하는 어드레스카운터와, /CAS 신호 및 /RAS 신호가 특정신호배열상태가 되면 상기 어드레스카운터의 값을 미리 정하여진 값으로 리세트시키는 카운터리세트회로를 포함하여 이루어지는 디램의 리프레쉬 콘트롤 회로.
제1항에 있어서, 상기 CBR 검출기는, 외부신호 /RAS를 입력으로 받는 반전기(인버터) I1과 I 1의 출력을 입력으로 하는 I 2와, 외부신호 /CAS를 입력으로 하는 반전기 I 3와, I 2의 출력과 I 3의 출력을 받는 트랜스미션 게이트 TS1와, 트랜스미션게이트의 출력을 받는 래치 I 4 및 I 5와, 상기 래치 I 4 및 I 5의 출력과 I 2의 출력을 입력으로 받는 2-입력 NOR 게이트 NR1을 포함하여 이루어지는 것이 특징인 디램의 리프레쉬 콘트롤 회로.
제1항에 있어서, 상기 ROR 검출기는, /RAS 신호는 ND11, NR11, ND14, DL4의 입력으로 연결되고, /CAS 신호는 ND11, NR11의 입력으로 연결되며, ND12는 ND11의 출력과 DL1의 출력을 입력으로 하고 그 출력은 TR2의 게이트에 연결되며, NMOS TR2의 게이트는 ND12의 출력에 연결되고 그 드레인은 NR1의 출력에 그리고 그 소스는 DL1의 입력에 연결되며, DL1의 출력은 1 21의 입력과 ND12의 입력으로 연결되고, I 21의 출력은 ND13의 입력으로 바로 연결되는 동시에 DL2에 입력되고 DL2 및 DL3를 거쳐 ND13에 연결되며, ND13의 출력은 NR12에 연결되고, DL4는 /RAS 신호를 입력으로 하며 그 출력은 I 22에 연결되고 I 22의 출력은 ND14의 입력으로 연결되고, ND14는 /RAS신호와 I 22의 출력을 입력하고 하고 그 출력은 NR12의 입력에 연결되며, NR12는 ND13와 ND14의 출력을 입력으로 하고 그 출력은 ROR 신호가 되게 구성한 것이 특징인 디램의 리프레쉬 콘트롤 회로.
제1항에 있어서, 상기 어드레스카운터는, 크리어 단자들이 마련된 플립플롭을 다수개 직렬로 연결하고, 처음단의 플립플롭에 입력되는 클럭신호를 CBR, ROR, 및 기타의 리프레쉬 모드 신호를 오아게이트를 통하여 받고, 크리어 단자에는 상기 카운터 리세트회로의 리세트신호인 CNT_CLR을 연결하여 된 것이 특징인 디램의 리프레쉬 콘트롤 회로.
제1항에 있어서, 상기 카운터리세트회로는, /RAS 신호와 /CAS 신호를 입력으로 받는 CBR 검출기(31), 정상모드검출기(32), ROR 검출기(33), CD(클리어 디렉트)단자를 통하여 크리어가 가능한 두개의 제1 및 제2T-F/F(34, 35), 펄스발생기(36)와 2 입력 OR 게이트 OR1 및 2 입력 AND 게이트인 AD1과 트랜지스터 TR1을 포함하는데, CBR 검출기의 CBR 신호를 제1T-F/F의 CK 단자에 연결하고, 제1R-F/F의 반전 출력QB 출력신호를 제2 T-F/F의 클럭입력으로 연결하며, 제2T-F/F의 정출력 Q 신호를 NMOS TR1을 통하여 펄스 발생기(36)에 연결하고, 두 T-F/F의 CD 입력에는 ROR 검출기(33)의 출력 ROR 신호와 리세트회로 출력인 CNT_CLR를 입력으로 하는 오아 게이트 OR1 출력과 정상모드검출기(32)의 출력을 입력으로 하는 두입력 앤드게이트 AD1의 출력이 연결되고, 제2T-F/F의 출력 Q는 NMOS TR1의 드레인으로 입력되고 NMOS TR1의 게이트는 ROR 신호에 연결되며, 또 소스는 플스발생기의 입력에 연결되어서 구성되는 것이 특징인 디램의 리프레쉬 콘트롤 회로.
제5항에 있어서, 상기 정상모드검출기는, /RAS는 인버터 I 11, I 12, I 13를 지나 낸드게이트 ND1으로 입력되고, /CAS는 인버터 I 14, TS, I 15를 지나 ND1에 입력되며, 트랜스미션 게이드 TS2의 PMOS 게이트에는 I 11의 출력이 NMOS 게이트에는 I 12의 출력이 연결되고, ND1의 입력에는 I 13와 I 15의 출력이 입력되고 그 출력은 I 17을 거쳐 ND2의 입력에 연결되며, ND2는 I 17과 I 14의 출력을 입력으로 하고 그 출력은 I 18의 입력이 되며, I 18의 출력은 신호 정상모드검출신호 NM이 되도록 구성된 디램의 리프레쉬 콘트롤 회로.
제5항에 있어서, 상기 CBR 검출기는, 외부신호 /RAS를 입력으로 받는 반전기(인버터) I 1과, I 1의 출력을 입력으로 하는 I2와, 외부신호 /CAS를 입력으로 하는 반전기 I 3라, I 2의 출력과 I 3의 출력을 받는 트랜스미션 게이트 TS1와, 트랜스미션게이트의 출력을 받는 래치 I 4 및 I 5와, 상기 래치 I 4 및 I 5의 출력과 I 2의 출력을 입력으로 받는 2-입력 NOR 게이트 NR1을 포함하여 이루어지는 것이 특징인 디램의 리프레쉬 콘트롤 회로.
제5항에 있어서, 상기 ROR 검출기는, /RAS 신호는 ND11, NR11, ND14의 입력으로 연결되고, /CAS 신호는 ND11, NR11의 입력으로 연결되며, ND12는 ND11의 출력과 DL1의 출력을 입력으로 하고 그 출력은 TR2의 게이트에 연결되며, NMOS TR2의 게이트는 ND12의 출력에 연결되고 그 드레인은 NR1의 출력에 그리고 그 소스는 DL1의 입력에 연결되며, DL1의 출력은 I 21의 입력과 ND12의 입력으로 연결되고, I 21의 출력은 ND13의 입력으로 바로 연결되는 동시에 DL2에 입력되고 DL2 및 DL3을 거쳐 ND13에 연결되며, ND13의 출력은 NR12에 연결되고, DL4는 /RAS 신호를 입력으로 하며 그 출력은 I 22에 연결되고 I 22의 출력은 ND14의 입력으로 연결되고, ND14는 /RAS 신호와 I 22의 출력을 입력으로 하고 그 출력은 NR12의 입력에 연결되며, NR12는 ND13와 ND14의 출력을 입력으로 하고 그 출력은 ROR 신호가 되게 구성한 것이 특징인 디램의 리프레쉬 콘트롤 회로.
CBR 리프레쉬 모드를 검출하여 CBR 신호를 발생하는 CBR 검출기와, ROR 리프레쉬 모드를 검출하여 ROR 신호를 발생하는 ROR 검출기와, CBR 및 ROR 신호를 받아서 계수하는 디램내부의 리프레쉬용 어드레스를 발생하는 어드레스카운터와, 특정신호배열상태가 되면 상기 어드레스카운터의 값을 미리정하여진 값으로 리세트시키는 리세트회로를 포함하여 이루어지는 디램의 리프레쉬 콘트롤 회로를 이용하여 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법에 있어서, 가) 상기 리세트회로가 연속하여 변화되는 디램의 리프레쉬 방식을 검출하여 특정의 순서로 리프레쉬방식이 변화하면 카운터 리세트신호를 발생하도록 하고, 나) 상기 리세트 신호가 발생되면 어드레스 카운터의 값을 미리정하여진 값으로 리세트시킨 후, 어드레스카운터의 값을 1씩 변화시키는 것이 특징인 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 나)단계에서 미리 정한 값은 "0"으로 하고 어드레스 카운터의 값을 1씩 증가시키는 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 나)단계에서 미리 정한 값은 "0"으로 하고 어드레스 카운터의 값을 1씩 감소시키는 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 나)단계에서 미리 정한 값은 "0"이 아닌 일정한 값으로 하고 어드레스 카운터의 값을 1씩 증가시키는 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 나)단계에서 미리 정한 값은 "0"이 아닌 일정한 값으로 하고 어드레스 카운터의 값을 1씩 감소시키는 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 가)단계에서 특정의 순서는 CBR 리프레쉬 모드가 된 다음, 다시 CBR 리프레쉬 모드가 되고, 이어서 ROR 리프레쉬 모드가 되는 순서이면 카운터 리세트 신호를 발생하는 것이 특징인 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 가)단계에서 특정의 순서는 CBR 리프레쉬 모드가 된 다음, ROR 리프레쉬 모드가 되고, 다시 CBR 리프레쉬 모드가 되는 순서이면 카운터 리세트 신호를 발생하는 것이 특징인 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 가)단계에서 특정의 순서는 먼저 ROR 리프레쉬 모드가 된 후 CBR 리프레쉬 모드가 되고, 이어서 ROR 리프레쉬 모드가 되는 순서이면 카운터 리세트 신호를 발생하는 것이 특징인 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.
제9항에 있어서, 상기 가)단계에서 특정의 순서는 먼저 ROR 리프레쉬 모드가 된 후 CBR 리프레쉬 모드가 되고 이어서 CBR 리프레쉬 모드가 되는 순서이면 카운터 리세트 신호를 발생하는 것이 특징인 디램셀의 데이타 리프레쉬 동작을 콘트롤하는 방법.