KR100855578B1 - 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 - Google Patents

반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 Download PDF

Info

Publication number
KR100855578B1
KR100855578B1 KR1020070041735A KR20070041735A KR100855578B1 KR 100855578 B1 KR100855578 B1 KR 100855578B1 KR 1020070041735 A KR1020070041735 A KR 1020070041735A KR 20070041735 A KR20070041735 A KR 20070041735A KR 100855578 B1 KR100855578 B1 KR 100855578B1
Authority
KR
South Korea
Prior art keywords
refresh
temperature
memory device
semiconductor memory
refresh command
Prior art date
Application number
KR1020070041735A
Other languages
English (en)
Inventor
노광숙
서영훈
최종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070041735A priority Critical patent/KR100855578B1/ko
Priority to US12/111,468 priority patent/US7843752B2/en
Application granted granted Critical
Publication of KR100855578B1 publication Critical patent/KR100855578B1/ko
Priority to US12/941,500 priority patent/US8218137B2/en
Priority to US13/471,592 priority patent/US8537633B2/en
Priority to US14/017,080 priority patent/US8675438B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

본 발명은 반도체 메모리 소자의 리프레시 회로 및 리프레시 방법에 관한 것으로, 본 발명에 따른 반도체 메모리 소자의 리프레시 회로는 상기 반도체 메모리 소자의 내부온도 측정을 통한 온도정보를 출력하는 온도감지부와; 특정주기마다 반복적으로 입력되는 외부 리프레시 명령어의 입력횟수를 카운팅하여 횟수정보를 출력하는 카운팅부와; 상기 외부 리프레시 명령어에 응답하여 내부 리프레시 명령어를 발생하되, 상기 내부 리프레시 명령어의 발생여부를 상기 온도 감지부로부터 입력받은 온도정보 및 상기 카운팅부로부터 입력받은 상기 횟수정보에 의존하여 결정하는 제어부를 구비한다. 본 발명에 따르면, 반도체 메모리 소자의 불필요한 전류소모를 감소시키고, 반도체 메모리 소자의 일반동작 수행 시, 효율성을 증대시킬 수 있다.
Figure R1020070041735
리프레시 주기, 온도센서, 리프레시 명령어, 반도체 메모리 소자

Description

반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시 주기 제어방법 {Circuit and method for refresh period control in semiconductor memory device}
도 1은 반도체 메모리 장치의 내부온도에 따른 리프레시 주기와 누설전류에 관한 그래프이고,
도 2는 종래기술에 따른 반도체 메모리 장치의 리프레시 주기 제어회로의 블록도이고,
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치 내부 리프레시 주기 제어회로의 블록도이고,
도 4는 도 3의 리프레시 주기 제어회로 제어부의 구체 블록도이고,
도 5는 도 3의 내부 리프레시 명령어의 동작 타이밍도이고,
도 6은 도 3의 동작 순서도이고,
도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치 내부 리프레시 주기 제어회로의 블록도이고,
도 8은 도 7의 리프레시 명령어 생성부의 내부 구조도이고,
도 9는 도 7의 리프레시 명령어 선택부의 내부 구조도이다.
*도면의 주요부분들에 대한 참조 부호들의 설명*
100: 리프레시 주기 제어회로 120: 온도 감지부
140: 카운팅부 160: 제어부
ERC: 외부 리프레시 명령어 Tmp: 측정온도
ERCN: 외부 리프레시 명령어 무시횟수
IRC: 내부 리프레시 명령어
본 발명은 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시 주기 제어방법에 관한 것으로, 더욱 구체적으로는 상기 반도체 메모리 소자의 불필요한 전류소모를 감소시키고, 상기 반도체 메모리 소자의 동작수행 시, 효율성을 증대시키는 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시 주기 제어방법에 관한 것이다.
일반적으로 디램(Dynamic RAM)은 데이터를 기록하는 단위 기억소자로서 메모리 셀에 "1" (또는 " 하이(high)" )의 데이터(data)를 저장할 때는 메모리 셀에 고전위를 인가하여 가두어 두고, " 0" (또는 " 로우(low)" )의 데이터를 저장할 경우에는 메모리 셀에 저전위를 인가하여 가두어 둠으로써 데이터를 기록한다.
이 때, 상기 메모리 셀의 캐패시터가 이상적인 경우라면 캐패시터의 연결 단 자의 전위를 변화시키지 않는 한 축적된 전하가 항상 유지되어야 하지만, 실제의 캐패시터는 시간이 흐르면서 저장하고 있던 전하가 누설전류(leakage current)의 형태로 유실되어 기록된 데이터가 " 1" 인지 " 0" 인지를 구분할 수 없게 되는 특성을 가진다.
따라서 데이터를 계속적으로 유지하기 위해서는 반드시 상기 메모리 셀에 저장된 데이터를 주기적으로 감지(sensing)하여 증폭(amplify)하고, 또한 상기 메모리 셀에 다시 저장하는 과정(restore)이 필수적으로 이루어져야 한다. 이러한 일련의 과정들을 리프레시(refresh)라고 한다.
디램을 포함한 반도체 메모리 소자의 리프레시 동작은 그 수행방법에 따라 라스 온리 리프레시, 씨비알 리프레시, 히든 리프레시 등으로 구별된다.
외부에서 행 주소 스트로브(row address strobe: 이하 "/RAS" 라 함)신호와 리프레시를 수행할 행 주소(row address)를 인가하여 행 주소에 의해 선택된 워드라인(word line)을 상승시킨다. 이 워드라인에 연결된 모든 메모리 셀들의 데이터가 감지 증폭기(sense amplifier)에 의해 증폭되어 다시 쓰여지고, 그 후에 워드라인을 하강시키는 것을 한 사이클(cycle)로 하는 리프레시 방법을 라스 온리 리프레시(RAS only refresh)라고 한다. 이 경우는 디램의 전체 메모리 셀을 리프레시하기 위해서 외부에서 모든 행 주소를 입력해야 하는 불편이 있다.
이러한 불편을 해소한 것이 씨비알 리프레시(CBR refresh: CAS before RAS refresh 혹은 auto-refresh)이다. 이 씨비알 리프레시는 내부의 " 감지-증폭-재저장" 의 동작은 전술한 라스 온리 리프레시와 동일하나, 외부에서 행 주소를 입력시 킬 필요없이 내부에서 행 주소를 순차적으로 발생시키는 방식이다. 따라서 디램의 사용자는 리프레시가 필요한 행 주소(row address)를 기억하여 입력해야 하는 불편이 해소되었다.
그리고 이와 유사한 방식으로 히든 리프레시(hidden refresh)라는 방법도 있다. 이 히든 리프레시는 외부에서 볼 때에는 리프레시 동작을 수행하는 것 같지 않게 숨겨서 리프레시를 수행한다는 의미인데, 열 주소 스트로브(column address strobe: 이하 "/CAS" 라 함)신호가 액티브(active)된 동안에 /RAS를 토글(toggle)하여 씨비알 리프레시를 수행하는 것이다.
또한 디램을 일정시간 사용할 필요가 없는 경우에 디램은 아무 동작도 하지 않고 기다리고 있게 되는데, 이 경우에도 리프레시 동작은 필요하다. 이 경우를 위해서 외부에서 아무런 명령이 들어오지 않아도 디램 내부에서 시간을 계산하여 필요한 시간 간격마다 리프레시 동작을 수행하는 방식을 셀프 리프레시(self refresh)라고 한다.
한편, 이러한 리프레시 동작은 캐패시터에 축적된 신호 전하가 누설 전류에 의해 유실되어 " 1" 또는 " 0" 으로 판별하는 것이 불가능해지기 전에 수행하여야 하고, 이 시간을 리프레시 주기(refresh period)라고 한다.
디램을 포함한 반도체 메모리 장치에 있어서 리프레시 동작은 반드시 필요하지만, 사용자의 입장에서는 많은 전류를 소모하고 상기 리프레시 동작의 수행 중에는 일반 동작의 수행이 방해 받으므로 빈번한 리프레시 동작은 효율적이지 않다고 할 수 있다. 따라서 메모리 셀에서 데이터가 지속될 수 있는 시간인 리프레시 주기 를 길게 하는 데에 많은 노력이 진행되고 있다.
시스템의 입장에서 디램의 리프레시 동작을 수행하는 데 있어서 동작시간의 표준으로 삼고 있는 것은 리프레시 간격(refresh interval)이다. 리프레시 간격은 위에서 기술한 리프레시 주기를 전체 메모리 셀을 리프레시 하기 위한 라스 사이클(RAS cycle)의 수인 리프레시 사이클 횟수(number of refresh cycle)로 나눈 것이다.
리프레시 간격은 사용자가 디램을 리프레시 하려 할 때의 리프레시 명령을 인가해야 하는 최대한의 시간 간격을 의미한다. 디램의 리프레시 간격은 16K-bit 디램에서 2msec/128cycle(2msec의 리프레시 주기를 128 사이클로 나눈 수. 약 15.6μsec)를 사용한 이래 15.6μsec의 규격이 표준화되어 왔다. 이후 256M-bit 디램부터는 7.8μsec으로 표준이 바뀌어 가는 추세이다.
디램을 포함한 반도체 메모리 소자는 최소한 리프레시 간격마다 한 번씩은 리프레시 동작을 수행하여야만 데이터가 유실되는 것을 방지할 수 있다. 상기 반도체 메모리 소자의 입장에서는 전체 메모리 셀을 다 리프레시 해주어야 하는 시간의 최소값인 리프레시 주기(또는 리프레시 시간이라고도 함)를 얼마나 길게 할 수 있느냐가 중요한 문제이다. 이 시간은 메모리 셀에 데이터가 저장되어 그 정보를 잃어버리지 않는 시간인 데이터 유지시간(data retension time)과 긴밀하게 연관되어 있다.
상술한 바와 같이 메모리 셀의 데이터가 유실되는 가장 큰 원인은 누설전류이다. 이 누설전류는 일반적으로 메모리 셀 트랜지스터(memory cell transistor)라 고 불리는, 메모리 셀의 데이터 저장 단자와 비트라인 사이를 연결하는 스위치(switch) 역할을 하는 트랜지스터(액세스 트랜지스터라고도 함.)의 p-n접합(p-n junction)이나 채널(channel)을 통하여 흐른다.
이 전류는 동작전압과 동작 온도에 따라서 변하는데, 특히 동작 온도에 따라서는 10도 변화에 대하여 약 2배씩 변화하는 것으로 알려져 있다. 따라서 디램의 데이터 유지시간은 온도와 동작 전압에 따라서 큰 폭으로 변화한다. 리프레시 주기는 디램이 동작하는 최악의 조건에서도 데이터가 상실되지 않도록 가장 나쁜 동작 조건에서의 데이터 유지 시간으로 정해진다.
하지만 항상 이러한 최악의 조건에서만 디램이 사용되는 것은 아니므로 통상적으로 사용하는 실제 시스템에서는 데이터가 충분히 그 값을 유지하고 있는데도 다시 리프레시를 수행함으로써, 여분의 전력을 소모하고 데이터를 기록하고 읽어내는 일반동작을 하지 못하는 시간이 늘어나는 이중의 낭비가 발생하게 된다.
따라서 디램등과 같은 반도체 메모리 소자는 메모리 셀에 저장되어 있는 데이터를 안정적으로 유지시키기 위해 구비된 모든 메모리 셀을 순차적으로 리프레시 동작을 수행하고 있다.
메모리 셀에 데이터를 보전하기 위해서 수행하는 리프레시 동작의 주기는 메모리 장치의 구조나 제조공정 조건과 같은 요인에 의해 조금씩 변화할 수 있지만, 온도에 의해서 변화하는 특성을 가지고 있다.
도 1은 반도체 메모리 소자의 내부온도에 따른 누설전류와 리프레시 주기에 관한 그래프이다. 그래프(G11)는 상기 내부온도에 따른 누설전류 변화를 나타내는 그래프이고, 그래프(G13)는 상기 내부온도에 따른 리프레시 주기의 변화를 나타내는 그래프이다.
도 1에 도시된 바와 같이, 상기 내부온도에 따른 누설전류 변화를 나타내는 그래프(G11)를 살펴보면, X축으로 값을 가지는 상기 반도체 메모리 소자의 내부온도가 점점 증가함에 따라 Y축으로 값을 가지는 상기 반도체 메모리 소자의 누설전류가 증가하는 것을 알 수 있다. 특히, 상기 내부온도가 5.97℃ 일 때 25uA 의 전류가 누설되고, 33℃ 일 때 50uA 의 전류가 누설되는 상기 반도체 메모리 소자가 65℃ 이후부터는 급격하게 누설전류가 많아져 상기 내부온도가 122℃ 일 때 900uA의 전류가 누설됨을 알 수 있다.
이와 반대로, 상기 내부온도에 따른 리프레시 주기의 변화를 나타내는 그래프(G13)를 살펴보면 다음과 같다. X축으로 값을 가지는 상기 반도체 메모리 소자의 내부온도가 점점 증가할수록 Y축으로 값을 가지는 상기 반도체 메모리 소자의 리프레시 주기는 점점 감소하는 것을 알 수 있다. 특히, 상기 내부온도가 5.97℃ 일 때 3sec의 리프레시 주기를 갖는 상기 반도체 메모리 소자는 25℃일 때 1.5sec의 리프레시 주기를 가지면서 점점 감소하여 상기 내부온도가 122℃ 일 때 80ms의 리프레시 주기를 갖는다.
즉, 상기 반도체 메모리 소자는 내부온도가 증가함에 따라 누설전류 또한 비례하고, 리프레시 주기는 반비례함을 알 수 있다. 따라서 반도체 메모리 소자는 동작 시 내부온도가 높아질수록 리프레시 주기는 더 짧아져야 한다.
하지만 반도체 메모리 장치의 리프레시 동작 주기를 설계하는 데 있어서, 일 반적인 상온에 맞는 리프레시 동작 주기로 설계되었다면 온도가 높아질수록 리프레시 동작이 수행되기 전에 메모리 장치의 단위 메모리 셀에 저장된 데이터가 손실될 우려가 있다. 그러므로 반도체 메모리 소자의 리프레시 주기를 설계하는 데 있어서는 반도체 메모리 소자가 동작할 수 있는 최대 온도에서 필요한 리프레시 주기를 기준으로 설계를 하게 된다.
이렇게 설계하게 되면, 반도체 메모리 소자가 실제 주로 동작하게 되는 상온에서는 필요이상으로 자주 리프레시 동작을 수행하게 되고, 불필요한 전류를 소모하게 되는 셈이다.
따라서 이를 해결하기 위해 상기 반도체 메모리 소자의 내부온도를 감지하여 상기 감지된 내부온도에 따라 리프레시 주기를 조절하는 반도체 메모리 장치가 제안되었다.
도 2는 종래기술에 따른 반도체 메모리 소자의 리프레시 회로의 블록도이다.
도 2에 도시된 바와 같이, 상기 반도체 메모리 소자의 리프레시 회로는 반도체 메모리 소자 중 디램(10)과 디램 컨트롤러(14)를 구비한다.
상기 디램(10)은 리프레시 동작수행을 위해 온도센서(12)를 내부에 구비한다.
상기 온도센서(12)는, 상기 디램(10)의 내부온도를 감지하여 감지한 온도정보(Tmp)를 외부에 구비된 상기 디램 컨트롤러(14)로 출력한다.
상기 디램 컨트롤러(14)는, 상기 온도센서(12)로부터 입력받은 상기 온도정보(Tmp)를 통해 상기 디램(10)의 내부온도에 따른 리프레시 주기를 결정하고, 상기 결정된 주기를 갖는 리프레시 명령어(CMD)를 상기 디램(10)으로 출력한다.
상술한 바와 같이, 종래기술에 따른 반도체 메모리 소자의 리프레시 회로는 전용 컨트롤러가 반도체 메모리 소자 외부에 구비되어 있으므로 상기 전용 컨트롤러를 위한 면적이 따로 필요할 뿐만 아니라 그에 따른 공정의 번거로움과 리프레시 동작의 지연이 발생한다.
따라서 본 발명의 목적은 상술한 바와 같은 종래기술의 문제점을 극복할 수 있는 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시 주기 제어방법을 제공하는 데 있다.
본 발명의 다른 목적은 반도체 메모리 소자의 불필요한 전류소모를 감소시키기 위한 반도체 메모리 소자의 리프레시 주기 제어회로를 제공하는 데 있다.
본 발명의 또 다른 목적은 반도체 메모리 소자의 일반 동작수행 시, 효율성을 증대시키기 위한 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시 주기 제어방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 반도체 메모리 소자의 리프레시 주기 제어회로는, 상기 반도체 메모리 장치의 내부온도 측정을 통한 측정온도를 출력하는 온도감지부와; 특정주기마다 반복적으로 입력되는 외부 리프레시 명령어의 입력횟수를 카운팅하여 카운팅수를 출력하는 카운팅부와; 상기 외부 리프레시 명령어에 응답하여 내부 리프레시 명령어를 발생하되, 상기 내부 리프레시 명령어의 발생여부를 상기 온도 감지부로부터 입력받은 측정온도 및 상기 카운팅부로부터 입력받은 상기 카운팅수에 의존하여 결정하는 제어부를 구비한다.
상기 온도감지부는, 내부에 적어도 하나의 온도 감지센서를 구비할 수 있다. 상기 카운팅부는, 내부에 적어도 하나의 카운터를 구비할 수 있다. 상기 제어부는, 하나의 내부 리프레시 명령어 발생 후에 다음 내부 리프레시 명령어 발생시까지의 주기 내에 입력되는 외부 리프레시 명령어는 무시되도록 제어할 수 있다. 상기 제어부는, 온도 구간에 따른 외부 리프레시 명령어의 무시횟수를 저장하고, 상기 측정온도에 대응하는 무시횟수를 출력하는 정보저장부와; 상기 카운팅부로부터 입력된 외부 리프레시 명령어의 카운팅수와 상기 정보저장부에서 출력된 상기 무시횟수를 비교하여 상기 카운팅수가 상기 무시횟수 이상일 때 확인신호를 출력하는 정보비교부와; 상기 확인신호에 응답하여 내부 리프레시 명령어를 생성하는 신호생성부를 구비할 수 있다.
상기 정보저장부는, 상기 반도체 메모리 장치의 내부온도 변동에 따라 온도구간을 나누고, 각 온도구간에 따른 상기 외부 리프레시 명령어의 무시횟수를 저장하며, 상기 온도감지부로부터 상기 측정온도를 입력받아 상기 측정온도에 해당하는 외부 리프레시 명령어 무시횟수를 상기 정보비교부로 출력할 수 있다. 상기 정보비교부는, 상기 무시횟수와 상기 카운팅수가 동일하지 않을 경우, 상기 무시횟수와 상기 카운팅 수가 동일해질 때까지 상기 카운팅수를 무시하고, 확인신호 생성을 억제할 수 있다. 상기 리프레시는, 오토 리프레시 동작일 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른, 반도체 메모리 소자의 리프레시 주기 제어회로는 외부로부터 일정 주기의 외부 리프레시 명령어를 입력받아 서로 다른 주기를 갖는 복수개의 리프레시 명령어들을 생성하는 리프레시 명령어 생성부와; 상기 반도체 메모리 장치의 내부측정온도를 입력받아 상기 복수개의 리프레시 명령어들 중 하나의 리프레시 명령어를 선택하여 이를 내부 리프레시 명령어로 출력하는 내부 리프레시 명령어 선택부를 포함한다.
상기 리프레시 명령어 생성부는, 입력되는 신호의 주기를 변환시키는 적어도 한 개 이상의 주기변환기를 구비할 수 있다. 상기 주기변환기는 디 플립플롭일 수 있다. 상기 내부 리프레시 명령어 선택부는, 상기 측정온도에 응답하여 복수 개의 상기 리프레시 명령어들 중 하나를 선택하는 적어도 하나의 멀티플렉서와;
상기 반도체 메모리 장치의 내부온도를 측정하여 상기 멀티플렉서로 전송하는 적어도 하나의 온도 감지센서를 구비할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 양상에 따라, 본 발명에 따른, 반도체 메모리 소자의 리프레시 주기 제어방법은 상기 반도체 메모리 장치의 내부온도를 측정한 측정온도를 출력하고, 외부로부터 수신한 외부 리프레시 명령어의 입력된 횟수를 카운팅한 카운팅 수를 출력하는 제1단계와; 상기 측정온도가 미리 설정된 온도구간 중 특정 온도구간에 포함될 때, 상기 특정 온도구간에 따라 미리 설정된 외부 리프레시 명령어의 무시 횟수와 상기 외부 리프레시 명령어 카운팅 수가 동일한지 비교하여 내부 리프레시 명령어 생성여부를 결정하는 제2단계를 구비한다.
상기 제2단계는, 상기 무시횟수와 상기 카운팅수가 동일한 경우에는 외부 리프레시 명령어에 응답하여 내부 리프레시 명령어를 생성하고, 상기 무시횟수와 상기 카운팅수가 동일하지 않은 경우에는 상기 내부 리프레시 명령어 생성을 억제하는 단계를 포함할 수 있다. 상기 온도구간에 따른 외부 리프레시 명령어 무시횟수는, 상기 측정온도가 낮아짐에 따라 증가될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 양상에 따라, 본 발명에 따른, 반도체 메모리 장치의 내부온도를 일정간격의 온도구간으로 나누고, 상기 온도구간에 따라 각각 다른 리프레시 주기를 갖는 반도체 메모리 장치의 리프레시 주기 제어방법은 외부로부터 일정 주기의 외부 리프레시 명령어를 입력받는 제1단계와; 상기 반도체 메모리 장치의 내부온도 변화에 따라 상기 외부 리프레시 명령어의 입력주기와 다른 주기를 갖는 내부 리프레시 명령어를 생성하는 제2단계를 포함한다.
상기 제2단계는, 상기 반도체 메모리 장치의 내부온도가 낮아짐에 따라, 상기 외부 리프레시 명령어의 주기와 관계없이 상기 내부 리프레시 명령어의 주기가 점점 길어짐을 포함할 수 있다. 상기 제2단계는, 상기 반도체 메모리 장치의 내부온도를 측정하는 단계와; 상기 측정된 내부온도를 포함하는 온도구간에서의 미리 설정된 리프레시 주기를 확인하는 단계와; 상기 리프레시 주기와 동일한 주기로 내부 리프레시 명령어를 생성하는 단계를 포함할 수 있다. 본 발명의 구성에 따르면, 반도체 메모리 소자의 불필요한 전류소모를 감소시키고, 상기 반도체 메모리 소자 의 일반 동작수행 시, 효율성을 증대시킬 수 있다.
이하에서는 본 발명의 일 실시예가, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 소자 내부 리프레시 주기 제어회로의 블록도이다.
도 3에 도시된 바와 같이, 상기 리프레시 주기 제어회로(100)는 온도감지부(120)와 카운팅부(140)와 제어부(160)를 구비한다.
상기 온도감지부(120)는, 내부에 온도감지센서(미도시)를 구비하고, 상기 반도체 메모리 소자의 내부온도를 측정하여 온도정보(Tmp)를 상기 제어부(160)로 출력한다.
상기 카운팅부(140)는, 내부에 카운터(미도시)를 구비하고, 외부로부터 외부 리프레시 명령어(ERC)를 입력받아, 상기 외부 리프레시 명령어(ERC)가 몇 번 입력되었는지를 카운팅한 후, 카운팅 수(ERCN)를 상기 제어부(160)로 출력한다.
상기 제어부(160)는, 상기 온도감지부(120)로부터 온도정보(Tmp)와 상기 카운팅부(140)로부터 외부 리프레시 명령어 카운팅 수(ERCN)를 입력받아 이를 통해, 실질적인 상기 반도체 메모리 소자의 리프레시 주기 즉, 내부 리프레시 명령어(IRC)의 주기를 결정하고, 이를 출력한다.
이하, 상기 제어부에 대해 좀 더 구체적으로 알아보도록 한다.
도 4는 도 3의 리프레시 주기 제어회로 제어부의 내부 블록도이다.
도 4에 도시된 바와 같이, 상기 제어부(160)는 정보저장부(162), 정보비교부(164), 신호생성부(166)를 구비한다.
상기 정보저장부(162)는, 상기 반도체 메모리 장치의 측정되는 내부온도들(Tmp)의 변동에 따라 온도구간을 나누고, 각 온도구간에 따른 상기 외부 리프레시 명령어의 무시횟수(IgN)를 저장한다. 이 때, 상기 온도감지부(120)로부터 상기 측정온도(Tmp)를 입력받으면, 저장된 상기 측정온도(Tmp)에 해당하는 외부 리프레시 명령어 무시횟수(IgN)를 상기 정보비교부(164)로 출력한다.
예를 들어, 상기 반도체 메모리 소자 내부온도를 0℃~20℃, 20℃~40℃, 40℃~60℃, 60℃ 초과의 구간들로 구분하고, 상기 각 구간에 있어서, 0℃~20℃ 구간은 외부 리프레시 명령어 무시횟수(IgN)를 3회, 20℃~40℃ 구간은 외부 리프레시 명령어 무시횟수(IgN)를 2회, 40℃~60℃ 구간은 외부 리프레시 명령어 무시횟수(IgN)를 1회, 60℃ 초과 구간은 외부 리프레시 명령어 무시횟수(IgN)를 0회로 미리 상기 정보저장단에 저장한다. 이 때, 상기 온도구간의 범위와 상기 각 온도구간에 따른 외부 리프레시 명령어 무시횟수(IgN)는 사용자가 임의로 정하거나 이를 변경할 수 있다.
이 때, 상기 정보저장부(162)는 내부에 레지스터를 구비하여 상기 반도체 메모리 장치의 측정 내부온도(Tmp)에 따른 외부 리프레시 명령어 무시횟수(IgN)를 저장할 수 있다.
상기 정보비교부(164)는, 상기 카운팅부(140)로부터 입력받은 외부 리프레시 명령어 카운팅수(ERCN)를 입력받는다. 상기 정보비교부(164)는 상기 카운팅부(140)로부터 입력된 외부 리프레시 명령어 카운팅수(ERCN)와 상기 정보저장부(162)로부터 읽어온 외부 리프레시 명령어 무시횟수(IgN)를 서로 비교하여 동일여부를 확인한다. 이 때, 상기 카운팅수(ERCN)와 상기 무시횟수(IgN)가 서로 동일한 경우, 상기 정보비교부(164)는 확인신호(CS)를 생성하여 상기 신호생성부(166)로 출력한다.
만약, 상기 카운팅수(ERCN)와 상기 무시횟수(IgN)가 서로 다른 경우, 동일해질 때까지 상기 카운팅수(ERCN)는 무시한다. 이후, 다음 외부 리프레시 명령어(ERC)를 계속 카운팅 하도록 하여 다음 외부 리프레시 명령어 카운팅수(ERCN)를 입력받는다.
상기 신호생성부(166)는, 상기 정보비교부(164)로부터 확인신호(CS)가 입력되면, 상기 반도체 메모리 소자의 리프레시 동작수행을 위한 내부 리프레시 명령어(IRC)를 출력한다. 이 때, 상기 내부 리프레시 명령어(IRC)는 상기 카운팅부(140)로 입력된 상기 외부 리프레시 명령어(ERC)의 주기와 다른 주기를 갖는다.
도 5는 도 3의 내부 리프레시 명령어의 동작 타이밍도이다.
도 5에 도시된 바와 같이, 일정한 주기를 갖는 외부 리프레시 명령어(ERC)가 디램으로 인가되면, 상기 디램 내부온도(Tmp)에 따라 각기 다른 리프레시 주기를 갖는 내부 리프레시 명령어들(IRC1, IRC2, IRC3)이 생성된다.
예를 들어 상기 디램의 내부온도(Tmp)가 60℃인 경우, 외부로부터 일정 주기를 갖는 외부 리프레시 명령어(ERC)가 상기 디램으로 입력되면, 상기 외부 리프레 시 명령어(ERC)와 같은 주기를 갖는 내부 리프레시 명령어(IRC1)가 생성된다. 상기 외부 리프레시 명령어(ERC)는 상기 반도체 메모리 소자의 내부온도(Tmp)가 높을 때를 기준으로 생성되어 입력되므로 상기 디램의 내부온도가 60℃인 경우는 상기 외부 리프레시 명령어(ERC)와 같은 주기를 갖는 상기 내부 리프레시 명령어(IRC1)를 생성한다.
하지만, 상기 반도체 메모리 소자의 내부온도(Tmp)가 48℃인 경우, 생성되는 내부 리프레시 명령어(IRC2)는 상기 내부 리프레시 명령어(IRC1)보다 좀 더 긴 주기를 갖고 있다. 이는 상기 반도체 메모리 소자 내부온도(Tmp)가 낮아짐에 따라, 리프레시 동작 발생시간이 길어짐을 의미한다.
앞서 설명한 바와 같이, 상기 외부 리프레시 명령어(ERC)는 상기 반도체 메모리 소자가 높은 내부온도를 가질 때를 기준으로 생성되기 때문에, 낮은 내부온도를 가질 때는 상기 높은 내부온도에서 수행되는 리프레시 동작보다 더 길어진 주기의 리프레시 동작을 요구한다.
즉, 상기 반도체 메모리 소자의 내부온도가 낮으므로, 상기 입력된 외부 리프레시 명령어(ERC)와 같은 주기로 실제 리프레시 동작이 수행될 경우, 불필요한 리프레시 동작이 수행되는 동안 실제 수행되어야 할 일반동작이 수행되지 못하는 문제점이 발생한다. 따라서 상기 반도체 메모리 소자 내 온도변화에 맞게 상기 반도체 메모리 소자의 리프레시 동작을 위한 리프레시 주기가 조절되어야 한다.
상술한 바와 같이, 상기 반도체 메모리 소자의 내부온도(Tmp)가 27℃인 경우, 생성되는 내부 리프레시 명령어(IRC3)는 상기 내부 리프레시 명령어들(IRC1, IRC2)보다 더 긴 주기를 갖고 있다. 따라서 상기 반도체 메모리 소자의 리프레시 동작수행 발생빈도가 내부온도가 높을 때(Tmp= 60℃, 27℃) 보다 더 적게 발생한다.
도 6은 도 3에 따른 리프레시 주기 제어회로의 순서도이다.
도 6에 도시된 바와 같이, 상기 순서도는 먼저 반도체 메모리 장치의 내부온도를 측정(S10)하고, 외부로부터 외부 리프레시 명령어를 입력받아 이를 카운팅하여 카운팅수를 확인(S12)하는 단계가 수행된다. 미리 저장된 내부온도 구간별 외부 리프레시 명령어 무시횟수들 중에서 상기 측정된 내부온도에 해당하는 외부 리프레시 명령어 무시횟수를 확인하여 최종 외부 리프레시 명령어 무시횟수를 결정하는 단계(S14)가 수행된다.
상기 무시횟수와 상기 카운팅수를 서로 비교하는 단계(S16)가 수행된다. 상기 무시횟수와 상기 카운팅수가 서로 동일하는지를 판단(S18)하고, 만약 동일한 경우, 상기 반도체 메모리 장치의 리프레시 동작수행을 위한 내부 리프레시 명령어를 발생하는 단계(S20)가 수행된다. 하지만 동일하지 않는 경우, 상기 내부 리프레시 명령어 생성을 억제하고, 상기 무시횟수와 상기 카운팅수를 서로 비교하는 단계(S16)를 다시 수행하고 이하 반복한다.
따라서 미리 정해둔 온도와 외부 리프레시 명령어 무시횟수에 맞춰 실제 내부 리프레시 명령어 주기를 조절할 수 있게 된다.
이와 달리, 다른 실시예를 통해서도 상기 반도체 메모리 장치의 내부 리프레시 주기 제어가 가능하다.
도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치 내부 리프레시 주기 제어회로의 블록도이다.
도 7에 도시된 바와 같이, 상기 리프레시 주기 제어회로(200)는 리프레시 명령어 생성부(220)와, 리프레시 명령어 선택부(240)를 구비한다.
상기 리프레시 명령어 생성부(220)는, 내부에 적어도 하나의 주기변환기를 구비하여 상기 외부 리프레시 명령어(ERC)를 상기 주기변환기를 통해 상기 외부 리프레시 명령어(ERC)와 같거나 다른 주기의 갖는 복수 개의 리프레시 명령어들(RC1, RC2...)로 변환시킨다. 이 때, 상기 주기변환기는 디 플립플롭(D Flip- flop)으로 구비된다.
상기 리프레시 명령어 선택부(240)는 상기 리프레시 명령어 생성부를 통해 출력된 복수 개의 리프레시 명령어를 입력받아 이 중 하나의 리프레시 명령어를 선택하고, 이를 내부 리프레시 명령어로 출력한다.
이하, 도 8을 통해 자세한 상기 리프레시 명령어 생성부에 대해 설명하도록 한다.
도 8은 도 7의 리프레시 명령어 생성부의 내부 구조도이다.
도 8에 도시된 바와 같이, 상기 리프레시 명령어 생성부(220)는 적어도 하나의 디 플립플롭(221)을 구비한다. 외부로부터 외부 리프레시 명령어(ERC)가 상기 디 플립플롭(221)의 클럭 포트(CLK)로 입력되고, 상기 디 플립플롭(221)의 제1출력단자(Q)를 통해 입력상태와 동일한 주기를 가지고 외부로 출력된다. 이 때, 상기 제1출력단자(Q)를 통해 입력된 외부 리프레시 명령어(ERC) 신호와 서로 다른 값을 갖는 신호가 제2출력단자(Q/)를 통해 출력된다.
예를 들어, 상기 디 플립플롭(221)의 클럭 포트(CLK)로 데이터 "1"이 인가되면, 상기 디 플립플롭(221)의 제1출력단자(Q)를 통해 상기 데이터"1"이 출력된다. 이 때, 상기 디 플립플롭(221)의 제2출력단자(Q/)를 통해 상기 클럭 포트(CLK)로 입력된 데이터 "1"과 다른 데이터"0"이 출력되어 상기 데이터 입력포트(D)로 입력된다. 이에 따라, 상기 데이터 입력포트(D)로 입력된 데이터 "0"이 상기 제1출력단자(Q)로 다시 출력되고, 상술한 동작이 계속 반복된다.
따라서 상기 외부 리프레시 명령어(ERC)와 다른 주기를 갖는 제1리프레시 명령어(RC1)와 상기 외부 리프레시 명령어(ERC)와 같은 주기를 갖는 제2리프레시 명령어(RC2)가 생성된다. 상기 리프레시 명령어 생성부(220)는 상기 변환된 복수 개의 리프레시 명령어들(RC1, RC2...)을 상기 리프레시 명령어 선택부(240)로 출력한다.
이 때, 상기 리프레시 명령어 생성부(220)는 복수 개의 디 플립플롭(221)을 구비하여 복수 개의 리프레시 명령어(RC1, RC2...)를 생성할 수 있다.
이하, 도 9를 통해 상기 리프레시 명령어 선택부(240)에 대해 자세히 설명하기로 한다.
도 9는 도 7의 리프레시 명령어 선택부의 내부 구조도이다.
도 9에 도시된 바와 같이, 상기 리프레시 명령어 선택부(240)는 적어도 하나의 온도 감지센서(241)와 적어도 하나의 멀티플렉서(243)를 구비한다.
상기 온도 감지센서(241)는, 상기 반도체 메모리 장치의 내부온도를 측정하 고, 상기 측정온도(Tmp)를 상기 멀티플렉서(243)로 전송한다.
상기 멀티플렉서(243)는, 상기 리프레시 명령어 생성부(220)를 통해 출력된 상기 복수 개의 리프레시 명령어들(RC1, RC2...)을 입력받은 후, 상기 전송된 측정온도(Tmp)에 따라 이 중 하나의 리프레시 명령어를 선택하여 최종 내부 리프레시 명령어(IRC)로 출력한다.
이로써, 상기 외부 리프레시 명령어에 의존하지 않고, 상기 반도체 메모리 장치의 내부 측정온도에 따라 변화하는 리프레시 주기를 갖는 내부 리프레시 명령어가 생성된다.
상기한 실시 예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 상기 반도체 메모리 소자 내부에 내부 리프레시 명령어 제어부를 구비함으로써, 반도체 메모리 소자의 불필요한 전류소모를 감소시키고, 반도체 메모리 소자의 일반동작 수행 시, 효율성을 증대시킬 수 있다.

Claims (18)

  1. 온도에 의존하여 리프레시 주기가 결정되는 반도체 메모리 장치의 리프레시 주기 제어회로에 있어서:
    상기 반도체 메모리 장치의 내부온도 측정을 통한 측정온도를 출력하는 온도감지부와;
    특정주기마다 반복적으로 입력되는 외부 리프레시 명령어의 입력횟수를 카운팅하여 카운팅수를 출력하는 카운팅부와;
    상기 외부 리프레시 명령어에 응답하여 내부 리프레시 명령어를 발생하되, 상기 내부 리프레시 명령어의 발생여부를 상기 온도 감지부로부터 입력받은 측정온도 및 상기 카운팅부로부터 입력받은 상기 카운팅수에 의존하여, 상기 카운팅수가 상기 측정온도에 대응하여 설정된 상기 외부 리프레시 명령어의 무시횟수에 도달할 때에 상기 내부 리프레시 명령어를 발생하는 제어부를 구비함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  2. 청구항 1에 있어서,
    상기 온도감지부는, 내부에 적어도 하나의 온도 감지센서를 구비함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  3. 청구항 1에 있어서,
    상기 카운팅부는, 내부에 적어도 하나의 카운터를 구비함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  4. 청구항 1에 있어서,
    상기 제어부는, 하나의 내부 리프레시 명령어 발생 후에 다음 내부 리프레시 명령어 발생시까지의 주기 내에 입력되는 외부 리프레시 명령어는 무시되도록 제어함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  5. 청구항 4에 있어서,
    상기 제어부는,
    온도 구간에 따른 외부 리프레시 명령어의 무시횟수를 저장하고, 상기 측정온도에 대응하는 무시횟수를 출력하는 정보저장부와;
    상기 카운팅부로부터 입력된 외부 리프레시 명령어의 카운팅수와 상기 정보저장부에서 출력된 상기 무시횟수를 비교하여 상기 카운팅수가 상기 무시횟수 이상일 때 확인신호를 출력하는 정보비교부와;
    상기 확인신호에 응답하여 내부 리프레시 명령어를 생성하는 신호생성부를 구비함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  6. 청구항 5에 있어서,
    상기 정보저장부는, 상기 반도체 메모리 장치의 내부온도 변동에 따라 온도구간을 나누고, 각 온도구간에 따른 상기 외부 리프레시 명령어의 무시횟수를 저장하며, 상기 온도감지부로부터 상기 측정온도를 입력받아 상기 측정온도에 해당하는 외부 리프레시 명령어 무시횟수를 상기 정보비교부로 출력함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  7. 청구항 5에 있어서,
    상기 정보비교부는, 상기 무시횟수와 상기 카운팅수가 동일하지 않을 경우, 상기 무시횟수와 상기 카운팅 수가 동일해질 때까지 상기 카운팅수를 무시하고, 확인신호 생성을 억제함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  8. 청구항 1에 있어서,
    상기 리프레시는, 오토 리프레시 동작임을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 온도에 의존하여 리프레시 주기가 결정되는 반도체 메모리 장치의 리프레시 주기 제어방법에 있어서:
    상기 반도체 메모리 장치의 내부온도를 측정한 측정온도를 출력하고, 외부로부터 수신한 외부 리프레시 명령어의 입력된 횟수를 카운팅한 카운팅 수를 출력하는 제1단계와;
    상기 측정온도가 미리 설정된 온도구간 중 특정 온도구간에 포함될 때, 상기 특정 온도구간에 따라 미리 설정된 외부 리프레시 명령어의 무시 횟수와 상기 외부 리프레시 명령어 카운팅 수가 동일한지 비교하여 내부 리프레시 명령어 생성여부를 결정하는 제2단계를 구비함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어방법.
  14. 청구항 13에 있어서,
    상기 제2단계는, 상기 무시횟수와 상기 카운팅수가 동일한 경우에는 외부 리프레시 명령어에 응답하여 내부 리프레시 명령어를 생성하고, 상기 무시횟수와 상기 카운팅수가 동일하지 않은 경우에는 상기 내부 리프레시 명령어 생성을 억제하는 단계를 포함함을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어방법.
  15. 청구항 14에 있어서,
    상기 온도구간에 따른 외부 리프레시 명령어 무시횟수는, 상기 측정온도가 낮아짐에 따라 증가됨을 특징으로 하는 반도체 메모리 장치의 리프레시 주기 제어방법.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020070041735A 2007-04-30 2007-04-30 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 KR100855578B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070041735A KR100855578B1 (ko) 2007-04-30 2007-04-30 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US12/111,468 US7843752B2 (en) 2007-04-30 2008-04-29 Circuit and method for controlling refresh periods in semiconductor memory devices
US12/941,500 US8218137B2 (en) 2007-04-30 2010-11-08 Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US13/471,592 US8537633B2 (en) 2007-04-30 2012-05-15 Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US14/017,080 US8675438B2 (en) 2007-04-30 2013-09-03 Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041735A KR100855578B1 (ko) 2007-04-30 2007-04-30 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법

Publications (1)

Publication Number Publication Date
KR100855578B1 true KR100855578B1 (ko) 2008-09-01

Family

ID=40022160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041735A KR100855578B1 (ko) 2007-04-30 2007-04-30 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법

Country Status (2)

Country Link
US (4) US7843752B2 (ko)
KR (1) KR100855578B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087602B2 (en) 2013-05-30 2015-07-21 Samsung Electronics Co., Ltd. Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof
US10832755B2 (en) 2018-04-09 2020-11-10 SK Hynix Inc. Memory devices and methods of controlling an auto-refresh operation of the memory devices

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
KR101873526B1 (ko) * 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
KR102089665B1 (ko) 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
KR102354987B1 (ko) 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
US10049750B2 (en) 2016-11-14 2018-08-14 Micron Technology, Inc. Methods including establishing a negative body potential in a memory cell
US9865323B1 (en) * 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
US11017834B2 (en) * 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
CN113257301A (zh) * 2021-05-25 2021-08-13 翱捷科技股份有限公司 一种自动更新dram刷新间隔的方法及装置
CN114822624A (zh) * 2022-05-23 2022-07-29 长鑫存储技术有限公司 计数器电路
CN115951855B (zh) * 2023-02-20 2023-06-06 深圳曦华科技有限公司 基于码片的芯片系统的显示命令集处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287676A (ja) * 1995-04-18 1996-11-01 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6813210B2 (en) 2002-05-22 2004-11-02 Renesas Technology Corp. Semiconductor memory device requiring refresh operation
US20060083094A1 (en) * 2003-09-22 2006-04-20 Micron Technology, Inc. Method and apparatus for controlling refresh operations in a dynamic memory device
US7196956B2 (en) * 2003-04-23 2007-03-27 Fujitsu Limited Semiconductor memory device changing refresh interval depending on temperature

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6772352B1 (en) * 2000-09-29 2004-08-03 Intel Corporation Method and apparatus for reducing the rate of commands being issued if the rate exceeds a threshold which is based upon a temperature curve
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
KR20040103017A (ko) 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
CN1954389B (zh) * 2004-06-22 2012-10-03 富士通半导体股份有限公司 半导体存储器
US8122187B2 (en) * 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US7391802B2 (en) * 2004-10-14 2008-06-24 Mitsubishi Electric Research Laboratories Modulating signals for coherent and differentially coherent receivers
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100564640B1 (ko) 2005-02-16 2006-03-28 삼성전자주식회사 온도측정기 동작지시신호 발생기 및 이를 구비하는 반도체메모리 장치
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287676A (ja) * 1995-04-18 1996-11-01 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6813210B2 (en) 2002-05-22 2004-11-02 Renesas Technology Corp. Semiconductor memory device requiring refresh operation
US7196956B2 (en) * 2003-04-23 2007-03-27 Fujitsu Limited Semiconductor memory device changing refresh interval depending on temperature
US20060083094A1 (en) * 2003-09-22 2006-04-20 Micron Technology, Inc. Method and apparatus for controlling refresh operations in a dynamic memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087602B2 (en) 2013-05-30 2015-07-21 Samsung Electronics Co., Ltd. Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof
US10832755B2 (en) 2018-04-09 2020-11-10 SK Hynix Inc. Memory devices and methods of controlling an auto-refresh operation of the memory devices
US11133051B2 (en) 2018-04-09 2021-09-28 SK Hynix Inc. Memory devices and methods of controlling an auto-refresh operation of the memory devices

Also Published As

Publication number Publication date
US7843752B2 (en) 2010-11-30
US20140016424A1 (en) 2014-01-16
US20120224444A1 (en) 2012-09-06
US20110116327A1 (en) 2011-05-19
US20090046531A1 (en) 2009-02-19
US8218137B2 (en) 2012-07-10
US8675438B2 (en) 2014-03-18
US8537633B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
KR100855578B1 (ko) 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
CN100587834C (zh) 存储器和用于刷新存储器阵列的方法
US9355704B2 (en) Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US7272063B1 (en) Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
KR101242809B1 (ko) 온도 기반 ｄｒａｍ 리프레시
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US7269085B2 (en) Non volatile semiconductor memory device having a multi-bit cell array
JP4194561B2 (ja) 半導体記憶装置
KR102398209B1 (ko) 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
KR100363108B1 (ko) 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법
US6768693B2 (en) Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory
KR100363107B1 (ko) 반도체메모리 장치
JPH08287676A (ja) 半導体メモリ装置
KR20050100261A (ko) 셀프 리프레시 제어 회로
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
US20100182851A1 (en) Refresh control circuit and semiconductor memory device and memory system including the same
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
KR20180042489A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20000066268A (ko) 온도 감응형 셀프 리프레시 회로
KR20040103017A (ko) 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
JP4366968B2 (ja) 温度検出回路および記憶装置
JP2007280562A (ja) リフレッシュ制御装置
KR100186296B1 (ko) 자동으로 주기가 결정되는 셀프 리프레쉬 장치
JPH03242895A (ja) ダイナミックランダムアクセスメモリ
US20200335154A1 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 12