JPH03242895A - ダイナミックランダムアクセスメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は記憶情報の保持のためにリフレッシュ動作を必
要とするダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）に関する。

（従来の技術） 第４図に従来のＤＲＡＭの一例のブロック図を示す。行
アドレスバッファ１及び列アドレスバラ１− ２ ファ２は、外部から与えられるＲＡＳ信号及びＣＡｓ信
号にしたがって、行アドレス及び列アドレスをそれぞれ
ラッチする。行アドレスは行デコーダ３によってデコー
ドされ、このことによりメモリセルアレイ５内のワード
線が選択され、該ワード線に接続されているメモリセル
に記憶されているデータが読み出される。読み出された
データはセンスアンプ６によって増幅される。列セレク
タ７は、列デコーダ４による列アドレスのデコードの結
果にしたがってセンスアンプ６によって増幅されたデー
タから１個以上のデータを選択して出力バッファ８へ転
送する。

ＤＲＡＭではメモリセル内の容量に電荷を蓄積すること
によって情報の記憶が行われるが、容量に蓄積された電
荷はリーク電流等によって次第に失われるため、リフレ
ッシュ動作が必要である。

第４図のＤＲＡＭでは、リフレッシュを指示する制御信
号等がＤＲＡＭに与えられた場合にリフレッシュ制御回
路９によってリフレッシュ動作の制御がなされる。

３− 従来のＤＲＡＭでは、１個のリフレッシュアドレスにつ
いてリフレッシュを行うべき時間間隔の仕様値が仕様書
に於いて定められており、各リフレッシュアドレスにつ
いてこの仕様値内にリフレッシュを行う必要があると規
定されている。

上記仕様値は、容量内の電荷のリークが最大になる条件
に於いて記憶内容を保持することができるように定めら
れている。なぜならば、従来のＤＲＡＭでは電荷の保持
状況の把握が不可能であることから、最悪の条件を仮定
してリフレッシュ間隔を定めることが必要とされるため
である。

（発明が解決しようとする課題） ＤＲＡＭでは、読み出し動作、書き込み動作及びリフレ
ッシュ動作時に内部回路が作動して消費電流が増大する
。従って、平均消費電流を低減させるためには、上述の
動作の頻度を小さくシ、内部回路が作動しないスタンバ
イ状態の期間を長くすべきである。しかし、従来のＤＲ
ＡＭではリフレッシュ間隔の仕様値が定められており、
この仕様値を遵守しない場合にはメモリの動作が保証さ
４− れないため、ユーザはこの仕様値にしたがってリフレッ
シュを行わざるを得ない。上述したように、上記仕様値
は最悪条件を想定して定められているため、実際には必
要以上のリフレッシュが行われることになり、平均消費
電流が大きくなる。

本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、必要以上のリフレッシュを削
減することができ、平均消費電流を低減することが可能
なりＲＡＭを提供することにある。

本発明の他の目的は、必要以上のリフレッシュを削減す
ることができ、更に、リフレッシュのための外部回路を
不要にすることができるＤＲＡＭを提供することにある
。

（課題を解決するための手段） 本発明のダイナミックランダムアクセスメモリは、各リ
フレッシュアドレスについて少なくとも１個設けられた
、情報の記憶に使用されないモニタ用メモリセルと、該
モニタ用メモリセルの電荷保持状態を監視することによ
りリフレッシュが必要か否かを判定し、リフレッシュが
必要であると判定した場合にリフレッシュ要求信号を出
力するモニタ手段とを備えており、そのことにより上記
目的が達成される。

上述した構成に於いて、モニタ用メモリセルの電荷保持
状態を監視することによって該モニタ用メモリセルがリ
フレッシュを必要とする状態にあると判定された場合に
は、対応するリフレッシュアドレス内のデータ記憶用メ
モリセルもまたリフレッシュを必要とする状態にあると
推測されるため、外部にリフレッシュ要求信号が出力さ
れる。

好ましい実施態様に於いては、リフレッシュアドレス発
生手段が更に設けられており、上記モニタ手段は各モニ
タ用メモリセルに対応付けられた判定手段を包含してお
り、該リフレッシュアドレス発生手段は該判定手段の出
力に基づいてリフレッシュが必要とされる°リフレッシ
ュアドレスを発生する。この場合には、ＤＲＡＭ自身が
モニタ手段の出力に基づいてリフレッシュアドレスを決
定する。従って、リフレッシュの効率は更に改善さ５− ６− れる。

また、好ましくは、上記リフレッシュアドレスは行アド
レスの中から選択される。

他の好ましい実施態様では、リフレッシュアドレスを順
次に発生するリフレッシュカウンタが更に設けられてお
り、上記モニタ手段は該リフレッシュカウンタが発生す
るリフレッシュアドレスに対応するモニタ用メモリセル
を監視する。

この実施態様ではリフレッシュアドレスが前もって定ま
るので該モニタ手段はただ１個の判定手段を有していれ
ばよい。但し、ＤＲＡＭでは通常の読み出し動作及び書
き込み動作によってもアドレスされたメモリセルがリフ
レッシュされるため、リフレッシュアドレスを順次に発
生して記憶内容を保持するには、モニタ用メモリセルの
構成を、読み出し動作及び書き込み動作によってリフレ
ッシュされないものとする必要がある。これは、リフレ
ッシュアドレスの出現順序が決められている状況で、通
常の読み出し動作及び書き込み動作によってリフレッシ
ュされている否かに拘らず、以降に発生されるリフレッ
シュアドレスについてのリフレッシュを確実にするため
である。従って、モニタ用メモリセルは、通常の読み出
し及び書き込み動作ではリフレッシュされていないもの
として動作させられ、リフレッシュ動作は必要最小限と
はならない。しかし、従来のＤＲＡＭよりはリフレッシ
ュの頻度は小さくなり、平均消費電流は低減する。

本発明の更に他の実施態様は、各リフレッシュアドレス
について少なくとも１個設けられた、情報の記憶に使用
されないモニタ用メモリセルと、該モニタ用メモリセル
の電荷保持状態を監視し、各モニタ用メモリセルについ
てリフレッシユカ必要か否かを判定するモニタ手段と、
該モニタ手段によって少なくとも１個のモニタ用メモリ
セルに対するリフレッシュが必要であると判定された場
合に、リフレッシュを必要とするモニタ用メモリセルに
対応するリフレッシュアドレスを発生する手段と、該モ
ニタ手段によって少なくとも１個のモニタ用メモリセル
に対するリフレッシュが必要７− であると判定された場合に、該リフレッシュアドレス発
生手段によって発生されたリフレッシュアドレスについ
てのリフレッシュ動作を制御し、該リフレッシュ動作が
行われている間、リフレッシュ動作中であることを示す
信号を出力するリフレッシュ制御手段とを備えており、
そのことにより上記目的が遠戚される。

本発明の更に他の実施態様は、各リフレッシュアドレス
について少なくとも１個設けられた、情報の記憶に使用
されないモニタ用メモリセルと、リフレッシュアドレス
を順次に発生するリフレッシュカウンタ手段と、該リフ
レッシュカウンタ手段によって発生させられたリフレッ
シュアドレスに対応する該モニタ用メモリセルの電荷保
持状態を監視し、該モニタ用メモリセルに対してリフレ
ッシュが必要か否かを判定するモニタ手段と、該モニタ
手段によって該モニタ用メモリセルに対するリフレッシ
ュが必要であると判定された場合に、該リフレッシュカ
ウンタ手段によって発生されたリフレッシュアドレスに
ついてのリフレッシュ動作を制御し、該リフレッシュ動
作が行われている間、リフレッシュ動作中であることを
示す信号を出力するリフレッシュ制御手段とを備えてい
る。

以上の２個の実施態様では、使用者にリフレッシュを意
識させることなく、ＤＲＡＭの内部で自動的に必要なリ
フレッシュが行われ、平均消費電流が低減される。

（実施例） 本発明を実施例について以下に説明する。

第１図に本発明の第１の実施例のブロック図を示す。第
４図に示した従来例と共通する構成要素には第４図と同
一の参照符号を付し、それらの説明を省略する。

本実施例は、１トランジスタ型メモリセルを包含するメ
モリセルアレイ５を備えている。メモリセルアレイ５に
隣接して、メモリセルアレイ５の各ワード線につき１個
のモニタ用メモリセルを包含するモニタ用メモリセルア
レイ１０が設けられている。モニタ用メモリセルは対応
するワード線に接続されているが、情報の記憶には用い
られな９− −１０＝ モニタ用メモリセルアレイ１０からは、各モニタ用メモ
リセルに対応する出力ライン１３がモニタ回路１２に通
じている。モニタ回路１２は、ライン１３上の情報に基
づいてモニタ用メモリセルの電荷保持状態を監視し、少
なくとも１個のモニタ用メモリセルの電荷保持の状態が
、リフレッシュが必要であることを示している（すなわ
ち該モニタ用メモリセルが記憶内容を保持できない恐れ
がある）と判定した場合には、外部ヘリフレッシュ要求
信号を出力する。使用者は、リフレッシュ要求信号が出
力された場合にリフレッシュのための適切な制御信号を
ＤＲＡＭに与えればよい。

モニタ回路１２からは又、リフレッシュアドレス発生回
路１４へ、リフレッシュアドレスを発生するのに必要な
データがライン１５を介して伝送される。リフレッシュ
アドレス発生回路１４によって発生されるリフレッシュ
アドレスは、行デコーダ３に入力される。リフレッシュ
制御回路１６は、外部からリフレッシュを指示する制御
信号（図示せず）が入力された場合に、適切な内部制御
信号を発生してリフレッシュアドレス発生回路１４、行
デコーダ３等を制御することにより、リフレッシュアド
レス発生回路１４によって発生されたリフレッシュアド
レスについてのリフレッシュ動作を制御する。

メモリセルアレイ５、モニタ用メモリセルアレイ１０及
びモニタ回路１２を第２図により詳細に示す。モニタ用
メモリセルアレイ１０内の各モニタ用メモリセル１１は
、通常のメモリセルと同様にＭＯＳトランジスタ１１０
及び蓄積容量１１１を備えており、ＭＯＳトランジスタ
１１０のゲートはメモリセルアレイ５のワード線５１に
接続されている。従って、モニタ用メモリセル１１は、
メモリセルアレイ５内のメモリセル５２のパターンと同
一のパターンで作製され得る。

ＭＯＳトランジスタ１１０のドレインはモニタ用データ
発生回路１００に接続されている。モニタ用データ発生
回路１００は、書き込み時、読み出し時及びリフレッシ
ュ時に於いて選択されたワ１１− １２− 一ド線５１に接続されたＭＯＳ）ランジスタ１１０に対
応する蓄積容量１１１に電荷を蓄積するためのデータを
発生する。

モニタ回路１２には、各モニタ用メモリセル１１につき
１個のコンパレータ１２０が設けられている。ライン１
３は各モニタ用メモリセル１１のＭＯＳトランジスタ１
１０と蓄積容量１１１との接続点から引き出され、コン
パレータ１２０の反転入力端子に接続されている。コン
パレータ１２０の非反転入力端子の入力電圧は、電源電
圧と接地電圧との間の適切なレベルに固定されている。

非反転入力端子の入力電圧は、対応する行アドレス内の
容量のばらつきやマージンを勘案して定められる。

コンパレータ１２０の出力は、ＯＲゲート１２１に入力
されている。ＯＲゲート１２１の出力がリフレッシュ要
求信号となる。コンパレータ１２０の出力は又、ライン
１５を介してリフレッシュアドレス発生回路１４に並列
に与えられる。

ここで、あるモニタ用メモリセル１１の蓄積容量１１１
の保持電荷量がリーク電流等によって減少すると、当該
蓄積容量１１１に接続されているライン１３の電圧が低
下する。ライン１３の電圧低下が進むと、当該ライン１
３に接続されたコンパレータ１２０の出力がハイレベル
になる。従って、ＯＲゲート１２１の出力がハイレベル
になり、リフレッシュの要求がなされる。リフレッシュ
を行うべき行アドレス（リフレッシュアドレス）は、ラ
イン１５上のデータに基づいてリフレッシュアドレス発
生回路１４によって発生される。

以上の説明から分かるように、本実施例ではモニタ用メ
モリセル１１の電荷蓄積状態をモニタ回路１２によって
監視することにより、リフレッシュが必要となったと推
定されるメモリセルに対してのみ必要最小限のリフレッ
シュが実行される。

本実施例ではリフレッシュアドレスはモニタ回路１２の
出力に基づいてリフレッシュアドレス発生回路１４によ
って生成されているが、リフレッシュアドレス発生回路
１４に代えてリフレッシュカウンタを設け、該リフレッ
シュカウンタによっ一１３＝ １４− てリフレッシュアドレスを所定の順序で発生させること
もできる。この場合には、モニタ回路１２はリフレッシ
ュカウンタが発生するリフレッシュアドレスに対応する
モニタ用メモリセルを監視すればよいので、ただ１個の
コンパレータが必要とされるだけである。但し、モニタ
回路１２は、リフレッシュアドレスをデコードして、そ
のデコード結果に基づいてコンパレータを適切なモニタ
用メモリセルに接続するための回路を包含する必要があ
る。

第３図に本発明の第２の実施例のブロック図を示す。第
３図の装置に於いて、第１図と共通する構成要素には同
一の参照符号を付加し、それらの説明は省略する。

本実施例に於いては、モニタ回路１２から出力されるリ
フレッシュ要求信号はリフレッシュ制御回路１８に与え
られる。リフレッシュ制御回路１８は、リフレッシュ要
求信号が入力されると、適切な制御信号を発生して行デ
コーダ３、リフレッシュアドレス発生回路１４等を制御
することにより、リフレッシュアドレス発生回路１４に
よって発生されるリフレッシュアドレスについてのリフ
レッシュ動作を制御する。リフレッシュ制御回路１８は
更に、リフレッシュ動作を制御している期間中、リフレ
ッシュ動作の実行中であることを示す信号を外部へ出力
する。以上の説明から分かるように、本実施例ではリフ
レッシュ動作はＤＲＡＭの内部で自動的に遂行される。

従って、ＤＲＡＭの外部にリフレッシュのための回路を
設ける必要がない。また、本実施例に於いても必要最小
限のリフレッシュが行われる。

また、本実施例に於いても第１の実施例の説明の中で述
べたように、リフレッシュアドレスをリフレッシュカウ
ンタを用いて発生させることもできる。

（発明の効果） 本発明によれば、必要以上のリフレッシュを削減するこ
とができるＤＲＡＭが提供される。従ってＤＲＡＭの平
均消費電流の低減が達成される。

本発明によれば更に、リフレッシュのための外部１５− １６− 回路を不要であるＤＲＡＭが提供される。

４、　′　　の　　　なｌ 第１図は本発明の第１の実施例のブロック図、第２図は
第１の実施例の要部を更に詳細に示す図、第３図は本発
明の第２の実施例のブロック図、第４図は従来のＤＲＡ
Ｍの一例のブロック図である。

５・・・メモリセルアレイ、５１・・・ワード線、５２
・・・メモリセル、１０・・・モニタ用メモリセルアレ
イ、１１・・・モニタ用メモリセル、１１０・・・ＭＯ
Ｓトランジスタ、１１１・・・蓄積容量、１２・・・モ
ニタ回路、１２０・・・コンパレータ、１２１・・・Ｏ
Ｒゲート、１４・・・リフレッシュアドレス発生回路、
１６．１８・・・リフレッシュ制御回路。

以上

Claims (1)

1. 【特許請求の範囲】 １、各リフレッシュアドレスについて少なくとも１個設
   けられた、情報の記憶に使用されないモニタ用メモリセ
   ルと、 該モニタ用メモリセルの電荷保持状態を監視することに
   よりリフレッシュが必要か否かを判定し、リフレッシュ
   が必要であると判定した場合にリフレッシュ要求信号を
   出力するモニタ手段と を備えたダイナミックランダムアクセスメモリ。 ２、各リフレッシュアドレスについて少なくとも１個設
   けられた、情報の記憶に使用されないモニタ用メモリセ
   ルと、 該モニタ用メモリセルの電荷保持状態を監視し、各モニ
   タ用メモリセルについてリフレッシュが必要か否かを判
   定するモニタ手段と、 該モニタ手段によって少なくとも１個のモニタ用メモリ
   セルに対するリフレッシュが必要であると判定された場
   合に、リフレッシュを必要とするモニタ用メモリセルに
   対応するリフレッシュアドレスを発生する手段と、 該モニタ手段によって少なくとも１個のモニタ用メモリ
   セルに対するリフレッシュが必要であると判定された場
   合に、該リフレッシュアドレス発生手段によって発生さ
   れたリフレッシュアドレスについてのリフレッシュ動作
   を制御し、該リフレッシュ動作が行われている間、リフ
   レッシュ動作中であることを示す信号を出力するリフレ
   ッシュ制御手段と を備えたダイナミックランダムアクセスメモリ。