CN1954389B - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN1954389B
CN1954389B CN2004800430131A CN200480043013A CN1954389B CN 1954389 B CN1954389 B CN 1954389B CN 2004800430131 A CN2004800430131 A CN 2004800430131A CN 200480043013 A CN200480043013 A CN 200480043013A CN 1954389 B CN1954389 B CN 1954389B
Authority
CN
China
Prior art keywords
voltage
charge voltage
temperature
charge
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800430131A
Other languages
English (en)
Other versions
CN1954389A (zh
Inventor
西村幸一
池增慎一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1954389A publication Critical patent/CN1954389A/zh
Application granted granted Critical
Publication of CN1954389B publication Critical patent/CN1954389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Abstract

预充电电压生成电路根据周围温度输出多种预充电电压的某一种。预充电电路在动态存储器单元的非存取过程中，将预充电电压提供给位线。读出放大器对从动态存储器单元读取到位线上的数据信号的电压和所供给的预充电电压的差进行放大。通过根据周围温度来改变预充电电压，能够改变读出放大器的读出余量，并能够改善存储器单元的数据保持时间的最差值。其结果是，能够降低存储器单元的刷新频率，并能够减小电能消耗以及待机电流。

Description

半导体存储器
技术领域
本发明涉及减少半导体存储器的电能消耗的技术，其中所述半导体存储器具有需要周期刷新的动态存储单元。
背景技术
便携式电话等便携式终端所需的存储器容量在逐年增加。其中，动态RAM(以下称为DRAM)被用作便携式终端的工作存储器来代替以往的静态RAM(以下称为SRAM)。DRAM和SRAM相比，其中构成存储器单元的元件数较少，因此，与SRAM相比可减小芯片大小，并能够使芯片成本降低。
另一方面，为了能长时间使用电池而要求安装在便携式终端中的半导体存储器是低能耗的。DRAM和SRAM不同，需要为了保持写入存储器单元的数据而定期进行刷新操作。因此，当将DRAM用作便携式终端的工作存储器时，即使在没有使用便携式终端的状态下，仅保持数据也会消耗电能，从而电池也会有消耗。
例如日本专利文献特开2003-173679号公报等中所公开的，以往的DRAM在存储器单元的非存取期间，将辅助位线的电压充电至读出放大器的电源电压的1/2(“1数据”和“0数据”之间)。由此，由于减少了刷新后的充电操作所需的电能，因此削减了待机过程中的电能消耗。另外，通过将辅助位线的一个预充电电压用作参照电压，能够使存储“1数据”的存储器单元和存储“0数据”的存储器单元的读出速度相等。
专利文献1：日本专利文献特开2003-173679号公报。
发明内容
当在存储器单元中存储“1数据”和存储“0数据”时，数据因泄漏而消失的条件不同。在“1数据”的情况下，主要的泄漏成分是存储器单元的连接泄漏(conjunction leak)电流，在“0数据”的情况下，主要的泄漏成分是经由存储器单元的电容器绝缘膜的泄漏电流。连接泄漏电流具有温度依存性，温度越高，泄漏量越大。而经由电容器绝缘膜的泄漏电流没有温度依存性。即，即使在高温下，泄漏量也不会增加。
因此，存储器单元的数据保持时间在连接泄漏电流增加的高温时(存储“1数据”时)最差。当数据保持期间变短时，需要缩短刷新周期，使待机电流增加。
本发明的目的在于削减具有动态存储器单元的半导体存储器的电能消耗。特别是通过增加高温时的存储器单元的数据保持时间来延长刷新周期，削减待机电流。
在本发明的第一方式中，预充电电压生成电路根据周围温度输出多种预充电电压的某一种。预充电电路在动态存储器单元的非存取过程中，将从预充电电压生成电路供给的预充电电压提供给位线。读出放大器对从动态存储器单元读取到位线上的数据信号的电压和所供给的预充电电压的差进行放大。即，预充电电压被用作参照电压。通过预充电电压的改变，能够改变读出放大器放大的数据信号的读出余量。通过提高读出余量来延长存储器单元的数据保持时间。一般地，保持“1数据”的存储器单元的数据保持时间随着周围温度的升高而缩短。因此，通过根据温度来改变预充电电压，能够延长“1数据”的数据保持时间。其结果是，能够降低存储器单元的刷新频率，并能够减少电能消耗。特别是增大了仅周期性执行刷新操作的待机期间的待机电流的削减效果。
在本发明第一实施方式的优选例中，当周围温度在临界温度以下时，预充电电压生成电路输出第一预充电电压，当周围温度高于临界温度时，输出第二预充电电压。即，预充电电压生成电路根据周围温度输出两种类型的预充电电压的某一种。通过将根据周围温度切换的预充电电压的类型限制在最少，能够使切换控制变容易，从而能够防止电路规模的增大。
在本发明第一实施方式的优选例中，读出放大器通过放大操作而将位线的电压变成电源电压VII或者接地电压。预充电电压生成电路输出的第一和第二预充电电压分别是VII/2和比VII/2低的电压。如上所述，保持“1数据”的存储器单元的数据保持时间随着周围温度的升高而变短。通过在高温时降低预充电电压来增加“1数据”的读出余量，能够延长数据保持时间的最差值。其结果是，能够降低刷新频率，削减待机电流。
在本发明第一实施方式的优选例中，读出放大器通过放大操作而将位线的电压变成电源电压VII或者接地电压。预充电电压生成电路输出的第一和第二预充电电压分别是比VII/2高的电压和VII/2。即，预充电电压在低温时升高，“1数据”的读出余量减少，“0数据”的读出余量增加。通过减少读出余量本来就够用的低温时的“1数据”的读出余量来分配给“0数据”的读出余量，能够延长低温时的数据保持时间(最差值)。其结果是，能够降低刷新频率，削减待机电流。
在本发明第一实施方式的优选例中，预充电电压生成电路能够根据周围温度的变化生成连续变化的预充电电压。例如，在半导体存储器中形成输出基于周围温度的模拟值的传感器。预充电电压生成电路输出基于从温度传感器输出的模拟值的预充电电压。周围温度越低，预充电电压生成电路就会将预充电电压设定得越高，周围温度越高，就会将预充电电压设定得越低。通过依存于周围温度来使预充电电压连续变化，能够根据周围温度来高精度地控制数据保持时间。
在本发明第一实施方式的优选例中，温度传感器检测周围温度、并作为温度检测信号进行输出。预充电电压生成电路根据从温度传感器输出的温度检测信号来输出预充电电压的某一个。通过将温度传感器内置于半导体存储器中，能够正确地检测周围温度。其结果是，能够高精度地生成预充电电压，并能够根据周围温度高精度地控制数据保持时间。
在本发明第一实施方式的优选例中，预充电电压生成电路根据在外部端子接收的、表示周围温度的温度检测信号来输出多种预充电电压的某一种。例如，当温度传感器内置于安装了半导体存储器的系统中时，利用该温度传感器的输出来生成预充电电压，由此能够防止电路变冗长，从而能够削减系统成本。
附图说明
图1是示出本发明半导体存储器的第一实施方式的框图；
图2是示出图1所示的预充电电压生成电路的详细情况的电路图；
图3是示出图1所示的存储器核心的详细情况的电路图；
图4是示出在第一实施方式中从存储器单元读出“1数据”时存储器核心的动作的波形图；
图5是示出在第一实施方式中从存储器单元读出“0数据”时存储器核心的动作的波形图；
图6是示出本发明之前的高温时的读出动作的波形图；
图7是示出第一实施方式的数据保持时间和温度的关系的说明图；
图8是示出本发明的半导体存储器的第二实施方式的框图；
图9是示出图8所示的预充电电压生成电路24A的详细情况的框图；
图10是示出第二实施方式的数据保持时间和温度的关系的说明图；
图11是示出本发明的半导体存储器的第三实施方式的框图；
图12是示出第三实施方式的数据保持时间和温度的关系的说明图；
图13是示出本发明的半导体存储器的第四实施方式的框图；
图14是示出在第四实施方式中从存储器单元读出“1数据”时存储器核心的动作的波形图；
图15是示出本发明的半导体存储器的第五实施方式的框图；
图16是示出本发明的半导体存储器的第六实施方式的框图。
具体实施方式
下面参照附图说明本发明的实施方式。图中的双圆形表示外部端子。图中用粗线表示的信号线由多条构成。另外，粗线连接的模块的一部分由多个电路构成。经由外部端子供给的信号使用与端子名称相同的标号。另外，在传输信号的信号线中使用与信号名称相同的标号。
图1示出了本发明的半导体存储器的第一实施方式。在硅基板上使用CMOS工艺将该半导体存储器形成为动态RAM芯片(以下称为DRAM)。DRAM例如被用于安装在便携式电话等便携式仪器的工作存储器中。
DRAM具有：指令解码器10、刷新控制电路12、刷新地址计数器14、核心控制电路16、读出放大器控制电路18、预充电控制电路20、温度传感器22、预充电电压生成电路24、地址输入电路26、数据输入输出电路28、地址切换电路30、以及存储器核心32。另外在图1中仅示出了为进行本发明的说明所需的主要信号。
指令解码器10接收从外部端子供给的指令信号CMD(例如，芯片选择信号/CS、行地址选通脉冲信号/RAS、列地址选通脉冲信号/CAS、写入使能信号/WE等)。指令解码器10根据接收到的指令信号CMD，输出用于执行读出操作的读出控制信号RDZ、用于执行写入操作的写入控制信号WRZ、以及用于执行刷新操作的刷新控制信号REFZ等。
刷新控制电路12响应刷新控制信号REFZ，输出内部刷新控制信号IREFZ。刷新地址计数器14在DRAM为自动刷新模式以及自刷新模式时进行操作。自刷新模式是仅周期性执行刷新操作的工作模式。刷新地址计数器14响应内部刷新控制信号IREFZ或者从内置的刷新定时器输出的刷新请求信号来进行记数操作，并依次生成刷新地址信号REFAD。
当核心控制电路16接收读出控制信号RDZ、写入控制信号WRZ以及内部刷新控制信号IREFZ的某一个时，输出行定时信号RASZ、字定时信号TWZ等。行定时信号RASZ是用于使存储器核心30动作的基本定时信号。字定时信号TWZ是确定字线WL的激活期间的定时信号。
为了使内部行地址信号IRAD表示的区域的读出放大器SA动作，读出放大器控制电路18与行定时信号RASZ同步地激活与该区域对应的读出放大器激活信号PSA、NSA。为了停止内部行地址信号IRAD表示的区域的预充电电路PRE的动作，预充电控制电路20与行定时信号RASZ同步地将与该区域对应的预充电信号PREZ失活为低电平。
温度传感器22检测DRAM的芯片温度(周围温度)，并根据检测温度而输出温度检测信号TEMP。具体地说，当周围温度比预先设定的临界温度BT1(参照图7，例如为40℃)低时，温度检测信号TEMP被设定为高电平，当周围温度比临界温度BT1高时，温度检测信号TEMP被设定为低电平。
在预充电电压生成电路24中，当温度检测信号TEMP为高电平时，预充电电压VPR被设定成内部电源电压VII的一半(VII/2)，当温度检测信号TEMP为低电平时，预充电电压VPR被设定成低于VII/2的值。在这里，预充电电压VPR被用作存储器单元MC在非存取时的位线BL、/BL的复位电压(均衡电压)。
在这里，内部电源电压VII是用图中未示出的内部电源电压生成电路对经由电源端子从DRAM的外部供给的外部电源电压VDD进行降压而生成的。
地址输入电路26接收从地址端子供给的地址信号AD，并将接收的信号作为行地址信号RAD以及列地址信号CAD输出。供给行地址信号RAD是为了在读出操作、写入操作以及刷新操作中选择字线WL和读出放大器SA，并同时选择失活的预充电电路PRE。供给列地址信号CAD是为了在读出动作以及写入动作中选择位线BL、/BL。
数据输入输出电路28在读出操作时，将从存储器核心32经由公共数据总线CDB传输的读出数据输出给外部端子DQ。数据输入输出电路28在写入操作时，经由外部端子DQ接收写入数据，并将接收的数据经由公共数据总线CDB传输给存储器核心32。
当执行读出操作、写入操作，或者响应来自DRAM外部的刷新指令而执行刷新操作时，地址切换电路30将行地址信号RAD作为内部行地址信号IRAD输出。当在自动刷新模式中或者在自刷新模式中执行刷新操作时，地址切换电路30将刷新地址信号REFAD作为内部行地址信号IRAD输出。即，在读出操作、写入操作、以及响应刷新指令的刷新操作中，选择从外部供给的行地址信号RAD，在自动刷新模式和自刷新模式中的刷新操作中，选择在内部生成的刷新地址信号REFAD。
存储器核心32具有：存储器阵列ARY、行解码器RDEC、列解码器CDEC、读出放大器SA、预充电电路PRE、读出缓冲器(sense buffer)SB以及写放大器WA。存储器阵列ARY具有被配置成矩阵状的多个易失性存储器单元MC(动态存储器单元)和连接在存储器单元MC上的多个字线WL和多个位线对BL、/BL。
存储器单元MC具有用于将数据作为电荷进行保持的电容器、和配置在该电容器和位线BL(或者/BL)之间的传输晶体管。传输晶体管的栅极连接在字线WL上。
行解码器RDEC具有图中未示出的主字解码器和子字解码器。主字解码器根据内部行地址信号IRAD选择某一条主字线。子字解码器根据内部行地址信号IRAD来选择与被激活的主字线对应的四条字线WL中的一条。列解码器CDEC根据列地址信号CAD来输出列线信号，该列线信号用于使分别连接位线BL、/BL和局部地址总线LDB、/LDB的列开关(图中未示出)接通。
在读出放大器激活信号PSA、NSA分别为低电平、高电平期间激活读出放大器SA。预充电电路PRE在预充电信号PREZ为高电平期间被激活，并向位线BL、/BL供给预充电电压VPR。
读出缓冲器部SB在读出操作时放大局部数据总线LDB、/LDB上的读出数据的信号量，并将其输出给公共数据总线CDB。写放大部WA在写入操作时放大公共数据总线CDB上的写入数据的信号量，并将其输出给局部数据总线LDB、/LDB。
图2详细示出了图1所示的预充电电压生成电路24。预充电电压生成电路24具有参照电压生成部34、开关部36以及预充电电压生成部38。
参照电压生成部34具有串联连接在内部电源线VII和接地线VSS之间的多个高电阻。从相邻的两个电阻的连接节点分别输出参照电压V1～V4。开关部36具有CMOS传输栅极和控制这些CMOS传输栅极的逆变器。当温度检测信号TEMP为高电平时，开关部36将参照电压V3、V4作为参照电压REFL、REFH供给预充电电压生成部38，当温度检测信号TEMP为低电平时，开关部36将参照电压V1、V2作为参照电压REFL、REFH供给预充电电压生成部38。
预充电电压生成部38具有一对差动放大器40(电流镜)和推挽式输出电路42。各差动放大器40将参照电压REFL或REFH与从输出电路42反馈的预充电电压VPR进行比较，并根据比较结果向预充电电压线VPR输出高电平或低电平。输出电路42由串联连接在内部电源线VII和接地线VSS之间的pMOS晶体管和nMOS晶体管构成。pMOS晶体管和nMOS晶体管的源极分别与内部电源线VII和接地线VSS连接。接收参照电压REFL的差动放大器40的输出与pMOS晶体管的栅极连接。接收参照电压REFH的差动放大器40的输出与nMOS晶体管的栅极连接。
通过预充电电压生成部38的动作，当温度检测信号TEMP为高电平时(周围温度低的时候)，将预充电电压VPR设定在参照电压V3～V4之间，当温度检测信号TEMP为低电平时(周围温度高的时候)，将预充电电压VPR设定在参照电压V1～V2之间。即，与周围温度低时相比，预充电电压VPR在周围温度高时比较低。
图3示出了图1所示的存储器核心32的具体结构。预充电电路PRE由用于将辅助位线BL、/BL分别连接在预充电电压线VPR上的一对nMOS晶体管和用于相互连接位线BL、/BL的nMOS晶体管构成。预充电电路PRE的nMOS晶体管的栅极接收充电信号PREZ。预充电电路PRE在接收高电平的充电信号PREZ期间，向位线BL、/BL供给预充电电压VPR，同时使位线BL、/BL均衡。
读出放大器SA具有输入和输出相互连接的一对锁存器，并且为了将锁存器的电源端子、接地端子分别连接在内部电源线VII和接地线VSS上，还具有pMOS晶体管和nMOS晶体管。各个锁存器的输入(也是另一锁存器的输出)与位线BL或者/BL连接。pMOS晶体管和nMOS晶体管的栅极分别连接在读出放大器激活信号PSA、NSA的信号线上。读出放大器SA与读出放大器激活信号PSA、NSA的激活同步地进行操作，放大位线BL、/BL上的数据的信号量。
列开关CSW由连接位线BL和局部数据总线LDB的nMOS晶体管以及连接位线/BL和局部数据总线/LDB的nMOS晶体管构成。各nMOS晶体管的栅极接收在列解码器CDEC生成的列线信号CL。进行读出操作时，在读出放大器SA放大的位线BL、/BL上的读出数据信号经由列开关CSW被传递给局部数据总线LDB、/LDB。进行写入操作时，经由局部数据总线LDB、/LDB供给的写入数据信号经由位线BL、/BL被写入存储器单元MC。
图4示出了在第一实施方式中从存储器单元MC读出“1数据”时存储器核心32的动作。另外，当周围温度在临界温度BT1(例如40℃)以下时，预充电电压VPR被设定成VII/2，当周围温度超过临界温度BT1时，即高温时，预充电电压VPR被设定成仅比VII/2低VP。图中的粗线表示执行读出操作的存储器单元MC的单元电压STR。
首先，当供给读出指令或者刷新指令时，通过核心控制电路16的控制，与包括进行存取的存储器单元MC的区域对应的预充电信号PREZ被失活为低电平，位线BL、/BL的预充电操作停止(图4(a))。接着，字线WL被激活，从存储器单元MC例如向位线BL读出“1数据”。由于位线/BL被保持为预充电电压VPR，因此，在位线BL、/BL中产生电压差(图4(b))。另外，字线WL的激活电压不局限于外部电源电压VDD。例如，也可以使用对外部电源电压VDD进行了升压的升压电压。
之后，读出放大器激活信号PSA、NSA被激活，读出放大器SA开始放大操作。读出放大器SA放大位线BL和预充电电压VPR(位线/BL的电压；参照电压)的电压差。其结果是，位线BL、/BL的电压分别变化至内部电源电压VII和接地电压VSS(图4(c))。存储器单元MC的单元电压STR虽然在存储器单元MC连接位线BL时暂时下降，但通过读出放大器SA的放大操作上升至内部电源电压VII。即，将“1数据”写回存储器单元MC(图4(d))。
接着，字线WL被失活，位线BL和存储器单元MC的连接被解除(图4(e))。之后，读出放大器激活信号PSA、NSA被失活，读出放大器SA停止放大操作(图4(f))。另外，预充电信号PREZ被激活，位线BL、/BL被设定为预充电电压VPR(图4(g))。
当周围温度高于临界温度BT1时，即高温时，保持“1数据”的单元电压STR因连接泄漏电流的缘故而减少(图4(h))。此时，由于作为差动放大读出放大器SA时的参照电压的预充电电压VPR比低温时有所下降，因此，“1数据”的读出余量和“0数据”的读出余量相同，为VII/2—VP(图4(i))。通过将富余的“0数据”的读出余量的一部分分配给“1数据”的读出余量，“1数据”的读出余量相对增加。从而能够延长数据保持时间的最差值，并能够延长刷新周期。由于刷新的频率降低了，因此能够削减电能消耗。特别是能够削减待机电流。其结果是，在安装了本发明的DRAM的便携式终端中，能够抑制电池的消耗。
图5示出了在第一实施方式中从存储器单元MC读出“0数据”时存储器核心32的动作。对于与图4相同的动作省略对其详细说明。预充电信号PREZ、字线WL、读出放大器激活信号PSA、NSA的波形和图4相同。
当周围温度高于临界温度BT1时、即高温时，在存储器单元保持着“0数据”的情况下，单元电压STR的减少由于经由没有温度依存性的电容绝缘膜的泄漏电流而减少。另一方面，如图4所示，为了在高温时延长“1数据”的数据保持时间，当周围温度高于临界温度BT1时，将预充电电压VPR设定为VII/2-VP。因此，在周围温度高于临界温度BT1时的“0数据”的读出余量比周围温度在临界温度BT1以下时有所减少。但是如上所述，通过将“0数据”的读出余量的减少部分分配给“1数据”的读出余量的增加部分，高温时的数据保持时间(最差值)比以往增加了。
图6示出了在本发明之前高温时的存储器核心的读出动作。对于与图4相同的动作省略其详细说明。预充电信号PREZ、字线WL、读出放大器激活信号PSA、NSA的波形和图4相同。
以往的预充电电压VPR恒定(VII/2)，与周围温度没有关系。因此，“1数据”的读出余量在单元电压STR因连接泄漏电流的缘故而下降的高温时有所下降(图6(a))。另一方面，由于“0数据”的读出余量没有温度依存性，因此高温时也和低温时相同。从而在高温时，“1数据”的读出余量和“0数据”的读出余量的差增大。其结果是，数据保持时间的最差值因高温时“1数据”的读出余量的下降而缩短，从而需要提高刷新频率。
图7示出了第一实施方式的DRAM的数据保持时间和温度的关系。细实线表示预充电电压VPR为VII/2时的特性，单点划线表示预充电电压VPR为VII/2-VP时的特性。粗实线表示本发明的DRAM的数据保持时间(最差值)，粗虚线表示以往的DRAM的数据保持时间(最差值)。
在该示例中，预充电电压VPR为VII/2时的“1数据”的特性线和预充电电压VPR为VII/2-VP时的“0数据”的特性线相交的温度被设定为临界温度BT1。
如上所述，当周围温度比临界温度BT1高时，预充电电压VPR被设定为VII/2-VP。因此，如图中粗箭头所示，“1数据”的数据保持时间延长，“0数据”的数据保持时间缩短。但在高温状态下，“0数据”的数据保持时间比“1数据”的数据保持时间长。因此，通过应用本发明，能够延长表示DRAM的性能的数据保持时间(最差值)。其结果是，能够降低刷新频率，削减待机电流。
以上，在第一实施方式中，当周围温度超过临界温度BT1时，将预充电电压VPR从VII/2变成VII/2-VP。因此，能够增加“1数据”的读出余量，延长“1数据”的数据保持时间。其结果是，能够降低存储器单元MC的刷新频率，减少电能消耗。特别是能够削减仅周期性执行刷新操作的自刷新模式(待机期间)中的消耗电流(待机电流)。
通过根据周围温度来生成两种类型的预充电电压VPR中的某一种，能够使预充电生成电路24的切换控制变得容易，从而能够防止电路规模的增大。其结果是，能够防止DRAM的芯片大小的增加。
通过将温度传感器22内置于DRAM中，能够正确检测周围温度。其结果是，能够以高精度生成预充电电压VPR，并能够根据周围温度高精度地控制数据保持时间。
图8示出了本发明的半导体存储器的第二实施方式。对于与第一实施方式相同的要素标以相同的标号，并省略其详细说明。该半导体存储器是在硅基板上使用CMOS工艺而作为DRAM芯片来形成的。DRAM例如被用于安装在便携式电话等便携式仪器上的工作存储器中。
DRAM具有温度传感器22A和预充电电压生成电路24A以代替第一实施方式的温度传感器22以及预充电电压生成电路24。其他结构和第一实施方式相同。
温度传感器22A根据周围温度输出两比特的温度检测信号TEMP1—0。即，温度传感器22A检测周围温度是否包含在四个温度区域(图10的TP1～TP4)的某一个中，并将检测结果传给预充电电压生成电路24A。预充电电压生成电路24A根据温度检测信号TEMP1-0来生成三种预充电电压VPR的某一种，并将生成的预充电电压VPR(图10的VPR1～VPR4)供给预充电电路PRE。
图9详细示出了图8所示的预充电电压生成电路24A。预充电电压生成电路24A具有：参照电压生成部34A、开关部36A以及预充电电压生成部38。
参照电压生成部34A具有串联连接在内部电源线VII和接地线VSS之间的多个高电阻。从相邻的两个电阻的连接节点分别输出参照电压V5～V10。开关部36A根据温度检测信号TEMP1-0来选择参照电压V5～V10中的某两个，并将所选电压作为参照电压REFL、REFH(REFL<REFH)供给预充电电压生成部38。
预充电电压生成部38根据参照电压REFL、REFH，将四种类型的预充电电压VPR1～VPR4(VPR1>VPR2>VPR3>VPR4)中的某一个作为预充电电压VPR来生成。和第一实施方式相同，周围温度越高，预充电电压VPR被设定得越低。
图10示出了第二实施方式的DRAM的数据保持时间和温度的关系。粗实线表示本发明DRAM的数据保持时间(最坏)。在该示例中，周围温度上升并依次移到温度区域TP1～TP4，当超过临界温度BT1、BT2、BT3时，预充电电压VPR就从VPR1变成VPR2、从VPR2变成VPR3、从VPR3变成VPR4，逐渐降低。当周围温度下降时，则进行相反的变化。
以上，在第二实施方式中也能够取得和第一实施方式相同的效果。另外，通过根据周围温度来切换多种预充电电压VPR1～VPR4，能够进一步延长数据保持时间，降低刷新频率。
图11示出了本发明的半导体存储器的第三实施方式。对于与第一实施方式相同的要素标以相同的标号，并省略其详细说明。该半导体存储器是在硅基板上使用CMOS工艺而作为DRAM芯片来形成的。DRAM例如被用于安装在便携式电话等便携式仪器上的工作存储器中。
DRAM具有温度传感器22B和预充电电压生成电路24B以代替第一实施方式的温度传感器22以及预充电电压生成电路24。其它结构和第一实施方式相同。
温度传感器22B输出基于周围温度的温度检测电压VTEMP(模拟值，温度检测信号)。即，温度传感器22B根据周围温度输出连续变化的温度检测电压VTEMP。周围温度越高，温度检测电压VTEMP就越高。
预充电电压生成电路24B具有pMOS晶体管(图中未示出)，该pMOS晶体管例如在栅极接收温度检测电压VTEMP，源极连接在内部电源线VII上，从漏极输出预充电电压VPR。因此，当温度检测电压VTEMP上升时(当周围温度升高时)，预充电电压VPR下降，当温度检测电压VTEMP下降时(当周围温度降低时)，预充电电压VPR上升。即，在该实施方式中，预充电电压VPR根据周围温度连续变化。
图12示出了第三实施方式的DRAM的数据保持时间和温度的关系。粗实线表示本发明DRAM的数据保持时间(最差)。另外，示出在第二实施方式中使用的预充电电压VPR1～VPR4以用于参考。如图所示，在本实施方式中，通过预充电电压VPR的连续变化，数据保持时间也连续变化。
以上，在第三实施方式中也能够取得和第一以及第二实施方式相同的效果。另外，根据基于周围温度而连续变化的温度检测电压VTEMP来生成预充电电压VPR，由此能够使预充电电压VPR连续变化。其结果是，能够根据周围温度高精度地控制存储器单元MC的数据保持时间。另外，能够用晶体管等简易地构成预充电电压生成电路24B，而无需形成图9所示的多个电阻。
图13示出了本发明的半导体存储器的第四实施方式。对于与第一实施方式相同的要素标以相同的标号，并省略其详细说明。该半导体存储器是在硅基板上使用CMOS工艺而作为DRAM芯片来形成的。DRAM例如被用于安装在便携式电话等便携式仪器上的工作存储器中。
DRAM具有温度传感器22C和预充电电压生成电路24C以代替第一实施方式的温度传感器22以及预充电电压生成电路24。其它结构和第一实施方式相同。当周围温度比临界温度BT2(例如为10℃)高时，预充电电压生成电路24C将预充电电压VPR设定成VII/2，当周围温度比临界温度BT2低时，即低温时，将预充电电压VPR设定成比VII/2高的电压。
图14示出了在第四实施方式中从存储器单元MC读出“1数据”时存储器核心32的动作。对于与图4相同的动作省略其详细说明。预充电信号PREZ、字线WL、读出放大器激活信号PSA、NSA的波形和图4相同。
在本实施方式中，预充电电压VPR在低温时被设定得比较高。通过在低温时提高预充电电压VPR，“1数据”的读出余量减少。在常温以及高温时，“1数据”的读出余量因基于连接泄漏电流的单元电压STR的下降而减少。因此，低温时和高温时的“1数据”的读出余量RM的差有所减小。另外，由于低温时来自存储器单元MC的泄漏电流非常小，因此，读出余量本来就足够。因此，即使在低温时使预充电电压VPR上升，读出余量下降的影响也会比较小。其结果是，通过应用本发明，能够降低刷新频率，削减待机电流。
以上，在第四实施方式中也能够取得和第一实施方式相同的效果。即，通过减少读出余量本来就足够的低温时的“1数据”的读出余量，并分配给“0数据”的读出余量，能够延长低温时的数据保持时间(最差值)。其结果是，能够降低刷新频率，削减待机电流。
图15示出了本发明的半导体存储器的第五实施方式。对于与第一实施方式相同的要素标以相同的标号，并省略其详细说明。该半导体存储器是在硅基板上使用CMOS工艺而作为DRAM芯片来形成的。DRAM例如被用于安装在便携式电话等便携式仪器上的工作存储器中。
DRAM具有接收温度检测信号TEMP的温度端子(外部端子)TTEMP以代替第一实施方式的温度传感器22。其他结构和第一实施方式相同。温度检测信号TEMP从内置于安装了DRAM的便携式终端中的温度传感器输出。和第一实施方式相同，当周围温度比临界温度BT1(例如40℃)低时，内置温度检测信号TEMP被设定为高电平，当周围温度比临界温度BT1低时，内置温度检测信号TEMP被设定为低电平。
在本实施方式中，预充电电压生成电路24通过温度端子TTEMP接收从DRAM的外部供给的温度检测信号TEMP。和第一实施方式相同，当温度检测信号TEMP为高电平时，预充电电压生成电路24将预充电电压VPR设定成VII/2，当温度检测信号TEMP为低电平时，将预充电电压VPR设定成比VII/2低的值。
以上，在第五实施方式中也能够取得和第一实施方式相同的效果。另外，在安装了DRAM的便携式终端中内置有温度传感器的情况下，通过利用该温度传感器的输出，能够防止电路变得冗长，从而能够削减系统成本。
图16示出了本发明的半导体存储器的第六实施方式。对于与第一实施方式相同的要素标以相同的标号，并省略其详细说明。该半导体存储器是在硅基板上使用CMOS工艺而作为模拟静态RAM芯片(以下称为模拟SRAM)来形成的。模拟SRAM例如被用于安装在便携式电话等便携式仪器上的工作存储器中。
模拟SRAM具有DRAM的存储器核心，并具有SRAM的接口。模拟SRAM不从外部接收刷新指令，而是在芯片内部定期执行刷新操作，保持写入存储器核心的数据。没有从外部接收存取请求(读出指令或者写入指令)的期间为待机期间，此时的消耗电流为待机电流。即，在待机期间中，和DRAM的自刷新模式相同，仅周期性执行刷新操作。
模拟SRAM具有指令解码器10E、刷新定时器12E、刷新地址计数器14、判定电路44、核心控制电路16E、读出放大器控制电路18、预充电控制电路20、温度传感器22、预充电电压生成电路24、地址输入电路26、数据输入输出电路28、地址切换电路30、以及存储器核心32。在图1中仅示出本发明说明所需的主要信号。
指令解码器10E接收从外部端子供给的指令信号CMD(例如，芯片使能信号/CE、写入使能信号/WE、输出使能信号/OE等)。指令解码器10根据接收的指令信号CMD，输出用于执行读出操作的读出控制信号RDZ、以及用于执行写入操作的写入控制信号WRZ。在模拟SRAM中，刷新指令不是从外部接收，而是只在芯片内部产生。刷新定时器12E以规定的周期输出刷新请求信号RREQ。
判定电路44决定使从外部供给的读出指令以及写入指令(指令信号CMD)和在内部产生的刷新指令(刷新请求信号RREQ)哪一个优先，并将读出控制信号RDPZ、写入控制信号WRPZ以及刷新控制信号REFPZ的某一个输出给核心控制电路16E。在核心控制电路16E的功能中，除了接收刷新控制信号REFPZ以代替内部刷新控制信号IREFZ之外，其它和第一实施方式的核心控制电路18相同。刷新地址计数器14响应刷新请求信号RREQ进行记数操作，并依次生成刷新地址信号REFAD。
以上，在第六实施方式中也能够取得和第一实施方式相同的效果。即，在模拟SRAM中，也能够通过应用本发明来降低刷新频率，削减待机电流。
在上述的第二至第五实施方式中，针对应用于DRAM的示例对本发明进行了叙述。本发明不限定于所述实施方式。例如，也可以将第二实施方式的温度传感器22A和预充电电压生成电路24A、第三实施方式的温度传感器22B和预充电电压生成电路24B、第四实施方式的温度传感器22C和预充电电压生成电路24C、以及第五实施方式的外部端子TEMP分别应用于模拟SRAM中。
在上述实施方式中，对将本发明应用于DRAM芯片或者模拟SRAM芯片中的示例进行了叙述。但本发明不限定于所述实施方式。例如，将本发明应用于安装在系统LSI中的DRAM核心或者模拟SRAM核心中也能够取得同样的效果。
以上对本发明进行了详细说明，但上述实施方式及其变形例只是本发明的一个示例，本发明不局限于此。很明显，可在不脱离本发明的范围内进行各种变形。
工业实用性
通过将本发明应用于具有动态存储器单元的半导体存储器中，能够延长刷新周期，并能够减少电能消耗以及待机电流。

Claims (6)

1.一种半导体存储器，其特征在于，包括：
动态存储器单元；
与所述动态存储器单元连接的位线；
第一预充电电压生成电路，根据周围温度输出多种预充电电压的某一个；
预充电电路，在所述动态存储器单元的非存取过程中，将从所述第一预充电电压生成电路供给的预充电电压提供给位线；
读出放大器，对从所述动态存储器单元读取到所述位线上的数据信号的电压和所供给的预充电电压的差进行放大；
所述第一预充电电压生成电路包括：
参照电压生成电路，生成第一参照电压、比所述第一参照电压高的第二参照电压、比所述第二参照电压高的第三参照电压、以及比所述第三参照电压高的第四参照电压；
开关电路，当生成了表示所述周围温度比预先设定的临界温度低的温度检测信号时，选择所述第三参照电压和所述第四参照电压，当生成了表示所述周围温度比所述临界温度高的所述温度检测信号时，选择所述第一参照电压和所述第二参照电压；以及
第二预充电电压生成电路，生成所述第三参照电压和所述第四参照电压间的第一预充电电压，并生成所述第一参照电压和所述第二参照的电压间的比所述第一预充电电压低的第二预充电电压。
2.如权利要求1所述的半导体存储器，其特征在于，
所述读出放大器通过放大操作而使所述位线的电压变成电源电压VII或者接地电压，
所述第一预充电电压具有VII/2的电压，所述第二预充电电压具有比VII/2低的电压。
3.如权利要求1所述的半导体存储器，其特征在于，
所述读出放大器通过放大操作而使所述位线的电压变成电源电压VII或者接地电压，
所述第一预充电电压具有比VII/2高的电压，所述第二预充电电压具有VII/2的电压。
4.如权利要求1所述的半导体存储器，其特征在于，
还包括接收表示周围温度的温度检测信号的外部端子，
所述第一预充电电压生成电路根据所述温度检测信号来输出所述第一或第二预充电电压的某一个。
5.如权利要求1所述的半导体存储器，其特征在于，
所述第二预充电电压生成电路具有所述第一或第二预充电电压的反馈线。
6.如权利要求1所述的半导体存储器，其特征在于，
具有生成所述温度检测信号的温度传感器。
CN2004800430131A 2004-06-22 2004-06-22 半导体存储器 Expired - Fee Related CN1954389B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/008741 WO2005124786A1 (ja) 2004-06-22 2004-06-22 半導体メモリ

Publications (2)

Publication Number Publication Date
CN1954389A CN1954389A (zh) 2007-04-25
CN1954389B true CN1954389B (zh) 2012-10-03

Family

ID=35509966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800430131A Expired - Fee Related CN1954389B (zh) 2004-06-22 2004-06-22 半导体存储器

Country Status (4)

Country Link
US (1) US7580303B2 (zh)
JP (1) JP4550053B2 (zh)
CN (1) CN1954389B (zh)
WO (1) WO2005124786A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
US7830690B2 (en) 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
JP4920398B2 (ja) * 2006-12-20 2012-04-18 株式会社東芝 電圧発生回路
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
JP5165974B2 (ja) * 2007-09-10 2013-03-21 パナソニック株式会社 半導体記憶装置
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
JP2009123292A (ja) * 2007-11-15 2009-06-04 Toshiba Corp 半導体記憶装置
KR20090075063A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
TWI398874B (zh) * 2008-03-17 2013-06-11 Elpida Memory Inc 具有單端感測放大器之半導體裝置
JP5303985B2 (ja) 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
KR100908533B1 (ko) * 2008-05-26 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법
US8760951B2 (en) 2008-05-26 2014-06-24 SK Hynix Inc. Method of reading data in a non-volatile memory device
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US7755948B2 (en) * 2008-08-19 2010-07-13 Agere Systems Inc. Process and temperature tolerant non-volatile memory
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
US8004918B2 (en) * 2009-03-25 2011-08-23 Infineon Technologies Ag Memory cell heating elements
TWI512758B (zh) * 2012-01-18 2015-12-11 United Microelectronics Corp 記憶體裝置以及讀取位元線的電壓判讀方法
JP5974494B2 (ja) * 2012-01-19 2016-08-23 富士通セミコンダクター株式会社 半導体記憶装置の内部電圧生成回路
JP6071683B2 (ja) * 2013-03-25 2017-02-01 シチズン時計株式会社 不揮発性半導体記憶装置
US10269417B2 (en) * 2014-03-05 2019-04-23 Intel Corporation Apparatus for adaptive write assist for memory
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20160099887A (ko) * 2015-02-13 2016-08-23 에스케이하이닉스 주식회사 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치
JP6552086B2 (ja) * 2015-03-13 2019-07-31 シナプティクス・ジャパン合同会社 ドライバ及び液晶表示パネルの駆動方法
US9607705B1 (en) 2015-09-04 2017-03-28 Micron Technology, Inc. Apparatuses and methods for charging a global access line prior to accessing a memory
US9583160B1 (en) 2015-09-04 2017-02-28 Micron Technology, Inc. Apparatuses including multiple read modes and methods for same
US9959915B2 (en) * 2015-12-11 2018-05-01 Sandisk Technologies Llc Voltage generator to compensate for process corner and temperature variations
CN108109645A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
KR20180069177A (ko) * 2016-12-14 2018-06-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
JP2020035501A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 メモリシステム及びストレージシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5782279A (en) * 1980-11-04 1982-05-22 Fujitsu Ltd Semiconductor storage device
US4413330A (en) * 1981-06-30 1983-11-01 International Business Machines Corporation Apparatus for the reduction of the short-channel effect in a single-polysilicon, one-device FET dynamic RAM array
JPS6083293A (ja) * 1983-10-14 1985-05-11 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPH01192098A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体記憶装置
JPH08297974A (ja) * 1995-04-24 1996-11-12 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH0935474A (ja) * 1995-07-19 1997-02-07 Fujitsu Ltd 半導体記憶装置
JPH1153882A (ja) * 1997-08-05 1999-02-26 Hitachi Ltd 半導体記憶装置
KR100298432B1 (ko) 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
DE19852430C2 (de) 1998-11-13 2000-09-14 Siemens Ag Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
JP2000285672A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd メモリデバイス
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP3762599B2 (ja) * 1999-12-27 2006-04-05 富士通株式会社 電源調整回路及びその回路を用いた半導体装置
JP4259739B2 (ja) * 2000-10-13 2009-04-30 パナソニック株式会社 半導体記憶装置
JP2002358799A (ja) * 2001-05-30 2002-12-13 Nec Microsystems Ltd セルフリフレッシュ機能を備えた半導体記憶装置およびその検査方法
JP2003115720A (ja) * 2001-10-09 2003-04-18 Nippon Precision Circuits Inc 温度補償型発振器とその調整方法及び温度補償型発振用集積回路
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
JP3874655B2 (ja) 2001-12-06 2007-01-31 富士通株式会社 半導体記憶装置、及び半導体記憶装置のデータアクセス方法
JP2003288786A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
US20030227809A1 (en) * 2002-06-05 2003-12-11 Schwartz Kurt S. Temperature-adjusted pre-charged reference for an integrated circuit 1T/1C ferroelectric memory
JP2004085384A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 温度センサ回路、半導体集積回路及びその調整方法
JP2004128540A (ja) * 2002-09-30 2004-04-22 Matsushita Electric Ind Co Ltd クロック信号生成回路

Also Published As

Publication number Publication date
JPWO2005124786A1 (ja) 2008-04-17
US7580303B2 (en) 2009-08-25
US20070091703A1 (en) 2007-04-26
CN1954389A (zh) 2007-04-25
WO2005124786A1 (ja) 2005-12-29
JP4550053B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
CN1954389B (zh) 半导体存储器
US7317650B2 (en) Semiconductor memory
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
JP4437710B2 (ja) 半導体メモリ
JP5151106B2 (ja) 半導体メモリおよびシステム
EP1039471B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6834021B2 (en) Semiconductor memory having memory cells requiring refresh operation
JP2011248971A (ja) 半導体装置
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
JPH05266657A (ja) ダイナミック型半導体メモリ
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
JP2003208787A (ja) ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法
JP4229230B2 (ja) ダイナミック型半導体記憶装置及びそのビット線プリチャージ方法
JP4440118B2 (ja) 半導体メモリ
US20050105372A1 (en) Semiconductor memory
KR100443791B1 (ko) 리플래쉬 기능을 갖는 반도체 메모리 소자
KR100287889B1 (ko) 셀프 리프레쉬 회로
CN100520964C (zh) 半导体存储器
JP5974494B2 (ja) 半導体記憶装置の内部電圧生成回路
WO2004079745A1 (ja) 半導体メモリおよびダイナミックメモリセルの電荷蓄積方法
JP2002260383A (ja) 半導体記憶装置
KR20050000719A (ko) 향상된 기준 전압 발생 스킴을 갖는 반도체 메모리 장치
JP2008299932A (ja) 半導体記憶装置
KR20040059771A (ko) 안정한 셀플레이트전압을 가지는 반도체메모리장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20210622

CF01 Termination of patent right due to non-payment of annual fee