JP2003288786A

JP2003288786A - 半導体装置

Info

Publication number: JP2003288786A
Application number: JP2002091616A
Authority: JP
Inventors: Tsukasa Hagura; 司羽倉; Masaki Tsukide; 正樹築出
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-28
Filing date: 2002-03-28
Publication date: 2003-10-10
Also published as: US6717878B2; US20030185031A1

Abstract

(57)【要約】【課題】セルフリフレッシュ周期はデータ保持能力が
低下する高温時の設定しているため、常温では必要以上
に短い周期でリフレッシュが行なわれる。【解決手段】第１の参照電流発生回路(１)で第１の温
度特性を有する第１の参照電流を、第２の参照電流発生
回路(２)で第２の温度特性を有する第２の参照電流を発
生させる。温度特性増倍回路(３)は、第１の参照電流お
よび第２の参照電流の電流差を用いて、第１の参照電流
を電流増幅し、第１の温度特性よりも高い第３の温度特
性を持つ参照電流を発生させ、その参照電流をリングオ
シレータ(Ｘ)に供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＤＲＡＭのごと
きリフレッシュ動作が必要な半導体記憶装置に関するも
のである。

【０００２】

【従来の技術】半導体記憶装置である例えばＤＲＡＭで
は、データ保持のためにリフレッシュ(これをセルフリ
フレッシュという)を周期的に行う必要がある。そのた
めの従来のセルフリフレッシュ周期制御回路を図７に示
す。１は参照電流発生回路であり、Ｐ型ＭＯＳ(以下Ｐ
ＭＯＳ)トランジスタＰ１、Ｐ２、Ｎ型ＭＯＳ(以下ＮＭ
ＯＳ)トランジスタＮ１、Ｎ２、抵抗Ｒ１で構成されて
いる。この参照電流発生回路１の出力が、リングオシレ
ータ回路Ｘに入力されている。

【０００３】図８にそのリングオシレータＸの回路構成
を示す。トランジスタの対が奇数組みあり、その最終段
の出力が初段にフィードバックされることにより、ある
周期で発振する。その周期は、これに供給されれ参照電
流が大きくなると短くなる。その発振周期でもってセル
フリフレッシュを行う。従ってセルフリフレッシュの周
期の温度特性は、参照電流発生回路１が出力する電流の
温度特性に一致する。

【０００４】通常、この構成の参照電流発生回路１の温
度特性はほぼ１、即ち、温度特性が殆ど無いため、リン
グオシレータＸの温度特性も殆どなく、従って周囲温度
に拘わらずほぼ一定の周期でセルフリフレッシュが行わ
れるようになっている。

【０００５】

【発明が解決しようとする課題】ところで、ＤＲＡＭで
のデータ保持能力は高温で悪くなるため、セルフリフレ
ッシュ周期は高温時でリフレッシュ周期が最適となるよ
うに設定している。しかし、常温では高温時の場合より
リフレッシュ保持能力が高いにも拘わらず、高温時に設
定した周期でもってセルフリフレッシュが行われるた
め、ＤＲＡＭリフレッシュ能力以上に短い周期でセルフ
リフレッシュで行なうことになり、このため常温時の消
費電流が増加してしまうという課題があった。

【０００６】この発明は、常温時に消費電流が増加する
という課題をなくすためになされたものであり、常温時
にはセルフリフレッシュの周期を長くした半導体記憶装
置を提供するものである。

【０００７】

【課題を解決するための手段】請求項１の発明は、第１
の温度特性を有する第１の参照電流を発生する第１の参
照電流発生回路(１)と、第２の温度特性を有する第２の
参照電流を発生する第２の参照電流発生回路(２)と、第
１の参照電流および第２の参照電流の電流差を用いて、
一方の参照電流の温度特性を増倍する温度特性増倍回路
(３)と、この温度特性増倍回路の出力により動作が制御
される内部回路を備えることを特徴とする。

【０００８】請求項２の発明は、第１の温度特性を有す
る第１の参照電流を発生する第１の参照電流発生回路
(１)と、第２の温度特性を有する第２の参照電流を発生
する第２の参照電流発生回路(２)と、第１の参照電流お
よび第２の参照電流の電流差を用いて、一方の参照電流
を増幅して第３の温度特性を有す参照電流を発生する温
度特性増倍回路(３)と、この温度特性増倍回路の出力に
より動作が制御される内部回路を備えることを特徴とす
る。

【０００９】請求項３の発明は、上記請求項１もしくは
２の温度特性増倍回路(３)が、ゲートに上記第１の参照
電流が入カされ、ソースが第１の電源に接続される第１
のＰ型ＭＯＳトランジスタ(Ｐ５)と、ゲートに上記第２
の参照電流が入カされ、ソースが第２の電源に接続さ
れ、ドレインが上記第１のＰ型ＭＯＳトランジスタのド
レインに接続される第１のＮ型ＭＯＳトランジスタ(Ｎ
５)と、ソースが第１の電源に接続され、ゲートおよび
ドレインが上記第１のＰ型ＭＯＳトランジスタのドレイ
ンおよび上記第２のＮ型ＭＯＳトランジスタのドレイン
に接続される第２のＰ型ＭＯＳトランジスタ(Ｐ６)とか
らなる。

【００１０】請求項４の発明は、上記温度特性増倍回路
(３)の出力電流と、第１もしくは第２の参照電流を合成
する合成部(５)を備え、この合成部の出力電流を内部回
路に供する。

【００１１】請求項５の発明は、上記第１および第２の
参照電流ｋ少なくとも一方を、所望の値に加減するため
のチューニング部(６)を備え、そのチューニング部の出
力を上記温度特性増倍回路(３)に供する。

【００１２】請求項６の発明は、上記請求項５のチュー
ニング部(６)を、サイズの異なる複数のトランジスタに
それぞれヒューズブローを接続したものを互いに並列に
接続しておき、そのヒューズブローを選択的に切断す
る。

【００１３】請求項７の発明は、請求項１〜６のいずれ
かに記載の上記温度特性増倍回路(３)を２段構成に接続
した。

【００１４】請求項８の発明は、上記内部回路が半導体
装置内に信号を供給する発振器である。

【００１５】請求項９の発明は、上記発振器が半導体装
置内のダイナミックメモリのリフレッシュ動作に用いら
れる。

【００１６】

【発明の実施の形態】実施形態１以下、この発明の実施形態を図面を参照しながら説明す
る。図１において、参照電流発生回路１は、ＰＭＯＳト
ランジスタＰ１、Ｐ２、ＮＭＯＳトランジスタＮ１、Ｎ
２、抵抗Ｒ１で構成されている。参照電流発生回路２
は、ＰＭＯＳトランジスタＰ３、Ｐ４、ＮＭＯＳトラン
ジスタＮ３、Ｎ４、抵抗Ｒ２で構成されている。いずれ
も参照電流発生回路としては周知の回路構成のものであ
る。

【００１７】３は、２つの参照電流発生回路１、２の持
つ温度特性の係数を増倍する温度特性増倍回路であり、
ＰＭＯＳトランジスタＰ５、Ｐ６、ＮＭＯＳトランジス
タＮ５で構成されている。この温度特性増倍回路３の出
力がリングオシレータ回路Ｘに入力されるので、セルフ
リフレッシュの周期の温度特性は、温度特性増倍回路３
が出力する電圧の温度特性に一致する。

【００１８】次にその温度特性増倍回路３の動作につい
て説明する。参照電流発生回路１の出力が温度特性増倍
回路３のトランジスタＰ５のゲートに入力されているの
で、そのトランジスタＰ５が流す電流ｉ３の温度特性は
参照電流発生回路１が出力する電圧の温度特性に等し
い。また、参照電流発生回路２の出力が、温度特性増倍
回路３のトランジスタＮ５のゲートに入力されているの
で、そのトランジスタＮ５が流す電流ｉ４の温度特性
は、参照電流発生回路２が出力する電圧の温度特性に等
しい。

【００１９】ここで、参照電流発生回路１の温度特性を
ｂ、参照電流発生回路２の温度特性をａとし、高温時の
ｉ５を、ｉ５(ＨＴ)＝ｉ、ｉ５とｉ３との高温時の電流
比をｉ５(ＨＴ)：ｉ３(ＨＴ)＝１：ｎとすると、ｉ３と
ｉ４の常温時をｉ３(ＲＴ)、ｉ４(ＲＴ)とすると、ｉ３(ＲＴ)＝ｎｉ／ｂｉ４(ＲＴ)＝(ｎ＋１)ｉ／ａであるからＩ５の常温時のｉ５(ＲＴ)はｉ５(ＲＴ)＝ｉ４(ＲＴ)−ｉ３(ＲＴ)＝(ｎ＋１)ｉ／ａ−ｎｉ／ｂ＝｛ｂ(ｎ＋１)−ａｎ｝ｉ／(ａｂ)

【００２０】ｉ５の温度特性は、高温時のｉ５(ＨＴ)を
常温時のｉ５(ＲＴ)で割ったものであるからａｂ／｛ｂ(ｎ＋１)−ａｎ｝（１）となる。ｉ５は温度特性増倍回路３の出力であり、その
ｉ５でリングオシレータＸを制御するので、セルフリフ
レッシュの周期の温度特性はｉ５の温度特性に等しくな
る。

【００２１】一例として、（１）式にａ＝１．１、ｂ＝
０．９、ｎ＝３を代入するとｉ５の温度特性は３．３か
得られる。このように１．１という温度特性の小さい参
照電流発生回路を使用して３．３という大きい温度特性
を得ている。従って、常温時のセルフリフレッシュ周期
は、高温時の３．３倍となり、最適な大きいセルフリフ
レッシュ周期が得られる。

【００２２】なお、参照電流発生回路１、２のように２
種類の温度特性を持つには、例えば抵抗材料に別のもの
を利用することによって得られる。１例として、参照電
流発生回路１の抵抗１に Well、参照電流発生回路２の
抵抗Ｒ２にポリシリコンにすれば良い。

【００２３】また、図６は上記参照電流発生回路１、２
の他の実施形態を示す図であり、ＮＭＯＳトランジスタ
Ｎ１およびＮ２(参照電流発生回路２ではＮ３、Ｎ４)に
替えて通常のバイポーラトランジスタＢ１、Ｂ２を用い
ている。

【００２４】実施形態２図２に本発明の第２の実施形態を示している。この実施
形態は、図１の回路構成に追加機能として合成部５を加
えたものとなっている。その合成部５は、温度特性増倍
回路３の発生電圧と、参照電流発生回路２の発生電圧を
合成する回路であり、ＰＭＯＳトランジスタＰ９、Ｐ１
０と、ＮＭＯＳトランジスタＮ７、Ｎ８、Ｎ９で構成さ
れている。この合成部５の発生電圧がリングオシレータ
Ｘに入カされている。

【００２５】図１の構成では、常温で最適はなセルフリ
フレッシュ周期を得ているが、それよりのも温度が低く
なると、セルフリフレッシュ周期が更に長くなり、デー
タの保持ができなくなる。合成部５の機能は、低温時に
リングオシレータの周期が長くなりすぎるのを防ぐため
のものであり、温度特性増倍回路３の発生電流と、参照
電流発生回路２よりの温度特性の小さい電流とを合成す
ることにより、温度特性増倍回路３の発生電流か低くな
った場合でも、参照電流発生回路２よりの温度特性の小
さい電流により、最低限の周期を確保している。

【００２６】実施形態３図３に、本発明の第３の実施形態を示している。この実
施形態は、図１の回路構成に追加機能としてチューニン
グ部６を加えたものとなっている。この図においてチュ
ーニング部６は、ＰＭＯＳトランジスタＰ１１、Ｐ１
２、Ｐ１３と、ＮＭＯＳトランジスタのＮ１０、Ｎ１１
と、ヒューズＦ１、Ｆ２で構成されている。

【００２７】図１で説明したように、本発明の構成で所
望の温度特性を得るには、高温時のｉ３とｉ４の電流
が所望の比にならなければならない。しかしなから、プ
ロセスのばらつきがあるため、通常、ｉ３とｉ４の電流
比は設計値どうりにならない。この電流比を所望の値に
設定するためにチュー二ング回路６を設けている。

【００２８】本実施形態では、ヒューズ部のＦ１、Ｆ２
のヒューズブローの組み合わせて参照電流発生回路１の
発生電流を任意の電流に変換することにより、ｉ３とｉ
４の電流を所望の比にすることが出来る。例えば、Ｐ１
１、Ｐ１２のサイズ比をＰ１１：Ｐ１２＝１：２とし、
Ｆ２をブローしたときのｉ１２をｉとすると、Ｆ１をブ
ローしたときのｉ１２、Ｆ１とＦ２の両方をブローしな
いときのｉ１２はそれぞれ２ｉ、３ｉとなる。

【００２９】実施形態４図４に、本発明の第４の実施形態を示したている。この
実施形態では、２種類のチューニング部６、７を、それ
ぞれ参照電流発生回路１および２の後段に設け、参照電
流発生回路１および２の発生電流を個別に任意の大きさ
に変換できるようにしている。この構成では、図３の構
成に比べて、よりチューニングの自由度を上げることが
できる。

【００３０】以上説明したようにこの発明の半導体記憶
装置によれば、温度特性の小さい参照電流発生回路で大
きな温度特性を持つセルフリフレッシュ周期が得られ
る。また、低温時に周期が長くなりすぎるのを防ぐこと
も出来る。さらに、ウェハプロセスのばらつきに対して
も安定して動作させることができる。

【００３１】実施形態５図５に本発明の第５の実施形態を示している。図５を用
いて説明する。参照電流発生１１は、図１の参照電流発
生回路１と回路構成は同一であるが、ＮＭＯＳトランジ
スタＮ２とＮ４のドレイン端子から２つの発生電圧を出
力している。また参照電流発生回路２１も、図１の参照
電流発生回路２と回路構成は同一であるが、ＮＭＯＳト
ランジスタＮ３のドレイン端子から発生電圧を出力して
いる。

【００３２】４は、参照電流発生回路１１、２１の持つ
温度特性の係数を増倍する温度特性増倍回路である。こ
の温度特性増倍回路４は、図１の温度特性増倍回路１を
２段に接続したものである。即ち、ＰＭＯＳトランジス
タＰ５、Ｐ６、ＮＭＯＳトランジスタＮ５よりなる回路
の後段に、ＰＭＯＳトランジスタＰ７、Ｐ８、ＮＭＯＳ
トランジスタＮ６よりなる回路を追加した２段構成とし
たものであり、両回路は同一の回路構成のものである。
この構成でのセルフリフレッシュの周期の温度特性は、
温度特性増倍回路４の出カと同じになる。

【００３３】次にその動作について説明する。参照電流
発生回路１１の出カが温度特性増倍回路４のトランジス
タＮ５のゲートに入カされているので、トランジスタＮ
５が流す電流ｉ４の温度特性は、参照電流発生回路１１
の温度特性と等しい。また、参照電流発生回路２１の出
力が温度特性増倍回路４のトランジスタＰ５、Ｎ６のゲ
ートに入力されているので、Ｐ５、Ｎ６か流す電流ｉ
３、ｉ７の温度特性は、この参照電流発生回路２１の温
度特性と等しい。

【００３４】参照電流発生回路１１の温度特性をｂ、参
照電流発生回路２１の温度特性をａとし、高温時のｉ５
をｉ５(ＨT）＝ｉ、高温時のｉ５とｉ３の電流比をｉ５
(ＨＴ)：ｉ３(ＨＴ)＝１：ｎとすると常温時のｉ３、ｉ
４はｉ３(ＲＴ)＝ロｉ／ａｉ４(ＲＴ)＝(ｎ＋１)ｉ／ｂであるから常温時のｉ５はｉ５(ＲＴ)＝ｉ４(ＲＴ)−ｉ３(ＲＴ)＝(ｎ＋１)ｉ／ｂ−ｎｉ／ａ＝｛ａ(ｎ＋１)−ｂｎ｝ｉ／(ａｂ)

【００３５】ｉ５の温度特性は、高温時のｉ５を常温時
のｉ５で割ったものであるからａｂ／｛ａ(ｎ＋１)−ｂｎ｝となる。また、高温時のｉ８をｉ８(ＨＴ)＝ｉ、高温時
のｉ８とｉ６の電流比をｉ８(ＨＴ)：ｉ６(ＨＴ)＝１：
ｍとする。ｉ６の温度特性は上記で求めたｉ５の温度特
性と等しくａｂ／｛ａ(ｎ＋１)−ｂｎ｝であるから、常
温時のｉ６、ｉ７はｉ６(ＲＴ)＝｛ａ(ｎ＋1）−ｂｎ｝ｍｉ／(ａｂ) ｉ７(ＲＴ)＝(ｍ＋１)ｉ／ａである。従って、常温時のｉ８はｉ８(ＲＴ)＝ｉ７(ＲＴ)−ｉ６(ＲＴ)＝ (ｍ＋１)ｉ／ａ−｛ａ(ｎ＋１)−ｂｎ｝ｍｉ／(ａｂ)＝｛ｂ(１＋ｍ＋ｍｎ）−ｍａ(ｎ＋１)｝ｉ／(ａｂ) ｉ８の温度特性は、高温時のｉ８を常温時のｉ８で割っ
たものであるからａｂ／｛ｂ(１＋ｍ＋ｍｎ）−ｍａ(ｎ
＋１)｝となる。

【００３６】この温度特性増倍回路４では、２段構成と
なっているため、温度特性を更に増倍することができ
る。この図５の回路構成に対し、図２の合成５、図３の
チューニング部６、図４のチューニング部７を選択的に
追加することもでき、より高い自由度で所望の温度係数
を得ることができる。

【００３７】

【発明の効果】請求項１および２の発明は、第１の参照
電流発生回路で発生した第１の温度特性を有する第１の
参照電流と、第２の参照電流発生回路で発生した第２の
温度特性を有する第２の参照電流とに基づき、温度特性
増倍回路にて、一方の参照電流の温度特性を増倍し、そ
の温度特性の大きい参照電流を内部回路に供したので、
高温時の高速な動作ができる。

【００３８】請求項３の発明では、上記温度特性増倍回
路として、ゲートに上記第１の参照電流が入カされ、ソ
ースが第１の電源に接続される第１のＰＭＯＳトランジ
スタと、ゲートに上記第２の参照電流が入カされ、ソー
スが第２の電源に接続され、ドレインが上記第１のＰＭ
ＯＳトランジスタのドレインに接続される第１のＮＭＯ
Ｓトランジスタと、ソースが第１の電源に接続され、ゲ
ートおよびドレインが上記第１のＰＭＯＳトランジスタ
のドレインおよび上記第２のＮＭＯＳトランジスタのド
レインに接続される第２のＰＭＯＳトランジスタとで構
成しており、かかる簡単な回路構成で温度係数を増倍す
ることができる。

【００３９】請求項４の発明は、上記温度特性増倍回路
の出力電流と、第１もしくは第２の参照電流を合成する
合成部を備え、この合成部の出力を内部回路に供するよ
うにし、低温時には、第１もしくは第２の参照電流を参
照するようにしたので、低温時に内部回路の動作が遅く
なり過ぎるのを防ぐことができる。また、内部回路がリ
ングオシレータの場合、周期が長くなり過ぎるのを防げ
る。

【００４０】請求項５の発明は、上記第１および第２の
参照電流の少なくとも一方を、所望の値に加減するため
のチューニング部を備えたので、デバイス作製時のプロ
セスのばらつきを修正して所望の出力の参照電流を得る
ことができる。

【００４１】請求項６の発明では、上記チューニング部
として、サイズの異なる複数のトランジスタにそれぞれ
ヒューズブローを接続した回路を互いに並列に接続して
おき、そのヒューズブローを選択的に切断するようにし
たものであり、半導体装置の完成後にあっても容易に参
照電流の出力を調整することができる。

【００４２】請求項７の発明は、上記温度特性増倍回路
を２段構成に接続したので、温度特性をさらに増倍する
ことができる。２段以上に度特性増倍回路を接続するこ
とみ可能である。

【００４３】請求項８の発明においては、発振器(リン
グオシレータ)に温度特性増倍回路の出力が供給される
ので、温度の高い時に発振数を上げ、半導体装置を高速
に動作できる。

【００４４】請求項９の発明においては、リングオシレ
ータに供したので、常温時のセルフリフレッシュ周期
を、高温時の周期よりもより長くでき、よって、常温時
に最適となるリフレッシュ周期を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示した半導体装置
の参照電流発生回路の図

【図２】本発明の第１の実施形態を示した半導体装置
の参照電流発生回路の図

【図３】本発明の第１の実施形態を示した半導体装置
の参照電流発生回路の図

【図４】本発明の第１の実施形態を示した半導体装置
の参照電流発生回路の図

【図５】本発明の第１の実施形態を示した半導体装置
の参照電流発生回路の図

【図６】参照電流発生回路の別の実施形態を示した回
路図

【図７】従来の参照電流発生回路の図

【図８】リングオシレータの回路図

【符号の説明】

１参照電流発生回路、２参照電流発生回路、３、４
温度特性増倍部、５合成部、６、７チューニング
部、ＰＰＭＯＳトランジスタ、ＮＮＭＯＳトランジ
スタ、Ｘリングオシレータ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J043 AA22 BB01 LL01 5J081 AA01 CC17 5M024 AA04 AA50 AA92 AA93 BB22 BB27 BB39 DD90 EE05 EE26 FF23 GG05 HH10 PP03

Claims

【特許請求の範囲】

【請求項１】第１の温度特性を有する第１の参照電流
を発生する第１の参照電流発生回路と、第２の温度特性を有する第２の参照電流を発生する第２
の参照電流発生回路と、第１の参照電流および第２の参照電流の電流差を用い
て、一方の参照電流の温度特性を増倍する温度特性増倍
回路と、この温度特性増倍回路の出力により動作が制御される内
部回路を備えることを特徴とする半導体装置。
【請求項２】第１の温度特性を有する第１の参照電流
を発生する第１の参照電流発生回路と、第２の温度特性を有する第２の参照電流を発生する第２
の参照電流発生回路と、第１の参照電流および第２の参照電流の電流差を用い
て、一方の参照電流を増幅して第３の温度特性を有す参
照電流を発生する温度特性増倍回路と、この温度特性増倍回路の出力により動作が制御される内
部回路を備えることを特徴とする半導体装置。
【請求項３】上記温度特性増倍回路は、ゲートに上記第１の参照電流が入カされ、ソースが第１
の電源に接続される第１のＰ型ＭＯＳトランジスタと、ゲートに上記第２の参照電流が入カされ、ソースが第２
の電源に接続され、ドレインが上記第１のＰ型ＭＯＳト
ランジスタのドレインに接続される第１のＮ型ＭＯＳト
ランジスタと、ソースが第１の電源に接続され、ゲートおよびドレイン
が上記第１のＰ型ＭＯＳトランジスタのドレインおよび
上記第２のＮ型ＭＯＳトランジスタのドレインに接続さ
れる第２のＰ型ＭＯＳトランジスタとからなる請求項１
もしくは２記載の半導体装置。
【請求項４】上記温度特性増倍回路の出力電流と、第
１もしくは第２の参照電流を合成する合成部を備え、こ
の合成部の出力を内部回路に供する請求項１〜３のいず
れかに記載の半導体装置。
【請求項５】上記第１および第２の参照電流の少なく
とも一方を、所望の値に加減するためのチューニング部
を備え、そのチューニング部の出力を上記温度特性増倍
回路に供する請求項１〜４のいずれかに記載の半導体装
置。
【請求項６】上記チューニング部は、サイズの異なる
複数のトランジスタにそれぞれヒューズブローを接続し
たものを互いに並列に接続しておき、そのヒューズブロ
ーを選択的に切断する請求項５記載の半導体装置。
【請求項７】上記温度特性増倍回路を２段構成に接続
した請求項１〜６のいずれかに記載の半導体装置。
【請求項８】内部回路は半導体装置内に信号を供給す
る発振器である請求項１〜７のいずれかに記載の半導体
装置。
【請求項９】発振器は半導体装置内のダイナミックメ
モリのリフレッシュ動作に用いられる請求項８に記載の
半導体装置。