JP6071683B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP6071683B2
JP6071683B2 JP2013062031A JP2013062031A JP6071683B2 JP 6071683 B2 JP6071683 B2 JP 6071683B2 JP 2013062031 A JP2013062031 A JP 2013062031A JP 2013062031 A JP2013062031 A JP 2013062031A JP 6071683 B2 JP6071683 B2 JP 6071683B2
Authority
JP
Japan
Prior art keywords
voltage
read
temperature
load
ambient temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013062031A
Other languages
English (en)
Other versions
JP2014186786A (ja
Inventor
泰雄 入江
泰雄 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2013062031A priority Critical patent/JP6071683B2/ja
Publication of JP2014186786A publication Critical patent/JP2014186786A/ja
Application granted granted Critical
Publication of JP6071683B2 publication Critical patent/JP6071683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

この発明は、周囲温度によらず、常に正しくデータを読み出すことが可能な読み出し回路を有する不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置は、電荷を電荷蓄積膜に蓄積することでデータを記憶する。中でも電気的にデータの書き込みや消去ができるものをEEPROM(Electronically Erasable and Programmable Read Only Memory:電気的に書き換え可能な不揮発性メモリ)と呼ぶ。EEPROMには、大別して電荷蓄積膜の種類が異なる2つの構造がある。
1つは、電荷蓄積膜となる浮遊ゲートと呼ばれる導電体を酸化膜などで囲って電気的に絶縁するようにしてゲート絶縁膜を構成するものであり、その浮遊ゲートに電荷を蓄積するFG(Floating Gate:フローティングゲート)型である。
もう1つは、複数の絶縁膜を積層させてゲート絶縁膜を構成するものであり、複数の絶縁膜のうち1つを電荷蓄積膜とし、この電荷蓄積膜内の電荷トラップに蓄積する電荷量を制御することによって情報の記憶を行うMNOS(Metal−Nitride−Oxide−Silicon)型やMONOS(Metal−Oxide−Nitride−Oxide−Silicon)型である。
FG型の場合、電荷蓄積膜が導電体であることから、蓄積した電荷を抜けにくくするために電荷蓄積膜を覆う絶縁膜を厚くする必要がある。具体的には、半導体基板と電荷蓄積膜との間の膜(トンネル絶縁膜という)の膜厚を厚くする必要がある。このため必然的に書き込み電圧や消去電圧が高くなってしまう。
一方、MNOS型やMONOS型のEEPROMは、電荷蓄積膜が絶縁膜であるから電荷トラップに蓄積した電荷が抜けにくいため、トンネル絶縁膜などの膜厚を薄くできる。このため、FG型に比べて低い電圧でデータの書き込みや消去ができるという特徴がある。
特に、MONOS型の場合は、MNOS型に比べて電荷蓄積膜を含む複数の絶縁膜を薄くすることができるため、さらに低電圧化することができる。このため、昨今、低消費電力化に貢献できるメモリ素子として注目を集めている。
電荷蓄積膜に電子を蓄積した状態、すなわち正のデータを記憶している状態の閾値電圧をVtw、電荷蓄積膜に正孔を蓄積した状態、すなわち負のデータを記憶している状態の閾値電圧をVte、電荷蓄積膜に電子も正孔も蓄積していない状態の閾値電圧、つまり、安定状態の閾値電圧である熱平衡状態閾値電圧をV0と呼ぶ。
ここで、メモリ素子に記憶されているデータを読み出す時にメモリ素子のゲート電極に印加する電圧Vcgの値を、Vte<Vcg<Vtwの関係が成り立つように設定すると、メモリ素子のドレイン電流が、正のデータを記憶している状態では流れず、負のデータを記憶している状態では流れるため、正のデータと負のデータとの判別が可能となる。
しかし、VtwやVteの値は常に一定ではない。メモリ素子は、時間の経過と供にエネルギーの安定状態である熱平衡状態に徐々に近づいていく。すなわち、電荷蓄積膜に蓄
積した電荷を時間の経過とともに放出するため、VtwやVteの値はV0に近づいていき、最終的には、Vtw=Vte=V0となる。
VtwやVteの値がV0に近づいていく過程において、Vte<Vcg<Vtwの関係が成り立たなくなると、データを正しく読み出すことができなくなる。
さらに、VtwやVteの値は周囲温度によっても変動する。FG型、MNOS型、MONOS型、これらのメモリ素子の閾値電圧は、MOSFETの閾値電圧と同様の温度依存性があり、低温では閾値電圧は高くなり、高温では閾値電圧は低くなる。
よって、低温では負のデータの読み出しマージンが小さくなり、Vte<Vcgの関係が成り立たなくなるとデータを正しく判別できなくなる。
同様に、高温では正のデータの読み出しマージンが小さくなり、Vcg<Vtwの関係が成り立たなくなるとデータを正しく判別できなくなる。
このように、EEPROMを構成するメモリ素子の閾値電圧が、時間の経過や周囲温度の影響により変動し、読み出しマージンが小さくなった場合の対処の方法としては、いくつかの提案を見るところである(例えば、特許文献1参照。)。
次に、図面を用いて従来技術を説明する。図8は、特許文献1に示した従来技術に記載の半導体記憶装置を含むマイクロコンピュータの構成を説明するブロック図であって、説明しやすいようにその主旨を逸脱しないように書き直した図である。
図8において、1000はマイクロコンピュータ、200は半導体記憶装置、300はプロセッサ、210は不揮発性メモリ、220は第1のセンスアンプ、230は検出手段、340は制御手段、350は記憶手段である。
検出手段230は、第2のセンスアンプ231と、第3のセンスアンプ232と、検出回路233とを有している。制御手段340は、ベリファイ手段341を備えている。
特許文献1に示した従来技術のデータ読み出し時の動作について説明する。
不揮発性メモリ210が出力する読み出し信号は、第1のセンスアンプ220に供給される。第1のセンスアンプ220は、読み出し信号のレベルと第1の基準レベルとを比較し、読み出し信号のレベルに応じた第1の論理値を出力する。
第1の論理値が記憶されたデータとして半導体記憶装置200から出力される。
次に、不揮発性メモリ210の閾値電圧が変動し、読み出しマージンが小さくなった場合の対処動作について説明する。
記憶手段350が出力するイネーブル信号が、検出手段230に供給され、検出手段230を構成する第2のセンスアンプ231と、第3のセンスアンプ232と、検出回路233とが各々起動する。
不揮発性メモリ210が出力する読み出し信号は、第1のセンスアンプ220と、第2のセンスアンプ231と、第3のセンスアンプ232とに供給される。
第1のセンスアンプ220は、読み出し信号のレベルと第1の基準レベルとを比較し、読み出し信号のレベルに応じた第1の論理値を出力する。
第2のセンスアンプ231は、読み出し信号のレベルと第1の基準レベルより大きい第2の基準レベルとを比較し、読み出し信号のレベルに応じた第2の論理値を出力する。
第3のセンスアンプ232は、読み出し信号のレベルと第1の基準レベルより小さい第
3の基準レベルとを比較し、読み出し信号のレベルに応じた第3の論理値を出力する。
第1の論理値から第3の論理値は、検出回路233に供給される。
検出回路233は、第1の論理値から第3の論理値がすべて一致しない場合に検出信号を出力する。
第1の論理値から第3の論理値がすべて一致する場合は、記憶されたデータを正しく読み出すために十分な読み出しマージンがまだあると判断できるため、対処動作はここで終了する。
検出回路233が出力する検出信号及び第1のセンスアンプ220が出力する第1の論理値は、制御手段340に供給される。
制御手段340は、検出信号に対応する不揮発性メモリ210の記憶領域に読み出し信号と同一の内容で再書き込みを実行するアクセス制御信号を、不揮発性メモリ210に供給する。
制御手段340が備えるベリファイ手段341において、再書き込みが正常に実行されたか否かを検証する。
再書き込みが正常に行われた場合、第1の論理値から第3の論理値がすべて一致するため、検出回路233からの検出信号は供給されなくなる。
ベリファイ手段341において、再書き込みが正常に実行されなかったと検証された場合は、制御手段340は、検出信号に対応する不揮発性メモリ210の記憶領域へのアクセスを禁止するアクセス制御信号を、不揮発性メモリ210に供給する。
特許文献1に示された従来技術は、検出手段230を設けたことにより、読み出しマージンが所定の値よりも小さくなったことを検出することができ、プロセッサ300により、読み出しマージンが所定の値よりも小さくなった不揮発性メモリ210の記憶領域に対して、データの再書き込みもしくはアクセス禁止の対処を行うことにより、半導体記憶装置200の信頼性が向上するという特徴を有している。
特開2005−141827号公報(第6−8頁、図1)
特許文献1に示した従来技術は、半導体記憶装置の周囲温度が頻繁に変動した場合、その都度読み出しマージン小さくなると判断し、データの再書き込みがくり返し行われることになる。データの再書き込みには、書き込み電圧として高電圧を発生させる必要があるため、電力消費量が増えるという問題と、くり返しの高電圧印加により不揮発性メモリにダメージが発生し、場合によってはそれで破壊され、記憶容量が減ってしまうという問題とがある。
本発明は、このような問題を解決するためになされたものであり、周囲温度の影響で不揮発性記憶素子の閾値電圧が変動しても、読み出しマージンは常に変わらず一定にすることができる不揮発性半導体記憶装置を提供することを目的とする。
上記課題を解決するために、本発明は以下のような構成を採用する。
読出電圧を発生する読出電圧発生回路と、
負荷電圧を発生する負荷電圧発生回路と、
メモリゲート電極に読出電圧を印加することで記憶したデータに基づいた所定の電流が流れるMOSFET型の不揮発性記憶素子と、
ゲート電極に負荷電圧を印加することで定電流が流れるMOSFETからなる読出負荷回路と、
不揮発性記憶素子と読出負荷回路とを直列に接続し、その接続点の電圧信号のレベルにより、不揮発性記憶素子のデータの正負を判断する判定回路と、
を有する不揮発性半導体記憶装置であって、
負荷電圧発生回路は、不揮発性記憶素子を読み出すとき、周囲温度によらず電圧信号のレベルが一定となるか、又は周囲温度による電圧信号のレベルの変動が小さくなるように負荷電圧に温度勾配を付与することを特徴とする。
このような構成にすることで、不揮発性半導体記憶装置のデータの読み出しマージンを、周囲温度によらず常に一定にすることができる。
また、この負荷電圧の温度勾配は、電圧信号が周囲温度により変化する温度勾配の傾きの方向と読出負荷回路を構成するMOSFETの閾値電圧が周囲温度により変化する温度勾配の傾きの方向とが、同じになるように付与されている。
このような構成にすることで、不揮発性半導体記憶装置のデータの読み出しマージンを、所望の値に制御することができる。
本発明の不揮発性半導体記憶装置は、記憶したデータの読み出しマージンが、周囲温度によらず一定であるため、周囲温度が低温もしくは高温の環境下であっても、常に正しくデータを読み出すことが可能である。
本発明の不揮発性半導体記憶装置の全体構成についての説明図である。 不揮発性記憶素子の閾値電圧の温度依存性についての説明図である。 読出負荷回路の閾値電圧の温度依存性、および読出負荷回路のドレイン電流と負荷電圧との相関についての説明図である。 所望の温度依存性の負荷電圧を発生させる負荷電圧発生回路についての説明図である。 電圧信号のレベルの温度依存性についての説明図である。 負荷電圧発生回路の構成を説明するためのブロック図である。 負荷電圧の温度依存性の制御についての説明図である。 特許文献1に示す従来技術を説明するブロック図である。
不揮発性半導体記憶装置は、不揮発性記憶素子と読出負荷回路とを直列接続し、その接続点の電圧レベルでデータの正負を判定する構成を有している。
以下、本発明の実施形態について、図1から図7を用いて説明する。まず、不揮発性半導体記憶装置の全体構成について図1を用いて説明する。
本発明の実施形態を理解するには、不揮発性記憶素子の閾値電圧の温度依存性や、読出負荷回路のドレイン電流と負荷電圧との相関について理解しなければならないため、それらについて図2及び図3を用いて説明する。
次に、図4を用いて所望の温度依存性の負荷電圧を発生させる負荷電圧発生回路について説明する。次に、図5を用いて電圧信号のレベルの温度依存性について説明する。
そして、図6および図7を用いて負荷電圧の温度依存性を制御する手段について説明する。
なお、温度依存性とは、温度に対する値の変動であるから、温度依存性の傾きとは、温度に対する値の変動の傾きをいう。つまり、その変動の傾きがいわゆる温度勾配である。
[不揮発性半導体記憶装置の全体構成についての説明:図1]
不揮発性半導体記憶装置の全体構成について図1を用いて詳述する。
図1において、1は不揮発性半導体記憶装置、11は負荷電圧発生回路、FTは負荷用MOSFETからなる読出負荷回路、12は読出電圧発生回路、MTはMOSFET型の不揮発性記憶素子、13は判定回路である。
ここで、負荷電圧発生回路11で発生する電圧を負荷電圧V11とする。負荷電圧V11は、読出負荷回路FTのゲート電極に接続する。読出電圧発生回路12で発生する電圧を読出電圧V12とする。読出電圧V12は、不揮発性記憶素子MTのゲート電極(メモリゲート電極)に接続する。
また、OUTは読出負荷回路FTと不揮発性記憶素子MTとの接続点である。接続点OUTの電位を電圧信号VOUTとする。
図1に示す不揮発性半導体記憶装置1は、所定の一定電流を流す(定電流動作する)読出負荷回路FTと不揮発性記憶素子MTとを、正方向の高い電位を有する電源VDDと負方向に高い電位を供給する電源VSSとの2つの電源間に直列に接続している。つまり、互いのドレイン電極同士を接続点OUTにおいて接続している。そして、この接続点OUTを判定回路13に接続している。
特に限定しないが、読出負荷回路FTは、Pチャネル型のMOSFETで構成し、不揮発性記憶素子MTは、ソース及びドレインをN型とするMONOS型の記憶素子とする。
なお、本来は接続点OUTと不揮発性記憶素子MTとの間にこの不揮発性記憶素子MTを選択するアドレストランジスタがあるが、本発明の説明には関係がないから省略している。
また、接続点OUTは、判定回路13だけでなく、負荷電圧発生回路11にも接続しているが、ここでの説明には関係がないから省略している。接続点OUTと負荷電圧発生回路11とを接続していることについては、後ほど、図6を用いた説明において記述する。
読出負荷回路FTに流れる一定電流IFTは、読出負荷回路FTの閾値電圧と負荷電圧V11との値によって決まる。
読出負荷回路FTの閾値電圧の値は、周囲温度が一定であれば、所定の一定の値となるが、知られているMOSFETの特性上、周囲温度が変動すると、閾値電圧の値も変動する。
負荷電圧V11の値は、負荷電圧発生回路11によってその値を制御する。この具体的な制御手段については、後ほど、図6を用いた説明において記述する。
不揮発性記憶素子MTに流れる電流IMTは、不揮発性記憶素子MTの閾値電圧と読出電圧V12との値によって決まる。
不揮発性記憶素子MTの閾値電圧の値は、正のデータ又は負のデータを書き込むことで変動する。さらに、読出負荷回路FTの閾値電圧の値と同じく、知られているMOSFET
の特性上、周囲温度が変動すると、閾値電圧の値も変動する。
読出電圧発生回路12が発生する読出電圧V12の値は、周囲温度によらず、所定の一定の値である。
続いて、判定回路13が行う、正のデータと負のデータとの判定について、周囲温度が一定の場合について、説明する。
不揮発性記憶素子MTに正のデータ又は負のデータが書き込まれているとすると、読出負荷回路FTと不揮発性記憶素子MTとで2つの電源間に流れる電流IFTと電流IMTとのバランスが変わる。そうすると、電圧信号VOUTのレベルが変わり、判定回路13にて正のデータ又は負のデータとして認識されるのである。
つまり、不揮発性記憶素子MTにデータが書き込まれてその閾値電圧が変化し、所定の読み出し状態にしたときに、不揮発性記憶素子MTが流すことができる電流量が少なければ、電圧信号VOUTのレベルは、読出負荷回路FTのソース電極に接続している電源VDDの電位方向になるから、判定回路13により正側の論理データとして認識される。
また、不揮発性記憶素子MTが流すことができる電流量が多ければ、電圧信号VOUTのレベルは、不揮発性記憶素子MTのソース電極に接続している電源VSSの電位方向になるから、判定回路13により負側の論理データとして認識されるのである。
ここで、判定回路13が正のデータと負のデータとを判定する基準は、電源VDDと電源VSSとの間の電位であり、その電位は判定回路13の構成によって決まっている。
例えば、電源VDDを接地電位である0V、電源VSSを−1.5Vとし、判定回路13も電源VDDと電源VSSとで駆動させた場合、正のデータと負のデータとを判定する基準となる電位は、例えば−0.75Vとなる。
判定回路13が正のデータと負のデータとを判定する基準となる電位は、周囲温度によらず一定である。よって、電圧信号VOUTのレベルを周囲温度によらず一定にすることで、周囲温度が低温もしくは高温の環境下であっても、常に正しくデータを読み出すことを可能にしたのが不揮発性半導体記憶装置1である。
これ以降、電圧信号VOUTのレベルを周囲温度によらず一定にするために、不揮発性半導体記憶装置1が、どのような構成になっているのかについて、順に説明する。
まず、電圧信号VOUTのレベルは、読出負荷回路FTが流す電流IFTと不揮発性記憶素子MTが流す電流IMTとのバランスによって決まる。よって、周囲温度の変動により読出負荷回路FTが流す電流IFTと不揮発性記憶素子MTが流す電流IMTとが、同じ比率で変動(例えば、読出負荷回路FTが流す電流が2倍に変動した場合は、不揮発性記憶素子MTが流す電流も2倍に変動)すれば、電圧信号VOUTのレベルは周囲温度によらず一定となる。
つまり、不揮発性記憶素子MTが流す電流IMTが、周囲温度の変動によりk倍(kは任意の数値)に変動した場合に、読出負荷回路FTが流す電流IFTもk倍に変動するように、負荷電圧V11を変動させることで、電圧信号VOUTのレベルは周囲温度によらず一定となるのである。
負荷電圧発生回路11による負荷電圧V11の制御手段については、後ほど、図6を用いて説明するが、その前に、図6を用いた説明をする上で必要な、不揮発性記憶素子MTと読出負荷回路FTとの閾値電圧の温度依存性、所望の温度依存性の負荷電圧V11を発生させる仕組み、および電圧信号VOUTの温度依存性について説明する。
[不揮発性記憶素子の閾値電圧の温度依存性についての説明:図2]
図2は不揮発性記憶素子MTの閾値電圧の温度依存性について説明する図である。横軸はゲート電圧を表し、縦軸はドレイン電流を表す。
ここでは、不揮発性記憶素子MTの閾値電圧と、不揮発性記憶素子MTが流す電流IMTとの関係を示し、それが周囲温度によりどのように変動するのかについて説明する。
併せて、その説明の中で、“センスレベル”という定義を用いて、本発明の特徴を説明する。
図2において、VW0、VW1、VE0、VE1は不揮発性記憶素子MTの閾値電圧を示すものである。
VW0は正のデータが書き込まれ、周囲温度が常温の場合である。VW1は正のデータが書き込まれ、周囲温度が高温の場合である。VE0は負のデータが書き込まれ、周囲温度が常温の場合である。VE1は負のデータが書き込まれ、周囲温度が高温の場合である。
V12は、図1で説明した読出電圧であり、周囲温度によらず、所定の一定の値である。
閾値電圧がVW0で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IW0である。
閾値電圧がVW1で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IW1である。
閾値電圧がVE0で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IE0である。
閾値電圧がVE1で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IE1である。
図2で示すドレイン電流はつまり、不揮発性記憶素子MTが流す電流そのものである。
ところで、読出電圧V12の値は、0Vとすることが好ましい。
読出電圧を0Vとすることには、以下のメリットがある。
不揮発性記憶素子MTにデータを書き込む際には、そのゲート電極に書き込み電圧として高電圧(例えば7〜12V)を印加する。読出電圧V12を例えば1〜3Vとした場合、書き込み電圧と比べれば低い電圧ではあるが、読み出し動作の度に何千回何万回とくり返しゲート電極に印加することで、不揮発性記憶素子MTの閾値電圧が変動し、データの正負が変化してしまうリスクがある。
その点、読出電圧V12が0Vであれば、不揮発性記憶素子MTの閾値電圧は変動しないため、データの正負が変化するリスクも発生しないのである。
続けて、“センスレベル”という定義について説明する。
センスレベルとは、不揮発性記憶素子MTに記憶したデータが、正のデータであるか、あるいは負のデータであるかを判定する基準となる、不揮発性記憶素子MTが流す電流IMTの値のことである。
つまり、センスレベルとは、電圧信号VOUTのレベルが、判定回路13が正のデータと負のデータとを判定する基準の電位と等しい値となった場合の、不揮発性記憶素子MTが流す電流IMTの値のことである。
電圧信号VOUTのレベルは、読出負荷回路FTと不揮発性記憶素子MTとの、それぞれが流す電流のバランスによって決まるものであるから、ここで説明するセンスレベルは、読出負荷回路FTが流す電流IFTによって変動する。
具体的には、読出負荷回路FTが流す電流IFTの値が高くなった場合、電圧信号VOUTのレベルを、判定回路13が正のデータと負のデータとを判定する基準の電位と等しい値とするための、不揮発性記憶素子MTが流す電流IMTの値も高くなるため、センスレベルの値も高くなる。
一方、読出負荷回路FTが流す電流IFTの値が低くなった場合、電圧信号VOUTのレベルを、判定回路13が正のデータと負のデータとを判定する基準の電位と等しい値とするための、不揮発性記憶素子MTが流す電流IMTの値も低くなるため、センスレベルの値も低くなる。
以上のように定義するセンスレベルについて、図2を用いた説明を続ける。
図2において、周囲温度が常温の場合のセンスレベルをSL0とする。
不揮発性記憶素子MTに記憶したデータを読み出す際には、不揮発性記憶素子MTのゲート電極に読出電圧V12を印加し、そのときのドレイン電流のレベルがセンスレベルよりも低い場合は正のデータとして認識され、センスレベルよりも高い場合は負のデータとして認識される。
よって、不揮発性記憶素子MTに記憶したデータを正しく判定するために、センスレベルSL0は、IW0<SL0<IE0の関係が成り立つように設定する。
SL1とSL2とは、周囲温度の変動に対応して制御したセンスレベルである。センスレベルSL0に対して、値が高くなるように制御した場合をSL1、センスレベルSL0に対して、値が低くなるように制御した場合をSL2とする。
まず、周囲温度が常温の場合について説明する。
ドレイン電流IW0はセンスレベルSL0よりも電流のレベルが低いため、正のデータとして認識され、ドレイン電流IE0はセンスレベルSL0よりも電流のレベルが高いため、負のデータとして認識される。
続いて、周囲温度が高温の場合について説明する。
不揮発性記憶素子MTは、知られているMOSFETの特性上、周囲温度が高くなると、その閾値電圧は低くなる。
よって、正のデータが書き込まれた状態では、常温でのドレイン電流IW0に対して、高温のドレイン電流IW1は、電流のレベルが高くなる。同じく、負のデータが書き込まれた状態では、常温でのドレイン電流IE0に対して、高温のドレイン電流IE1は、電流のレベルが高くなる。
ここで、正のデータが書き込まれた状態に着目すると、周囲温度が高くなるのに従いドレイン電流IW1の電流のレベルは高くなるため、IW1<SL0の関係が成り立たなくなり、正のデータとして認識できなくなる。
よって、周囲温度が高温の場合は、センスレベルがSL1となるように制御する。これにより、IW1<SL1<IE1の関係が成り立つため、不揮発性記憶素子MTに記憶したデータを正しく判定することができる。
続いて、周囲温度が低温の場合について説明する。
図では省略しているが、周囲温度が低くなると、周囲温度が高くなる場合の逆の特性となる。
すなわち、不揮発性記憶素子MTの閾値電圧は高くなり、ドレイン電流は低くなる。よって、周囲温度が低温の場合は、センスレベルがSL2となるように制御することで、不揮発性記憶素子MTに記憶したデータを正しく判定することができる。
以上で説明したように、センスレベルの値を制御することで、周囲温度が低温もしくは高温の環境下であっても、常に正しくデータを読み出すことが可能である。
続いては、センスレベルの値を制御するために必要な、読出負荷回路FTの特性についての説明を、図3を用いて行う。
[読出負荷回路の閾値電圧の温度依存性についての説明:図3]
図3は読出負荷回路FTの閾値電圧の温度依存性について説明する図である。横軸はゲート電圧を表し、縦軸はドレイン電流を表す。
ここでは、読出負荷回路FTの閾値電圧と、読出負荷回路FTが流す電流IFTとの関係を示し、それが周囲温度によりどのように変動するのかについて説明する。
併せて、その説明の中で、負荷電圧V11とセンスレベルとの関係について説明する。
図3において、VP0、VP1、VP2は読出負荷回路FTの閾値電圧を示し、VP0は周囲温度が常温の場合、VP1は周囲温度が高温の場合、VP2は周囲温度が低温の場合である。
VR0は、周囲温度が常温の場合の、負荷電圧V11の値である。
VR1とVR2とは、周囲温度の変動に対応して制御した負荷電圧V11の値である。VR0に対して、値が高くなるように制御した場合をVR1、VR0に対して、値が低くなるように制御した場合をVR2とする。
閾値電圧がVP0で、ゲート電圧がVR0の場合のドレイン電流がIP0である。
閾値電圧がVP1で、ゲート電圧がVR1の場合のドレイン電流がIP1である。
閾値電圧がVP2で、ゲート電圧がVR2の場合のドレイン電流がIP2である。
図3で示すドレイン電流はつまり、読出負荷回路FTが流す電流IFTそのものである。
ここで示すように、負荷電圧V11の値を高くすると、読出負荷回路FTが流す電流IFTの値も高くなる。そして、すでにセンスレベルの定義の中で説明したように、読出負荷電圧FTが流す電流IFTの値が高くなると、センスレベルの値も高くなる。
同様に、負荷電圧V11の値を低くすると、読出負荷回路FTが流す電流IFTの値も低くなり、センスレベルの値も低くなる。
つまり、言い換えると、周囲温度が常温の場合、センスレベルをSL0とするための、読出負荷回路FTのドレイン電流がIP0であり、読出負荷回路FTのドレイン電流をIP0とするために、負荷電圧V11をVR0に制御するのである。
続いて、周囲温度が高温の場合について説明する。
読出負荷回路FTは、知られているMOSFETの特性上、周囲温度が高くなると、その閾値電圧は低くなる。
周囲温度が高温の場合は、センスレベルをSL0よりも高い値のSL1にするために、読出負荷回路FTのドレイン電流をIP0よりも高い値のIP1に制御する。
そして、読出負荷回路FTのドレイン電流をIP1とするために、負荷電圧V11をVR1に制御する。
続いて、周囲温度が低温の場合について説明する。
周囲温度が低くなると、周囲温度が高くなる場合の逆の特性となる。
読出負荷回路FTは、知られているMOSFETの特性上、周囲温度が低くなると、その閾値電圧は高くなる。
周囲温度が低温の場合は、センスレベルをSL0よりも低い値のSL2にするために、読出負荷回路FTのドレイン電流をIP0よりも低い値のIP2に制御する。
そして、読出負荷回路FTのドレイン電流をIP2とするために、負荷電圧V11をVR2に制御する。
以上で説明したように、周囲温度が高くなれば、負荷電圧V11の値をVR0よりも高いVR1に制御し、周囲温度が低くなれば、負荷電圧V11の値をVR0よりも低いVR2に制御することで、周囲温度によらずに不揮発性記憶素子MTに記憶したデータを正しく読み出すことが可能である。
続いては、所望の温度依存性の負荷電圧V11を発生させる負荷電圧発生回路11についての説明を、図4を用いて行う。
[所望の温度依存性の負荷電圧を発生させる負荷電圧発生回路についての説明:図4]
図4は所望の温度依存性の負荷電圧V11を発生させる負荷電圧発生回路11について説明する図である。横軸は周囲温度を表し、縦軸は電圧を表す。
図4において、V00は基準電圧、VREGはレギュレータ電圧、V11は負荷電圧である。
負荷電圧V11は、基準電圧V00とレギュレータ電圧VREGとの差分である。
ここで、基準電圧V00は、周囲温度によらず一定の値となる電源電圧である。例えば、GND電位(接地電位)である。また、電池の電圧である。市販の電池の中には所定の温度範囲おいて一定の電圧を出力するものがあり、それを用いてもよい。
レギュレータ電圧VREGは、知られているレギュレータ回路で生成する電圧である。そのため、レギュレータ電圧VREGの値は、レギュレータ回路を構成するMOSFETの閾値電圧の値に依存する。
すなわち、周囲温度が低くなれば、MOSFETの閾値電圧が高くなるため、レギュレータ電圧VREGは高くなる。周囲温度が高くなれば、MOSFETの閾値電圧が低くなるため、レギュレータ電圧VREGも低くなる。
これに対して、負荷電圧V11は、基準電圧V00とレギュレータ電圧VREGとの差分で電圧を生成するため、周囲温度が低くなれば、負荷電圧V11は低くなり、周囲温度が高くなれば、負荷電圧V11は高くなるのである。
以上に示すのは所望の温度依存性の負荷電圧V11を発生させる負荷電圧発生回路11の1例であるが、この例に限らず、負荷電圧V11の温度依存性を、周囲温度が低くなると負荷電圧も低くなり、周囲温度が高くなると負荷電圧も高くなる特性とすることで、周囲温度によらずに不揮発性記憶素子MTに記憶したデータを正しく読み出すことが可能である。
以上、不揮発性半導体記憶装置1の各構成要素である、不揮発性記憶素子MT、読出負荷回路FT、負荷電圧発生回路11の特性について説明した。
続いて、これら各構成要素の特性によって、電圧信号VOUTのレベルが、どのような特性になっているのかについて、図5を用いて説明する。
[電圧信号のレベルの温度依存性についての説明:図5]
図5は電圧信号VOUTのレベルの温度依存性について説明する図である。横軸は周囲温度を表し、縦軸は電圧を表す。
ここでの説明の目的は、これまでの説明内容を整理し、読出負荷回路FTの閾値電圧と、負荷電圧V11と、電圧信号VOUTとの温度依存性の関係から、本発明の特徴を示すことである。
図5において、VF1、VF2、VF3は負荷電圧V11の温度依存性の傾きである。VOUT1、VOUT2、VOUT3は電圧信号VOUTの温度依存性の傾きである。VPは読出負荷回路FTの閾値電圧の温度依存性の傾きである。
図5で示しているのは、各電圧の温度依存性の傾きであり、各電圧の値の大小に関しては正確な記述ではない。
これ以降の説明の中では、周囲温度が高くなると電圧が低くなる場合を、温度依存性の傾きが“右肩下がり”と表現する。同様に、周囲温度が高くなると電圧が高くなる場合を、温度依存性の傾きが“右肩上がり”と表現する。
図5に示すように、VPは、右肩下がりである。
それに対して、負荷電圧V11の温度依存性の傾きを、VPとは逆の、右肩上がりであるVF2とすれば、電圧信号VOUTの温度依存性の傾きを、周囲温度によらず一定であるVOUT2とすることができる。
また、負荷電圧V11の温度依存性の傾きを、VF2よりも角度が小さいVF3とすれば、電圧信号VOUTの温度依存性の傾きは、右肩下がりであるVOUT3となる。
さらに、負荷電圧V11の温度依存性の傾きを、VF2よりも角度が大きいVF1とすれば、電圧信号VOUTの温度依存性の傾きは、右肩上がりであるVOUT1となる。
つまり、電圧信号VOUTの周囲温度により変化する温度勾配の傾きの方向と、読出負荷回路FTの閾値電圧の温度依存性の傾きであるVPの方向と、が同じになるようにするには、電圧信号VOUTの温度依存性の傾きがVOUT3となればよいから、負荷電圧V11の温度依存性の傾きを、VF3にすればよい。
このように、負荷電圧V11を制御することで、電圧信号VOUTの温度依存性の傾きを所望の角度にすることが可能である。
ここまで、負荷電圧V11の温度依存性の制御によって、電圧信号VOUTの温度依存性を制御する仕組みについて説明した。
続いては、具体的にどのような手段を使って負荷電圧の温度依存性を制御するのかについて、図6および図7を用いて説明する。
[負荷電圧の温度依存性を制御する手段の説明:図6、図7]
図6は負荷電圧発生回路の構成を説明するためのブロック図である。
図6に示すように、負荷電圧発生回路11は、制御手段111、判断手段112、温調器113、メモリ114で構成されている。ここで、温調器113は、不揮発性半導体記憶装置1全体を任意の温度に制御するための、加熱および冷却する機能と、温度を計測する機能とを有する装置である。
判断手段112から制御手段111に送る信号を選択信号Snとする。ここで、選択信号Snは、0以上の任意の整数を指定する信号である。
判断手段112から温調器113に送る信号を温度信号Tmとする。ここで、温度信号Tmは、任意の温度を指定するか、もしくは温度制御を止める(加熱も冷却もしない)指示を伝える信号である。
温調器113から判断手段112に送る信号を完了信号OKとする。ここで、完了信号
OKは、不揮発性半導体記憶装置1全体の、任意の温度への加熱もしくは冷却が、完了したことを伝える信号である。
続いて、図6を用いて、負荷電圧発生回路11が負荷電圧V11の温度依存性を調整する手段について説明する。
最初に、判断手段112は、選択信号Sn=0を制御手段111に送るとともに、任意の低温を指定し、温度信号Tmを温調器113に送る。
選択信号Snを受けた制御手段111は、Sn=0に対応する負荷電圧を発生させ、発生した負荷電圧V11を読出負荷回路FTに送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の低温に冷却する。
ここで、選択信号Snに対応する負荷電圧V11について図7を用いて説明する。
図7は負荷電圧の温度依存性の制御について説明する図である。横軸は周囲温度を表し、縦軸は負荷電圧を表す。
図7において、V110は、選択信号Sn=0に対応する負荷電圧V11である。V110は、制御前の負荷電圧であり、レギュレータ電圧VREGと同じ温度依存性となる。V11Nは、選択信号Sn=Nに対応する負荷電圧V11である。
V110の温度依存性の傾きは右肩下がりである。
V110を基準にして、Snの値を大きくしていくと、いずれV11Nは周囲温度によらず一定になる。
そこから更にSnの値を大きくすると、V11Nの温度依存性の傾きは右肩上がりになり、その後はSnの値を大きくするのに従い、温度依存性の傾きの角度が大きくなっていく。
再び図6を用いて、負荷電圧発生回路11が負荷電圧V11の温度依存性を制御する手段についての説明を続ける。
温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の低温に冷却した後、完了信号OKを判断手段112に送る。
完了信号OKを受け取った判断手段112は、接続点OUTより送られてくる電圧信号VOUTを受け取り、電圧信号VOUTの値をメモリ114に記憶する。
続いて、判断手段112は、任意の高温を指定し、温度信号Tmを温調器113に送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の高温に加熱する。
温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の高温に加熱した後、完了信号OKを判断手段112に送る。
完了信号OKを受け取った判断手段112は、接続点OUTより送られてくる電圧信号VOUTを受け取る。そして、判断手段112は、接続点OUTより受け取ったVOUTの値と、メモリ114に記憶したVOUTの値とを比較し、その差分の値をメモリ114に記憶する。
ここで、この差分の値をDV0とする。この差分DV0はつまり、図7に示す制御前の負荷電圧V110に対応する、電圧信号VOUTの周囲温度によるレベルの変動幅である

以上の手段により、選択信号Sn=0に対応する、差分DV0が検出される。
続けて、差分DV0の検出と同じ手段により、選択信号Sn=0+1=1に対応する、差分DV1を検出し、その差分の値をメモリ114に記憶する。この差分DV1はつまり、図7に示す負荷電圧V111に対応する、電圧信号VOUTの周囲温度によるレベルの変動幅である。
以上の手段により、選択信号Sn=1に対応する、差分DV1が検出される。
続けて、判断手段112は、メモリ114に記憶した差分DV1と差分DV0との値を比較する。
比較結果が、DV1>DV0の関係にあれば、電圧信号VOUTの周囲温度によるレベルの変動幅が最も小さくなる負荷電圧は、Sn=0に対応するV110に決まる。
よって、判断手段112は、選択信号Sn=0を制御手段111に送るとともに、温度制御を止める指示を伝えるために、温度信号Tmを温調器113に送る。
選択信号Snを受けた制御手段111は、Sn=0に対応する負荷電圧を発生させ、発生した負荷電圧V11を読出負荷回路FTに送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体の温度制御を止める。
以上で、負荷電圧の温度依存性の制御が完了する。
比較結果が、DV1≦DV0の関係にあれば、負荷電圧の制御は続行である。
続けて、差分DV0および差分DV1の検出と同じ手段により、選択信号Sn=1+1=2に対応する、差分DV2を検出し、その差分の値をメモリ114に記憶する。
続けて、判断手段112は、メモリ114に記憶した差分DV2と差分DV1との値を比較する。
比較結果が、DV2>DV1の関係にあれば、電圧信号VOUTの周囲温度によるレベルの変動幅が最も小さくなる負荷電圧は、Sn=1に対応するV111に決まる。
比較結果が、DV2≦DV1の関係にあれば、負荷電圧の制御は続行である。
以上の手段をくり返し、選択信号Sn=Nに対応する、差分DVNを検出する。差分DVNの検出は、DVN>DV(N−1)の関係になるまで続ける。
DVN>DV(N−1)の関係にあれば、電圧信号VOUTの周囲温度によるレベルの変動幅が最も小さくなる負荷電圧は、Sn=N−1に対応するV11(N−1)である。
以上に説明した手段を用いて、負荷電圧発生回路11は、負荷電圧V11の温度依存性を制御する。
以上、実施例を説明した。
すでに説明した例では、不揮発性記憶素子MTが1つの場合について説明したが、もちろんそれに限定するものではない。
複数の不揮発性記憶素子MTを並列に接続したマルチビットの不揮発性半導体記憶装置1を構成してもよく、その場合も不揮発性記憶素子MTが1つの場合と同じ効果が得られる。
本発明の不揮発性半導体記憶装置は、周囲温度が低温もしくは高温の環境下であっても、常に正しくデータを読み出すことが可能であるため、様々な温度環境下で使用されるコ
ンピュータ装置や電子機器その他の各種機器に広範に利用できる。
1 不揮発性半導体記憶装置
11 負荷電圧発生回路
12 読出電圧発生回路
13 判定回路
FT 読出負荷回路
MT 不揮発性記憶素子
OUT 読出負荷回路FTと不揮発性記憶素子MTとの接続点
V11 負荷電圧
V12 読出電圧
VOUT 電圧信号
VDD、VSS 電源
VW0、VW1、VE0、VE1 不揮発性記憶素子MTの閾値電圧
IW0、IW1、IE0、IE1 不揮発性記憶素子MTのドレイン電流
SL0、SL1、SL2 センスレベル
VP0、VP1、VP2 読出負荷回路の閾値電圧
IP0、IP1、IP2 読出負荷回路のドレイン電流
VR0、VR1、VR2 負荷電圧
V00 基準電圧
VREG レギュレータ電圧
VP 読出負荷回路の閾値電圧の温度依存性の傾き
VF1、VF2、VF3 負荷電圧の温度依存性の傾き
VOUT1、VOUT2、VOUT3 電圧信号の温度依存性の傾き
111 制御手段
112 判断手段
113 温調器
114 メモリ
Sn 選択信号
Tm 温度信号
OK 完了信号
DVN 電圧信号VOUTの周囲温度によるレベルの変動幅
200 半導体記憶装置
210 不揮発性メモリ
220 第1のセンスアンプ
230 検出手段
231 第2のセンスアンプ
232 第3のセンスアンプ
233 検出回路
300 プロセッサ
340 制御手段
341 ベリファイ手段
350 記憶手段
1000 マイクロコンピュータ

Claims (1)

  1. 読出電圧を発生する読出電圧発生回路と、
    負荷電圧を発生する負荷電圧発生回路と、
    メモリゲート電極に前記読出電圧を印加することで記憶したデータに基づいた所定の電流が流れるMOSFET型の不揮発性記憶素子と、
    ゲート電極に前記負荷電圧を印加することで定電流が流れるMOSFETからなる読出負荷回路と、
    前記不揮発性記憶素子と前記読出負荷回路とを直列に接続し、その接続点の電圧信号のレベルにより、前記不揮発性記憶素子のデータの正負を判断する判定回路と、
    を有する不揮発性半導体記憶装置であって、
    前記負荷電圧発生回路は、前記不揮発性記憶素子を読み出すとき、周囲温度によらず前記電圧信号のレベルが一定となるか、又は周囲温度による前記電圧信号のレベルの変動が小さくなるように前記負荷電圧に温度勾配を付与し、
    該負荷電圧の温度勾配は、前記電圧信号が周囲温度により変化する温度勾配の傾きの方向と前記読出負荷回路を構成するMOSFETの閾値電圧が周囲温度により変化する温度勾配の傾きの方向とが、同じになるように付与されている
    ことを特徴とする不揮発性半導体記憶装置。
JP2013062031A 2013-03-25 2013-03-25 不揮発性半導体記憶装置 Active JP6071683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013062031A JP6071683B2 (ja) 2013-03-25 2013-03-25 不揮発性半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062031A JP6071683B2 (ja) 2013-03-25 2013-03-25 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2014186786A JP2014186786A (ja) 2014-10-02
JP6071683B2 true JP6071683B2 (ja) 2017-02-01

Family

ID=51834212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062031A Active JP6071683B2 (ja) 2013-03-25 2013-03-25 不揮発性半導体記憶装置

Country Status (1)

Country Link
JP (1) JP6071683B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493169B2 (ja) * 2000-07-04 2010-06-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4550053B2 (ja) * 2004-06-22 2010-09-22 富士通セミコンダクター株式会社 半導体メモリ
JP4284343B2 (ja) * 2006-08-09 2009-06-24 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
JP2014186786A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
US20090290428A1 (en) Read/verification reference voltage supply unit of nonvolatile memory device
KR20090097893A (ko) 작동열화를 반전시킬 가열회로가 내장된 집적회로
US7385857B2 (en) Non-volatile, static random access memory with regulated erase saturation and program window
US9792966B2 (en) Page buffer and semiconductor memory device including the same
US8493796B2 (en) Nonvolatile semiconductor memory device
TWI521520B (zh) Nonvolatile semiconductor memory device and its reading method
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
JP5022681B2 (ja) 半導体記憶装置
US8320193B2 (en) Method of flash memory design with differential cell for better endurance
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
JP2007193867A (ja) 不揮発性半導体記憶装置及びその書き換え方法
KR102126760B1 (ko) 비휘발성 메모리 장치의 구동 방법
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100591773B1 (ko) 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
US11626166B2 (en) Memory device for performing temperature compensation and operating method thereof
JP2009099244A (ja) 不揮発性メモリ装置
JP6071683B2 (ja) 不揮発性半導体記憶装置
US7889559B2 (en) Circuit for generating a voltage and a non-volatile memory device having the same
US8964463B2 (en) Read disturb control in a nonvolatile semiconductor memory device having P-type memory cell transistor
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
JP5165980B2 (ja) 読み出し電圧発生装置
JP2006065945A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP4685484B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20161020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161227

R150 Certificate of patent or registration of utility model

Ref document number: 6071683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250