JP6071683B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP6071683B2 JP6071683B2 JP2013062031A JP2013062031A JP6071683B2 JP 6071683 B2 JP6071683 B2 JP 6071683B2 JP 2013062031 A JP2013062031 A JP 2013062031A JP 2013062031 A JP2013062031 A JP 2013062031A JP 6071683 B2 JP6071683 B2 JP 6071683B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- read
- temperature
- load
- ambient temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000001514 detection method Methods 0.000 description 21
- 230000007423 decrease Effects 0.000 description 10
- 230000001419 dependent effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000013459 approach Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000010485 coping Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
積した電荷を時間の経過とともに放出するため、VtwやVteの値はV0に近づいていき、最終的には、Vtw=Vte=V0となる。
同様に、高温では正のデータの読み出しマージンが小さくなり、Vcg<Vtwの関係が成り立たなくなるとデータを正しく判別できなくなる。
不揮発性メモリ210が出力する読み出し信号は、第1のセンスアンプ220に供給される。第1のセンスアンプ220は、読み出し信号のレベルと第1の基準レベルとを比較し、読み出し信号のレベルに応じた第1の論理値を出力する。
第1の論理値が記憶されたデータとして半導体記憶装置200から出力される。
記憶手段350が出力するイネーブル信号が、検出手段230に供給され、検出手段230を構成する第2のセンスアンプ231と、第3のセンスアンプ232と、検出回路233とが各々起動する。
第2のセンスアンプ231は、読み出し信号のレベルと第1の基準レベルより大きい第2の基準レベルとを比較し、読み出し信号のレベルに応じた第2の論理値を出力する。
第3のセンスアンプ232は、読み出し信号のレベルと第1の基準レベルより小さい第
3の基準レベルとを比較し、読み出し信号のレベルに応じた第3の論理値を出力する。
第1の論理値から第3の論理値は、検出回路233に供給される。
第1の論理値から第3の論理値がすべて一致する場合は、記憶されたデータを正しく読み出すために十分な読み出しマージンがまだあると判断できるため、対処動作はここで終了する。
制御手段340は、検出信号に対応する不揮発性メモリ210の記憶領域に読み出し信号と同一の内容で再書き込みを実行するアクセス制御信号を、不揮発性メモリ210に供給する。
再書き込みが正常に行われた場合、第1の論理値から第3の論理値がすべて一致するため、検出回路233からの検出信号は供給されなくなる。
負荷電圧を発生する負荷電圧発生回路と、
メモリゲート電極に読出電圧を印加することで記憶したデータに基づいた所定の電流が流れるMOSFET型の不揮発性記憶素子と、
ゲート電極に負荷電圧を印加することで定電流が流れるMOSFETからなる読出負荷回路と、
不揮発性記憶素子と読出負荷回路とを直列に接続し、その接続点の電圧信号のレベルにより、不揮発性記憶素子のデータの正負を判断する判定回路と、
を有する不揮発性半導体記憶装置であって、
負荷電圧発生回路は、不揮発性記憶素子を読み出すとき、周囲温度によらず電圧信号のレベルが一定となるか、又は周囲温度による電圧信号のレベルの変動が小さくなるように負荷電圧に温度勾配を付与することを特徴とする。
以下、本発明の実施形態について、図1から図7を用いて説明する。まず、不揮発性半導体記憶装置の全体構成について図1を用いて説明する。
そして、図6および図7を用いて負荷電圧の温度依存性を制御する手段について説明する。
不揮発性半導体記憶装置の全体構成について図1を用いて詳述する。
図1において、1は不揮発性半導体記憶装置、11は負荷電圧発生回路、FTは負荷用MOSFETからなる読出負荷回路、12は読出電圧発生回路、MTはMOSFET型の不揮発性記憶素子、13は判定回路である。
また、OUTは読出負荷回路FTと不揮発性記憶素子MTとの接続点である。接続点OUTの電位を電圧信号VOUTとする。
また、接続点OUTは、判定回路13だけでなく、負荷電圧発生回路11にも接続しているが、ここでの説明には関係がないから省略している。接続点OUTと負荷電圧発生回路11とを接続していることについては、後ほど、図6を用いた説明において記述する。
読出負荷回路FTの閾値電圧の値は、周囲温度が一定であれば、所定の一定の値となるが、知られているMOSFETの特性上、周囲温度が変動すると、閾値電圧の値も変動する。
負荷電圧V11の値は、負荷電圧発生回路11によってその値を制御する。この具体的な制御手段については、後ほど、図6を用いた説明において記述する。
不揮発性記憶素子MTの閾値電圧の値は、正のデータ又は負のデータを書き込むことで変動する。さらに、読出負荷回路FTの閾値電圧の値と同じく、知られているMOSFET
の特性上、周囲温度が変動すると、閾値電圧の値も変動する。
読出電圧発生回路12が発生する読出電圧V12の値は、周囲温度によらず、所定の一定の値である。
例えば、電源VDDを接地電位である0V、電源VSSを−1.5Vとし、判定回路13も電源VDDと電源VSSとで駆動させた場合、正のデータと負のデータとを判定する基準となる電位は、例えば−0.75Vとなる。
これ以降、電圧信号VOUTのレベルを周囲温度によらず一定にするために、不揮発性半導体記憶装置1が、どのような構成になっているのかについて、順に説明する。
図2は不揮発性記憶素子MTの閾値電圧の温度依存性について説明する図である。横軸はゲート電圧を表し、縦軸はドレイン電流を表す。
ここでは、不揮発性記憶素子MTの閾値電圧と、不揮発性記憶素子MTが流す電流IMTとの関係を示し、それが周囲温度によりどのように変動するのかについて説明する。
併せて、その説明の中で、“センスレベル”という定義を用いて、本発明の特徴を説明する。
VW0は正のデータが書き込まれ、周囲温度が常温の場合である。VW1は正のデータが書き込まれ、周囲温度が高温の場合である。VE0は負のデータが書き込まれ、周囲温度が常温の場合である。VE1は負のデータが書き込まれ、周囲温度が高温の場合である。
閾値電圧がVW0で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IW0である。
閾値電圧がVW1で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IW1である。
閾値電圧がVE0で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IE0である。
閾値電圧がVE1で、ゲート電圧が読出電圧V12の場合のドレイン電流が、IE1である。
図2で示すドレイン電流はつまり、不揮発性記憶素子MTが流す電流そのものである。
読出電圧を0Vとすることには、以下のメリットがある。
不揮発性記憶素子MTにデータを書き込む際には、そのゲート電極に書き込み電圧として高電圧(例えば7〜12V)を印加する。読出電圧V12を例えば1〜3Vとした場合、書き込み電圧と比べれば低い電圧ではあるが、読み出し動作の度に何千回何万回とくり返しゲート電極に印加することで、不揮発性記憶素子MTの閾値電圧が変動し、データの正負が変化してしまうリスクがある。
その点、読出電圧V12が0Vであれば、不揮発性記憶素子MTの閾値電圧は変動しないため、データの正負が変化するリスクも発生しないのである。
センスレベルとは、不揮発性記憶素子MTに記憶したデータが、正のデータであるか、あるいは負のデータであるかを判定する基準となる、不揮発性記憶素子MTが流す電流IMTの値のことである。
つまり、センスレベルとは、電圧信号VOUTのレベルが、判定回路13が正のデータと負のデータとを判定する基準の電位と等しい値となった場合の、不揮発性記憶素子MTが流す電流IMTの値のことである。
図2において、周囲温度が常温の場合のセンスレベルをSL0とする。
不揮発性記憶素子MTに記憶したデータを読み出す際には、不揮発性記憶素子MTのゲート電極に読出電圧V12を印加し、そのときのドレイン電流のレベルがセンスレベルよりも低い場合は正のデータとして認識され、センスレベルよりも高い場合は負のデータとして認識される。
よって、不揮発性記憶素子MTに記憶したデータを正しく判定するために、センスレベルSL0は、IW0<SL0<IE0の関係が成り立つように設定する。
ドレイン電流IW0はセンスレベルSL0よりも電流のレベルが低いため、正のデータとして認識され、ドレイン電流IE0はセンスレベルSL0よりも電流のレベルが高いため、負のデータとして認識される。
不揮発性記憶素子MTは、知られているMOSFETの特性上、周囲温度が高くなると、その閾値電圧は低くなる。
よって、正のデータが書き込まれた状態では、常温でのドレイン電流IW0に対して、高温のドレイン電流IW1は、電流のレベルが高くなる。同じく、負のデータが書き込まれた状態では、常温でのドレイン電流IE0に対して、高温のドレイン電流IE1は、電流のレベルが高くなる。
よって、周囲温度が高温の場合は、センスレベルがSL1となるように制御する。これにより、IW1<SL1<IE1の関係が成り立つため、不揮発性記憶素子MTに記憶したデータを正しく判定することができる。
図では省略しているが、周囲温度が低くなると、周囲温度が高くなる場合の逆の特性となる。
すなわち、不揮発性記憶素子MTの閾値電圧は高くなり、ドレイン電流は低くなる。よって、周囲温度が低温の場合は、センスレベルがSL2となるように制御することで、不揮発性記憶素子MTに記憶したデータを正しく判定することができる。
続いては、センスレベルの値を制御するために必要な、読出負荷回路FTの特性についての説明を、図3を用いて行う。
図3は読出負荷回路FTの閾値電圧の温度依存性について説明する図である。横軸はゲート電圧を表し、縦軸はドレイン電流を表す。
ここでは、読出負荷回路FTの閾値電圧と、読出負荷回路FTが流す電流IFTとの関係を示し、それが周囲温度によりどのように変動するのかについて説明する。
併せて、その説明の中で、負荷電圧V11とセンスレベルとの関係について説明する。
VR1とVR2とは、周囲温度の変動に対応して制御した負荷電圧V11の値である。VR0に対して、値が高くなるように制御した場合をVR1、VR0に対して、値が低くなるように制御した場合をVR2とする。
閾値電圧がVP1で、ゲート電圧がVR1の場合のドレイン電流がIP1である。
閾値電圧がVP2で、ゲート電圧がVR2の場合のドレイン電流がIP2である。
図3で示すドレイン電流はつまり、読出負荷回路FTが流す電流IFTそのものである。
同様に、負荷電圧V11の値を低くすると、読出負荷回路FTが流す電流IFTの値も低くなり、センスレベルの値も低くなる。
読出負荷回路FTは、知られているMOSFETの特性上、周囲温度が高くなると、その閾値電圧は低くなる。
そして、読出負荷回路FTのドレイン電流をIP1とするために、負荷電圧V11をVR1に制御する。
周囲温度が低くなると、周囲温度が高くなる場合の逆の特性となる。
読出負荷回路FTは、知られているMOSFETの特性上、周囲温度が低くなると、その閾値電圧は高くなる。
そして、読出負荷回路FTのドレイン電流をIP2とするために、負荷電圧V11をVR2に制御する。
続いては、所望の温度依存性の負荷電圧V11を発生させる負荷電圧発生回路11についての説明を、図4を用いて行う。
図4は所望の温度依存性の負荷電圧V11を発生させる負荷電圧発生回路11について説明する図である。横軸は周囲温度を表し、縦軸は電圧を表す。
負荷電圧V11は、基準電圧V00とレギュレータ電圧VREGとの差分である。
すなわち、周囲温度が低くなれば、MOSFETの閾値電圧が高くなるため、レギュレータ電圧VREGは高くなる。周囲温度が高くなれば、MOSFETの閾値電圧が低くなるため、レギュレータ電圧VREGも低くなる。
続いて、これら各構成要素の特性によって、電圧信号VOUTのレベルが、どのような特性になっているのかについて、図5を用いて説明する。
図5は電圧信号VOUTのレベルの温度依存性について説明する図である。横軸は周囲温度を表し、縦軸は電圧を表す。
ここでの説明の目的は、これまでの説明内容を整理し、読出負荷回路FTの閾値電圧と、負荷電圧V11と、電圧信号VOUTとの温度依存性の関係から、本発明の特徴を示すことである。
これ以降の説明の中では、周囲温度が高くなると電圧が低くなる場合を、温度依存性の傾きが“右肩下がり”と表現する。同様に、周囲温度が高くなると電圧が高くなる場合を、温度依存性の傾きが“右肩上がり”と表現する。
それに対して、負荷電圧V11の温度依存性の傾きを、VPとは逆の、右肩上がりであるVF2とすれば、電圧信号VOUTの温度依存性の傾きを、周囲温度によらず一定であるVOUT2とすることができる。
さらに、負荷電圧V11の温度依存性の傾きを、VF2よりも角度が大きいVF1とすれば、電圧信号VOUTの温度依存性の傾きは、右肩上がりであるVOUT1となる。
続いては、具体的にどのような手段を使って負荷電圧の温度依存性を制御するのかについて、図6および図7を用いて説明する。
図6は負荷電圧発生回路の構成を説明するためのブロック図である。
図6に示すように、負荷電圧発生回路11は、制御手段111、判断手段112、温調器113、メモリ114で構成されている。ここで、温調器113は、不揮発性半導体記憶装置1全体を任意の温度に制御するための、加熱および冷却する機能と、温度を計測する機能とを有する装置である。
判断手段112から温調器113に送る信号を温度信号Tmとする。ここで、温度信号Tmは、任意の温度を指定するか、もしくは温度制御を止める(加熱も冷却もしない)指示を伝える信号である。
温調器113から判断手段112に送る信号を完了信号OKとする。ここで、完了信号
OKは、不揮発性半導体記憶装置1全体の、任意の温度への加熱もしくは冷却が、完了したことを伝える信号である。
選択信号Snを受けた制御手段111は、Sn=0に対応する負荷電圧を発生させ、発生した負荷電圧V11を読出負荷回路FTに送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の低温に冷却する。
図7は負荷電圧の温度依存性の制御について説明する図である。横軸は周囲温度を表し、縦軸は負荷電圧を表す。
V110を基準にして、Snの値を大きくしていくと、いずれV11Nは周囲温度によらず一定になる。
そこから更にSnの値を大きくすると、V11Nの温度依存性の傾きは右肩上がりになり、その後はSnの値を大きくするのに従い、温度依存性の傾きの角度が大きくなっていく。
温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の低温に冷却した後、完了信号OKを判断手段112に送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の高温に加熱する。
温調器113は、不揮発性半導体記憶装置1全体を温度信号Tmに対応する任意の高温に加熱した後、完了信号OKを判断手段112に送る。
。
以上の手段により、選択信号Sn=0に対応する、差分DV0が検出される。
以上の手段により、選択信号Sn=1に対応する、差分DV1が検出される。
続けて、判断手段112は、メモリ114に記憶した差分DV1と差分DV0との値を比較する。
よって、判断手段112は、選択信号Sn=0を制御手段111に送るとともに、温度制御を止める指示を伝えるために、温度信号Tmを温調器113に送る。
温度信号Tmを受けた温調器113は、不揮発性半導体記憶装置1全体の温度制御を止める。
以上で、負荷電圧の温度依存性の制御が完了する。
続けて、差分DV0および差分DV1の検出と同じ手段により、選択信号Sn=1+1=2に対応する、差分DV2を検出し、その差分の値をメモリ114に記憶する。
続けて、判断手段112は、メモリ114に記憶した差分DV2と差分DV1との値を比較する。
比較結果が、DV2≦DV1の関係にあれば、負荷電圧の制御は続行である。
DVN>DV(N−1)の関係にあれば、電圧信号VOUTの周囲温度によるレベルの変動幅が最も小さくなる負荷電圧は、Sn=N−1に対応するV11(N−1)である。
すでに説明した例では、不揮発性記憶素子MTが1つの場合について説明したが、もちろんそれに限定するものではない。
複数の不揮発性記憶素子MTを並列に接続したマルチビットの不揮発性半導体記憶装置1を構成してもよく、その場合も不揮発性記憶素子MTが1つの場合と同じ効果が得られる。
ンピュータ装置や電子機器その他の各種機器に広範に利用できる。
11 負荷電圧発生回路
12 読出電圧発生回路
13 判定回路
FT 読出負荷回路
MT 不揮発性記憶素子
OUT 読出負荷回路FTと不揮発性記憶素子MTとの接続点
V11 負荷電圧
V12 読出電圧
VOUT 電圧信号
VDD、VSS 電源
VW0、VW1、VE0、VE1 不揮発性記憶素子MTの閾値電圧
IW0、IW1、IE0、IE1 不揮発性記憶素子MTのドレイン電流
SL0、SL1、SL2 センスレベル
VP0、VP1、VP2 読出負荷回路の閾値電圧
IP0、IP1、IP2 読出負荷回路のドレイン電流
VR0、VR1、VR2 負荷電圧
V00 基準電圧
VREG レギュレータ電圧
VP 読出負荷回路の閾値電圧の温度依存性の傾き
VF1、VF2、VF3 負荷電圧の温度依存性の傾き
VOUT1、VOUT2、VOUT3 電圧信号の温度依存性の傾き
111 制御手段
112 判断手段
113 温調器
114 メモリ
Sn 選択信号
Tm 温度信号
OK 完了信号
DVN 電圧信号VOUTの周囲温度によるレベルの変動幅
200 半導体記憶装置
210 不揮発性メモリ
220 第1のセンスアンプ
230 検出手段
231 第2のセンスアンプ
232 第3のセンスアンプ
233 検出回路
300 プロセッサ
340 制御手段
341 ベリファイ手段
350 記憶手段
1000 マイクロコンピュータ
Claims (1)
- 読出電圧を発生する読出電圧発生回路と、
負荷電圧を発生する負荷電圧発生回路と、
メモリゲート電極に前記読出電圧を印加することで記憶したデータに基づいた所定の電流が流れるMOSFET型の不揮発性記憶素子と、
ゲート電極に前記負荷電圧を印加することで定電流が流れるMOSFETからなる読出負荷回路と、
前記不揮発性記憶素子と前記読出負荷回路とを直列に接続し、その接続点の電圧信号のレベルにより、前記不揮発性記憶素子のデータの正負を判断する判定回路と、
を有する不揮発性半導体記憶装置であって、
前記負荷電圧発生回路は、前記不揮発性記憶素子を読み出すとき、周囲温度によらず前記電圧信号のレベルが一定となるか、又は周囲温度による前記電圧信号のレベルの変動が小さくなるように前記負荷電圧に温度勾配を付与し、
該負荷電圧の温度勾配は、前記電圧信号が周囲温度により変化する温度勾配の傾きの方向と前記読出負荷回路を構成するMOSFETの閾値電圧が周囲温度により変化する温度勾配の傾きの方向とが、同じになるように付与されている
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062031A JP6071683B2 (ja) | 2013-03-25 | 2013-03-25 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062031A JP6071683B2 (ja) | 2013-03-25 | 2013-03-25 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186786A JP2014186786A (ja) | 2014-10-02 |
JP6071683B2 true JP6071683B2 (ja) | 2017-02-01 |
Family
ID=51834212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062031A Active JP6071683B2 (ja) | 2013-03-25 | 2013-03-25 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6071683B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4493169B2 (ja) * | 2000-07-04 | 2010-06-30 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP4550053B2 (ja) * | 2004-06-22 | 2010-09-22 | 富士通セミコンダクター株式会社 | 半導体メモリ |
JP4284343B2 (ja) * | 2006-08-09 | 2009-06-24 | 株式会社東芝 | 半導体集積回路 |
-
2013
- 2013-03-25 JP JP2013062031A patent/JP6071683B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014186786A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101184814B1 (ko) | 불휘발성 메모리 장치 및 이의 프로그램 방법 | |
KR100875292B1 (ko) | 플래시 메모리 장치 및 그것의 리프레쉬 방법 | |
US20090290428A1 (en) | Read/verification reference voltage supply unit of nonvolatile memory device | |
KR20090097893A (ko) | 작동열화를 반전시킬 가열회로가 내장된 집적회로 | |
US7385857B2 (en) | Non-volatile, static random access memory with regulated erase saturation and program window | |
US9792966B2 (en) | Page buffer and semiconductor memory device including the same | |
US8493796B2 (en) | Nonvolatile semiconductor memory device | |
TWI521520B (zh) | Nonvolatile semiconductor memory device and its reading method | |
KR100845530B1 (ko) | 플래시 메모리 장치 및 그것의 동작 방법 | |
JP5022681B2 (ja) | 半導体記憶装置 | |
US8320193B2 (en) | Method of flash memory design with differential cell for better endurance | |
US20120243328A1 (en) | Nonvolatile semiconductor memory device and data erase method of the same | |
JP2007193867A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
KR102126760B1 (ko) | 비휘발성 메모리 장치의 구동 방법 | |
KR101193060B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
KR100591773B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 | |
US11626166B2 (en) | Memory device for performing temperature compensation and operating method thereof | |
JP2009099244A (ja) | 不揮発性メモリ装置 | |
JP6071683B2 (ja) | 不揮発性半導体記憶装置 | |
US7889559B2 (en) | Circuit for generating a voltage and a non-volatile memory device having the same | |
US8964463B2 (en) | Read disturb control in a nonvolatile semiconductor memory device having P-type memory cell transistor | |
KR102119179B1 (ko) | 반도체 장치 및 그 동작 방법 | |
JP5165980B2 (ja) | 読み出し電圧発生装置 | |
JP2006065945A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
JP4685484B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20161020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6071683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |