KR100591773B1 - 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 - Google Patents

불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 Download PDF

Info

Publication number
KR100591773B1
KR100591773B1 KR1020040108793A KR20040108793A KR100591773B1 KR 100591773 B1 KR100591773 B1 KR 100591773B1 KR 1020040108793 A KR1020040108793 A KR 1020040108793A KR 20040108793 A KR20040108793 A KR 20040108793A KR 100591773 B1 KR100591773 B1 KR 100591773B1
Authority
KR
South Korea
Prior art keywords
voltage
clock
clock signal
charge pump
pump
Prior art date
Application number
KR1020040108793A
Other languages
English (en)
Inventor
이두섭
이승근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040108793A priority Critical patent/KR100591773B1/ko
Priority to US11/262,759 priority patent/US7428169B2/en
Application granted granted Critical
Publication of KR100591773B1 publication Critical patent/KR100591773B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

여기에 개시된 불휘발성 반도체 메모리 장치는, 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이, 그리고 프로그램될 메모리 셀들로 프로그램에 사용될 전압을 발생하는 전압발생회로를 포함한다. 상기 전압 발생회로는, 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부, 그리고 제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함한다. 액셀레이션 프로그램시, 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력한다. 그 결과, 많은 전류 용량을 필요로 하는 액셀레이션 프로그램시, 추가적인 회로 없이도 챠지펌프의 용량을 효과적으로 증대시킬 수 있게 된다.

Description

불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생 회로{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND VOLTAGE GENERATING CIRCUIT FOR THE SAME}
도 1은 일반적인 플래시 메모리 셀의 단면도;
도 2는 일반적인 노어타입 플래시 메모리 장치의 프로그램 전압의 파형도;
도 3은 본 발명의 바람직한 실시예에 따른 불휘발성 반도체 메모리 장치의 블록도;
도 4는 도 3에 도시된 제 1 및 제 2 전압 발생부의 상세 블록도;
도 5는 도 4에 도시된 제 1 펌프 드라이버의 상세 회로도;
도 6은 도 5에 도시된 제 1 펌프 드라이버의 출력 파형도; 그리고
도 7은 도 5에 도시된 제 1 펌프 드라이버의 출력 레벨에 따른 제 1 챠지펌프의 용량 변화를 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 불휘발성 메모리 10 : 메모리 셀 어레이
60 : 전압 발생회로 70-90 : 전압 발생부
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 반도체 메모리 장치의 동작 모드에 따라 전류 용량을 증대시킬 수 있는 전압 발생회로에 관한 것이다.
일반적으로, 반도체 메모리는 위성에서 소비자 전자 기술에 이르기까지 마이크로프로세서를 기반으로 한 응용 및 컴퓨터 등의 디지털 로직 설계에서 가장 필수적으로 사용되고 있는 마이크로 전자 소자이다. 따라서, 높은 집적도 및 빠른 속도를 위한 반도체 메모리의 제조 기술의 진보는, 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다. 반면, MROM(MASK ROM), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 등과 같은 불휘발성 메모리 장치는, 전원이 차단되어도 데이터를 저장할 수 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이 터를 소거한다. 그리고, 낸드형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1은 플래시 메모리 셀의 단면도이다.
플래시 메모리 셀은 P 형 반도체 기판(2)위에 채널 영역을 사이에 두고 N+ 불순물로 형성된 소오스(3) 및 드레인(4)을 포함한다. 소오스(3) 및 드레인(4) 영역과 상기 채널 영역 상부에는 100Å 이하의 얇은 절연막(7)과 플로팅 게이트(floating gate)(6)가 형성된다. 플로팅 게이트(6) 상부에는 절연막(9)과 제어 게이트(control gate)(8)가 형성된다. 이 같은 구성을 가지는 플래시 메모리 셀의 소오스(3), 드레인(4), 플로팅 게이트(6), 제어 게이트(8), 및 반도체 기판(2)에는 프로그램 및 소거, 독출 동작시 요구되는 전압들을 인가하기 위한 전원 단자들(Vs, Vg, Vd, Vb)이 접속된다.
일반적으로, 플래시 메모리 장치는 드레인 영역(4)과 인접한 채널영역에서 발생된 플로팅 게이트(6)로의 채널 핫 일렉트론 인젝션(channel hot electron injection ; CHE)에 의해서 프로그램된다. 채널 핫 일렉트론 인젝션(CHE) 방식으로 하나의 셀을 프로그램하기 위해서는, 선택된 셀의 워드라인(즉, 플로팅 게이트(6)) 으로 약 10V의 고전압을 인가하고, 선택된 셀의 비트라인(즉, 드레인)으로 핫 일렉트론을 발생시키기에 적당한 전압(4V∼6V)을 인가한다. 그리고, 소오스 영역(3)과 상기 P형 반도체 기판(2)은 접지 시킨다(또는, 반도체 기판(2)에 음의 벌크 전압을 인가한다). 이 때, 인가되는 워드라인 전압과, 비트라인 전압, 및 벌크 전압은, 칩 내부에 구비된 챠지펌프(charge pump)를 통해 각각 생성된다. 상기와 같은 전압 인가 조건에 의해 플래시 메모리 셀이 프로그램되면, 음의 전하(negative charge)가 플로팅 게이트(6)에 충분히 축적된다. 그리고, 상기 플로팅 게이트(6)에 축적된 음의 전하는, 일련의 독출 동작이 수행되는 동안 상기 프로그램된 플래시 메모리 셀의 문턱 전압(threshold voltage)을 높이는 역할을 수행한다.
도 2는 일반적인 노어타입 플래시 메모리 장치의 프로그램 전압의 파형도이다. 도 2에는 선택된 셀의 드레인으로 인가되는 비트라인 전압(VBL)과, 선택된 셀의 기판으로 인가되는 벌크전압(VBulk)이 각각 도시되어 있다. 여기서, VPBL로 표기된 비트라인 전압은 비트라인 펌프회로로부터 발생된 펌핑 전압을 의미하고, VBL로 표기된 비트라인 전압은 비트라인으로 실제 인가되는 전압을 의미한다.
일반적으로, 플래시 메모리의 프로그램을 위해서는, 메모리 셀의 드레인(drain)에 4V 내지 6V 정도의 고전압이 인가되기 때문에 일정 수준 이상의 비트라인 전류(bit line current)(또는, 프로그램 전류(program current))를 필요로 한다. 특히, 복수 개의 메모리 셀들이 한꺼번에 프로그램되는(예를 들면, 노멀 프로그램의 약 4배의 용량이 한꺼번에 프로그램되는) 액셀레이션 프로그램 (acceleration program)시에는, 선택된 비트라인에서 필요로 하는 비트라인 전류가 더욱 증가하게 된다. 필요로 하는 비트라인 전류의 양이 증가함에 따라, 서브 전류(sub current)의 양도 증가하게 되어, 벌크전압(VBulk)의 레벨이 상승하게 된다. 그 결과, 프로그램이 정상적으로 수행되지 못하는 문제가 발생된다.
비트라인 전류의 양을 증가시키는 방법으로는, 펌프회로의 단 수를 추가하여 펌핑 전압의 레벨을 올리는 방법이 있다. 하지만, 이와 같은 방법에 따르면 펌프회로가 차지하게 되는 레이아웃 면적이 증가하게 되는 문제가 발생하게 된다. 특히, 액셀레이션 프로그램은, 노어형 플래시 메모리의 프로그램 시간을 줄이기 위해 팩토리(factory) 환경에서 수행되는 프로그램이기 때문에, 증가된 펌프 회로의 구성은 노멀 환경시에는 아무런 필요가 없게 된다. 따라서, 칩의 레이아웃은 증가시키지 않으면서도 액셀레이션 프로그램시 필요로 하는 전류 용량을 충분히 제공할 수 있는 방안이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 칩의 레이아웃은 증가시키지 않으면서도 액셀레이션 프로그램에 필요한 전류 용량을 제공할 수 있는 전압 발생회로 및 이를 구비한 불휘발성 반도체 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는, 높은 프로그램 신뢰도를 제공할 수 있는 전압 발생회로 및 이를 구비한 불휘발성 반도체 메모리 장치를 제공하는데 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 불휘발성 반도체 메모리 장치는, 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이; 그리고 상기 메모리 셀들로 프로그램 전압을 발생하는 전압발생회로를 포함한다. 여기서, 전압 발생회로는, 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부, 그리고 제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함하며, 액셀레이션 프로그램시 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 전압발생부는, 클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 1 챠지펌프; 상기 클럭 신호의 파워를 결정하는 제 1 레귤레이터; 상기 클럭 파워에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 1 펌프 드라이버; 그리고 상기 제 1 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 1 레벨 검출기를 포함한다. 상기 액셀레이션 프로그램시, 상기 제 1 레귤레이터는 외부 전원을 이용하여 상기 클럭 파워를 소정 레벨 상승시키고, 상기 제 1 펌프 드라이버는 상기 클럭 파워에 대응되도록 상기 클럭 신호의 크기를 제어하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 1 및 제 2 클럭신호들을 발생하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 펌프 드라이버는, 노멀 프로그램시 내부 전원에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 펌프 드라이버는, 상기 액셀레이션 프로그램시 상기 내부 전원 보다 높은 전압 레벨을 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 펌프 드라이버는, 상기 클럭신호에 동기되어 상기 클럭 파워에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 복수 개의 인버터들을 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 인버터들은, 고전압 트랜지스터들로 구성되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 2 전압발생부는, 클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 2 챠지펌프; 상기 제 2 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 2 레벨 검출기; 상기 제 2 레벨 검출기의 제어에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 2 펌프 드라이버; 그리고 상기 제 2 챠지펌프의 출력 레벨을 일정하게 유지시켜 주는 제 2 레귤레이터를 포함하며, 상기 액셀레이션 프로그램시, 상기 외부 전원이 상기 제 2 레귤레이터로 직접 출력되는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 전압 발생회로는, 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부; 그리고 제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함하며, 액셀레이션 프로그램시 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 전압 발생회로는, 클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 챠지펌프; 상기 클럭 신호의 파워를 결정하는 레귤레이터; 상기 클럭 파워에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 펌프 드라이버; 그리고 상기 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 레벨 검출기를 포함한다. 액셀레이션 모드시, 상기 레귤레이터는 외부 전원을 이용하여 상기 클럭 파워를 소정 레벨 상승시키고, 상기 펌프 드라이버는 상기 클럭 파워에 대응되도록 상기 클럭 신호의 크기를 제어하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 불휘발성 반도체 메모리 장치는, 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이, 그리고 프로그램될 메모리 셀들로 프로그램에 사용될 전압을 발생하는 전압발생회로를 포함한다. 상기 전압 발생회로는, 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부, 그리고 제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함한다. 액셀레이션 프로그램시, 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키 고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력한다. 따라서, 많은 전류 용량을 필요로 하는 액셀레이션 프로그램시, 추가적인 회로 없이도 챠지펌프의 용량을 효과적으로 증대시킬 수 있게 된다.
도 3은 본 발명의 바람직한 실시예에 따른 불휘발성 반도체 메모리 장치(100)의 블록도이다. 도 3에 도시된 불휘발성 반도체 메모리 장치(100)는 노어형 플래시 메모리 장치로서, 프로그램에 관련된 주변회로들이 도시되어 있다.
도 3을 참조하면, 본 발명에 따른 불휘발성 반도체 메모리 장치(100)는 메모리 셀 어레이(10), 행 선택회로(20), 열 선택회로(30), 기입 드라이버(write driver ; 40), 입출력 버퍼(Input/Output buffer ; 50), 및 전압 발생회로(voltage generating circuit ; 60)를 포함한다.
메모리 셀 어레이(10)는 도 1에 도시된 단면 구조를 갖는 셀들로 구성된다. 입출력 버퍼(50)는 메모리 셀 어레이(10)에 기입될 데이터와, 메모리 셀 어레이(10)로부터 감지된 데이터를 저장한다. 기입 드라이버(40)는 입출력 버퍼(50)로부터 입력된 데이터를 이용하여 메모리 셀에 대한 프로그램 동작을 수행한다. 그리고, 열 선택회로(30)는 외부로부터 인가된 어드레스(Y_Add)에 응답해서, 프로그램될 셀의 비트라인(BLi)을 선택한다.
상기 불휘발성 반도체 메모리 장치(100)에서 수행되는 프로그램 동작은, 크게 노멀 프로그램 동작과 액셀레이션 프로그램 동작으로 구분된다. 통상, 노멀 프로그램 동작시에는 1회에 4비트의 데이터가 프로그램되고, 액셀레이션 프로그램 동작시에는 1회에 16비트의 데이터가 프로그램 된다. 액셀레이션 프로그램은, 팩토리 (factory) 환경에서 수행된다.
전압 발생회로(60)는 제 1 내지 제 3 전압 발생부(70-90)를 포함한다. 전압 발생회로(60)는, 제 1 내지 제 3 전압 발생부(70-90)를 통해, 프로그램에 사용될 복수 개의 프로그램 전압들(VBulk, VBL, VWL)을 발생한다. 노멀 프로그램시에는, 약 -0.5V의 전압이 벌크 전압(VBulk)이 발생되고, 약 4.2V의 비트라인 전압(VBL)이 발생된다. 그리고, 약 10V의 워드라인 전압(VWL)이 발생된다.
그리고, 액셀레이션 프로그램의 경우, 전압 발생회로(60)는 외부로부터 고전압(VPPx)을 직접 받아들여, 프로그램에 사용될 비트라인 전압(VBL)과, 벌크 전압(VBulk)을 발생한다. 액셀레이션 프로그램은, 복수 개의 메모리 셀들이 동시에 프로그램되기 때문에, 비트 라인으로 인가될 비트라인 전류의 양이 급격하게 증가하게 된다. 그리고, 비트 라인 전류가 증가함에 따라, 벌크로 빠져 나가는 서브 전류의 양 또한 증가하게 된다. 따라서, 본 발명에서는 증가된 비트라인 전류의 용량과 서브 전류의 용량을 충분히 제공하기 위해, 액셀레이션 프로그램시에는 외부 전원 전압(VPPx)을 이용하여 비트라인 전압(VBL)과 벌크 전압(VBulk)을 발생한다. 이 때, 워드라인 전압(VWL)은 노멀 프로그램시와 마찬가지로 전원전압(VCC)을 이용하여 발생된다. 따라서, 아래에서는 설명의 편의를 위해, 제 1 및 제 2 전압 발생부(70, 80)에서 발생되는 벌크 전압 및 비트라인 전압(VBulk, VBL)의 생성에 대해서만 설명하고, 제 3 전압 발생부(90)에서 발생되는 워드라인 전압(VWL)의 생성에 대해서는 생략하기로 한다.
아래에서 상세히 설명되겠지만, 제 1 전압 발생부(70) 및 제 2 전압 발생부(80)는, 액셀레이션 프로그램시 외부로부터 인가된 고전압(VPPx)을 이용하여 벌크 전압 및 비트라인 전압(VBulk, VBL)을 발생한다는 점에서 공통점을 가지고 있다. 하지만, 제 1 전압 발생부(70) 및 제 2 전압 발생부(80)의 전압 발생 방식은 다음과 같은 차이점을 가지고 있다.
제 1 전압 발생부(70)는, 액셀레이션 프로그램시 외부로부터 인가된 고전압(VPPx)을 챠지 펌핑에 이용하여, 펌핑 효율을 증대시킨다. 반면에, 제 2 전압 발생부(80)는, 액셀레이션 프로그램시 외부로부터 인가된 고전압(VPPx)을 직접 비트라인 전압(VBL)으로 출력한다. 그 결과, 제 2 전압 발생부(80)로부터 출력되는 전압 레벨이 액셀레이션 프로그램을 수행하기에 충분한 레벨로 급격하게 증가하게 된다. 이와 같은 전압 발생 방식의 차이는, 제 1 전압 발생부(70) 및 제 2 전압 발생부(80)의 종류가 다르기 때문에 발생하게 된다. 즉, 제 1 전압 발생부(70)는 프로그램시 벌크 영역으로 음의 전압을 제공하는 네거티브 챠지펌프 회로이고, 제 2 전압 발생부(80)는 프로그램시 선택된 비트라인으로 양의 전압을 제공하는 포지티브 챠지펌프 회로이기 때문이다. 예를 들면, 액셀레이션 프로그램시 제 2 전압 발생부(80)가 외부로부터 인가된 고전압(VPPx)을 비트라인 전압(VBL)으로 바로 출력하게 되면, 별도의 회로를 추가하지 않고도, 외부 전원전압을 챠지펌프의 출력단으로 인 가하는 간단한 조작만으로도 챠지펌프의 용량이 증가시킬 수 있다. 하지만, 이와 같은 전압의 직접적인 인가는, 제 1 전압 발생부(70)와 같은 네거티브 챠지펌프 회로에는 그대로 적용할 수 없다. 따라서, 본 발명에 따른 제 1 전압 발생부(70)는, 외부 로부터 인가된 고전압(VPPx)을 제 1 전압 발생부(70)의 출력단에 직접 인가하는 대신, 상기 외부로부터 인가된 고전압(VPPx)을 이용하여 챠지 펌핑에 사용되는 클럭 신호의 레벨을 조절하고, 이를 이용하여 챠지펌프 회로의 펌핑 효율을 증대시킨다.
앞에서 설명한 바와 같이, 액셀레이션 프로그램은, 노어형 플래시 메모리의 프로그램 시간을 줄이기 위해 팩토리 환경에서 수행되는 프로그램이다. 따라서, 액셀레이션 프로그램 동작에 따른 제 1 및 제 2 전압 발생부들(70, 80)의 전압 발생의 제어는, 팩토리 환경에서 외부 전원의 인가를 제어하는 것에 의해 간단히 제어된다. 이 경우, 상기 전원을 스위칭 하는 구성 이외에, 챠지펌프의 용량을 증대시키는 어떠한 추가적인 회로도 부가되지 않는다. 따라서, 칩의 레이아웃은 증가시키지 않으면서도 액셀레이션 프로그램시 필요로 하는 전류 용량을 충분히 제공할 수 있게 된다.
도 4는 도 3에 도시된 제 1 및 2 전압 발생부(70, 80)의 상세 블록도이다.
도 4를 참조하면, 제 1 전압 발생부(70)는, 제 1 레귤레이터(71), 제 1 오실레이터(73), 제 1 레벨 검출기(75), 제 1 펌프 드라이버(77), 및 제 1 챠지펌프(78)를 포함한다.
제 1 오실레이터(73)는 일정한 주기를 갖는 클럭 신호(OSC_N)를 발생한다. 제 1 오실레이터(73)로부터 발생된 클럭 신호(OSC_N)는 제 1 레벨 검출기(75)로 입력된다. 제 1 레벨 검출기(75)는, 제 1 챠지펌프(78)의 출력 레벨을 검출한다. 제 1 레벨 검출기(75)는, 상기 검출 결과에 따라서 클럭 신호가 제 1 펌프 드라이버(77)로 인가되는 것을 제어하고, 제어 결과로서 클럭 신호(pCLK_VBulk)를 출력한다. 예를 들면, 검출된 제 1 챠지펌프(78)의 출력 레벨이 소정의 기준 전압 보다 낮으면, 상기 클럭 신호(OSC_N)를 제 1 펌프 드라이버(77)로 인가한다. 그리고, 검출된 제 1 챠지펌프(78)의 출력 레벨이 소정의 기준 전압 보다 높으면, 상기 클럭 신호(OSC_N)를 제 1 펌프 드라이버(77)로 인가하지 않는다.
제 1 레귤레이터(71)는, 제 1 및 제 2 클럭 신호들(CLK, nCLK)의 파워(Vpwr_clk)를 결정한다. 예를 들면, 노멀 프로그램시에는 내부 전원 전압(VCC)에 대응되도록 파워(Vpwr_clk)를 결정하고, 액셀레이션 프로그램시에는 외부 전원 전압(VPPx)에 응답해서 내부 전원 전압(VCC) 보다 높은 레벨(예를 들면, 2VCC)을 갖도록 파워(Vpwr_clk)를 결정한다. 제 1 레귤레이터(71)에서 결정된 클럭 신호의 파워(Vpwr_clk)는 제 1 펌프 드라이버(77)로 제공된다. 제 1 펌프 드라이버(77)는, 제 1 레벨 검출기(75)로부터 클럭 신호(pCLK_VBulk)를 받아들이고, 제 1 레귤레이터(71)로부터 클럭 파워(Vpwr_clk)를 받아들인다. 제 1 펌프 드라이버(77)는, 상기 클럭 파워(Vpwr_clk)에 응답해서, 상기 클럭 신호(pCLK_VBulk)의 위상 및 크기를 제어하고, 제어 결과로서 제 1 및 제 2 클럭 신호들(CLK, nCLK)을 발생한다. 제 1 및 제 2 클럭 신호들(CLK, nCLK)은 서로 반대의 위상을 갖는다. 제 1 챠지펌프(78)는 제 1 펌프 드라이버(77)로부터 발생된 제 1 및 제 2 클럭 신호들(CLK, nCLK)에 응답해서 챠지 펌핑 동작을 수행한다. 제 1 챠지펌프(78)의 출력 신호는, 제 1 레벨 검출기(75)로 피드백 됨과 동시에 메모리 셀 어레이(10)의 벌크 영역으로 인가된다.
도 5는 도 4에 도시된 제 1 펌프 드라이버(77)의 상세 회로도이다.
도 5를 참조하면, 제 1 펌프 드라이버(77)는 클럭 드라이버(771)와 클럭 발생부(773)를 포함한다. 클럭 드라이버(771)는, 레벨 쉬프터(level shifter)로 구성되고, 클럭 발생부(773)는 복수 개의 인버터들(775-778)로 구성된다.
클럭 드라이버(771)는, 제 1 레귤레이터(71)로부터 클럭 신호의 파워(Vpwr_clk)를 받아들이고, 제 1 레벨 검출기(75)로부터 클럭신호(pCLK_VBULK)를 받아들인다. 클럭 드라이버(771)는, 클럭신호(pCLK_VBULK)에 동기되어 클럭 신호의 파워(Vpwr_clk)를 클럭 발생부(773)로 전달한다. 클럭 발생부(773)는, 클럭신호(pCLK_VBULK)에 동기되어 클럭 신호의 파워(Vpwr_clk)의 크기에 대응되는 제 1 및 제 2 클럭 신호들(CLK, nCLK)을 발생한다. 클럭 발생부(773)를 구성하는 각각의 인버터(775-778)는, 전류 통로가 직렬로 연결된 P 타입의 MOS 트랜지스터와, N 타입의 MOS 트랜지스터로 구성된다. 상기 MOS 트랜지스터들은, 이 분야에 대한 지식을 가진 이들에게 잘 알려져 있는 고전압 트랜지스터로 구성된다. 상기 인버터들(775-778)은 제 1 레귤레이터(71)로부터 발생된 클럭 파워(Vpwr_clk)를 받아들이고, 제 1 레벨 검출기(75)로부터 입력된 클럭 신호(pCLK_VBulk)에 동기되어, 서로 반대의 위 상을 갖는 제 1 및 제 2 클럭 신호들(CLK, nCLK)을 발생한다. 여기서, 제 1 및 제 2 클럭 신호들(CLK, nCLK)의 주기는 제 1 레벨 검출기(75)로부터 입력된 클럭 신호(pCLK_VBulk)에 의해 제어된다. 그리고, 제 1 및 제 2 클럭 신호들(CLK, nCLK)의 크기는 제 1 레귤레이터(71)로부터 입력된 클럭 파워(Vpwr_clk)에 의해 제어된다. 이 때, 클럭발생부(773)로 전달되는 클럭신호의 파워(Vpwr_clk)는, 노멀 프로그램시에는 내부 전원 전압(VCC)을 갖고, 액셀레이션 프로그램시에는 내부 전원 전압(VCC) 보다 높은 레벨(예를 들면, 2VCC)을 갖는다.
도 6은 도 5에 도시된 제 1 펌프 드라이버(77)의 출력 파형도이다.
도 6을 참조하면, 제 1 펌프 드라이버(77)에서 발생되는 제 1 및 제 2 클럭 신호들(CLK, nCLK)은, 노멀 프로그램시에는 제 1 레귤레이터(71)로부터 입력된 내부 전원 전압(VCC) 레벨의 클럭 파워(Vpwr_clk)에 응답해서 발생된다. 이 때, 제 1 및 제 2 클럭 신호들(CLK, nCLK)은 접지 전압(GND)과 클럭 파워(Vpwr_clk)(즉, 내부 전원 전압(VCC)) 사이에서 토글링된다. 그리고, 액셀레이션 프로그램시에는 내부 전원 전압(VCC) 보다 높은 전압(예를 들면, 2VCC) 레벨을 갖는 클럭 파워(Vpwr_clk)에 응답해서 발생된다. 이 때, 제 1 및 제 2 클럭 신호들(CLK, nCLK)은 접지 전압(GND)과 클럭 파워(Vpwr_clk) 사이에서 토글링된다. 도 6에 도시된 바와 같이, 토글링되는 전압 폭이 증가된 제 1 및 제 2 클럭 신호들(CLK, nCLK)에 의해서, 제 1 챠지펌프(78)의 펌핑 효율이 증가된다. 그 결과, 제 1 챠지펌프(78)로부터 발생되는 벌크 전압(VBulk)의 네거티브 용량이 증가하게 되어, 충분한 서브 전류 를 제공할 수 있게 된다.
도 7은 도 5에 도시된 제 1 펌프 드라이버(77)의 출력 레벨에 따른 제 1 챠지펌프(78)의 용량 변화를 보여주는 도면이다.
도 7을 참조하면, 제 1 챠지펌프(78)의 펌핑 용량은, 클럭 신호의 전압 레벨에 비례하여 증가함을 알 수 있다. 따라서, 도 6에 도시된 바와 같이, 제 1 및 제 2 클럭 신호들(CLK, nCLK)의 전압 레벨이, 내부 전원 전압(VCC) 레벨에서 외부 전원 전압(VPPx) 레벨로 증가하게 되면, 이에 비례하여 제 1 챠지펌프(78)의 펌핑 용량 또한 증가하게 된다. 이와 같이, 본 발명에 따른 전압 발생회로(60)에서의 제 1 챠지펌프(78)의 펌핑 용량 증가는, 별도의 회로를 추가하지 않고도, 액셀레이션 프로그램시 제 1 레귤레이터(71)에게 내부 전원 전압(VCC) 대신 외부 전원 전압(VPPx)을 인가하는것 만으로도 획득될 수 있다.
다시 도 4를 참조하면, 제 2 전압 발생부(80)는, 제 2 오실레이터(83), 제 2 레벨 검출기(85), 제 2 펌프 드라이버(87), 제 2 챠지펌프(88), 및 제 2 레귤레이터(89)를 포함한다.
제 2 오실레이터(83)는 일정한 주기를 갖는 클럭 신호(OSC_P)를 발생한다. 제 2 오실레이터(83)로부터 발생된 클럭 신호(OSC_P)는 제 2 레벨 검출기(85)로 입력된다. 제 2 레벨 검출기(85)는, 제 2 챠지펌프(88)의 출력 레벨을 검출한다. 그리고 나서, 제 2 레벨 검출기(85)는 클럭 신호가 제 2 펌프 드라이버(87)로 인가되는 것을 제어하고, 제어 결과로서 클럭 신호(pCLK_VPBL)를 출력한다. 예를 들면, 검 출된 제 2 챠지펌프(88)의 출력 레벨이 소정의 기준 전압 보다 낮으면, 상기 클럭 신호(OSC_P)를 제 2 펌프 드라이버(87)로 인가한다. 그리고, 검출된 제 2 챠지펌프(88)의 출력 레벨이 소정의 기준 전압 보다 높으면, 상기 클럭 신호(OSC_P)를 제 2 펌프 드라이버(87)로 인가하지 않는다.
제 2 펌프 드라이버(87)는, 제 2 레벨 검출기(85)로부터 입력된 클럭 신호(pCLK_VPBL)에 응답해서 클럭 신호(pCLK_VPBL)의 위상을 제어하고, 제어 결과로서 제 1 및 제 2 클럭 신호들(CLK, nCLK)을 발생한다. 제 1 및 제 2 클럭 신호들(CLK, nCLK)은 서로 반대의 위상을 갖는다. 제 2 챠지펌프(88)는 제 2 펌프 드라이버(87)로부터 발생된 제 1 및 제 2 클럭 신호들(CLK, nCLK)에 응답해서 챠지 펌핑 동작을 수행한다. 제 2 챠지펌프(88)의 출력 신호(VPBL)는 제 2 레벨 검출기(85)로 피드백 됨과 동시에 제 2 레귤레이터(89)로 인가된다. 제 2 레귤레이터(89)는 제 2 챠지펌프(88)로부터 제공된 펌핑 전압(VPBL)을 일정한 레벨의 비트라인 전압(VBL)으로 레귤레이션한다. 이 경우, 레귤레이션 된 비트라인 전압(VBL)은, 도 2에 도시된 바와 같이, 펌핑 전압(VPBL) 보다 낮은 전압 레벨을 갖는다. 제 2 레귤레이터(89)로부터 발생된 비트라인 전압(VBL)은, 프로그램시 선택된 비트라인으로 인가된다.
노멀 프로그램시, 제 2 챠지펌프(88)의 출력 신호(VPBL)는 내부 전원 전압(VCC)을 이용하여 발생된다. 그리고, 이 때 발생된 제 2 챠지펌프(88)의 출력 신호(VPBL)는, 제 2 레벨 검출기(85)로 피드백 됨과 동시에 제 2 레귤레이터(89)를 통해 비트라인 전압(VBL)으로 발생된다. 이 때, 외부 전원 전압(VPPx)은 제 2 전압 발생부(80)의 비트라인 전압(VBL) 발생에 아무런 영향도 미치지 않는다.
이와 달리, 높은 펌핑 용량을 필요로 하는 액셀레이션 프로그램시에는 외부 전원 전압(VPPx)이 직접 제 2 챠지펌프(88)의 출력단으로 인가되어, 제 2 챠지펌프(88)의 출력 레벨을 급격하게 증가시킨다. 이 때, 제 2 챠지펌프(88)는 상기 외부 전원 전압(VPPx)을 출력 신호(VPBL)로서 직접 출력하게 된다. 그 결과, 칩의 레이아웃은 증가시키지 않으면서도 액셀레이션 프로그램시 필요로 하는 전류 용량을 충분히 제공할 수 있게 된다.
앞에서 설명한 바와 같이, 액셀레이션 프로그램은, 노어형 플래시 메모리의 프로그램 시간을 줄이기 위해 팩토리 환경에서 수행되는 프로그램이다. 따라서, 본 발명에서는 일반 사용자들이 수행하게 되는 노멀 프로그램 동작에는 아무런 영향도 미치지 않고, 칩의 레이아웃 또한 증가시키지 않을 수 있도록, 노멀 프로그램시에는 내주 전원 전압(VCC)을 이용하여 프로그램 전압을 발생하고, 액셀레이션 프로그램시 외부 전원 전압(VPPx)을 이용하여 프로그램 전압을 발생한다. 특히, 네거티브 챠지펌프를 이용하는 벌크 전압의 발생시에는, 펌핑 효율을 증대시키는데 외부 전원 전압(VPPx)을 이용한다. 그리고, 포지티브 챠지펌프를 사용하는 비트라인 전압의 발생시에는, 상기 외부 전원 전압(VPPx)을 그대로 출력한다. 그 결과, 많은 전류 용량을 필요로 하는 액셀레이션 프로그램시, 추가적인 회로 없이도 챠지펌프의 용량을 효과적으로 증대시킬 수 있게 된다. 따라서, 프로그램 전압이 안정적으로 제공될 수 있게 되어, 불휘발성 메모리 장치의 프로그램 신뢰도가 높아지게 된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. 특히, 위에서는 전압 발생회로가 플래시 메모리와 같은 불휘발성 반도체 메모리 장치의 프로그램 전압의 발생에 적용되는 경우가 예를 들어 설명되었으나, 이는 일 예에 불과하다. 상기와 같은 펌핑 효율의 증대 방법은, 불휘발성 반도체 메모리 장치뿐만 아니라, 타 메모리 장치들에도 적용 가능하다. 또한, 프로그램 전압 뿐만 아니라 소거 전압 등을 발생하는 데에도 본 발명이 적용될 수 있다.
이상과 같은 본 발명에 의하면, 칩의 레이아웃은 증가시키지 않으면서도 액셀레이션 프로그램을 수행하기에 충분한 전류 용량을 제공할 수 있게 되어, 불휘발성 반도체 메모리 장치의 프로그램 신뢰도가 높아지게 된다.

Claims (33)

  1. 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이; 그리고
    상기 메모리 셀들로 프로그램 전압을 발생하는 전압발생회로를 포함하되,
    상기 전압 발생회로는, 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부, 그리고 제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함하며,
    액셀레이션 프로그램시, 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 음의 전압은 상기 메모리 셀 어레이의 벌크 영역으로 인가되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 양의 전압은 상기 메모리 셀 어레이의 선택된 비트라인으로 인가되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 전압 발생회로는, 상기 메모리 셀 어레이의 선택된 워드라인으로 인가되는 전압을 발생하는 제 3 전압발생부를 더 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제 1 항에 있어서, 상기 제 1 전압발생부는,
    클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 1 챠지펌프;
    상기 클럭 신호의 파워를 결정하는 제 1 레귤레이터;
    상기 클럭 파워에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 1 펌프 드라이버; 그리고
    상기 제 1 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 1 레벨 검출기를 포함하며,
    상기 액셀레이션 프로그램시, 상기 제 1 레귤레이터는 외부 전원을 이용하여 상기 클럭 파워를 소정 레벨 상승시키고, 상기 제 1 펌프 드라이버는 상기 클럭 파워에 대응되도록 상기 클럭 신호의 크기를 제어하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 1 및 제 2 클럭신호들을 발생하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 1 펌프 드라이버는, 노멀 프로그램시 내부 전원에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 액셀레이션 프로그램시 상기 내부 전원 보다 높은 전압 레벨을 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  9. 제 6 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 클럭신호에 동기되어 상기 클럭 파워에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 복수 개의 인버터들을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 인버터들은, 고전압 트랜지스터들로 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  11. 제 1 항에 있어서, 상기 제 2 전압발생부는,
    클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 2 챠지펌프;
    상기 제 2 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 2 레벨 검출기;
    상기 제 2 레벨 검출기의 제어에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 2 펌프 드라이버; 그리고
    상기 제 2 챠지펌프의 출력 레벨을 일정하게 유지시켜 주는 제 2 레귤레이터를 포함하며,
    상기 액셀레이션 프로그램시, 상기 외부 전원이 상기 제 2 레귤레이터로 직접 출력되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제 2 레귤레이터는, 노멀 프로그램 및 상기 액셀레이션 프로그램시 내부 전원을 이용하여 상기 클럭 파워를 결정하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  13. 제 11 항에 있어서,
    상기 제 2 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 3 및 제 4 클럭신호들을 발생하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  14. 제 11 항에 있어서,
    상기 제 3 및 제 4 클럭 신호들은, 내부 전원에 대응되는 크기를 갖는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  15. 제 1 챠지펌프를 통해 음의 전압을 발생하는 제 1 전압발생부; 그리고
    제 2 챠지펌프를 통해 양의 전압을 발생하는 제 2 전압발생부를 포함하며,
    액셀레이션 프로그램시, 상기 제 1 전압발생부는 외부 전원을 이용하여 상기 제 1 챠지펌프의 펌핑 효율을 증대시키고, 상기 제 2 전압발생부는 상기 외부 전원을 직접 출력하는 것을 특징으로 하는 전압 발생회로.
  16. 제 15 항에 있어서, 상기 제 1 전압발생부는,
    클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 1 챠지펌프;
    상기 클럭 신호의 파워를 결정하는 제 1 레귤레이터;
    상기 클럭 파워에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 1 펌프 드라이버; 그리고
    상기 제 1 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 1 레벨 검출기를 포함하며,
    상기 액셀레이션 프로그램시, 상기 제 1 레귤레이터는 외부 전원을 이용하여 상기 클럭 파워를 소정 레벨 상승시키고, 상기 제 1 펌프 드라이버는 상기 클럭 파 워에 대응되도록 상기 클럭 신호의 크기를 제어하는 것을 특징으로 하는 전압 발생회로.
  17. 제 16 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 1 및 제 2 클럭신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  18. 제 17 항에 있어서,
    상기 제 1 펌프 드라이버는, 노멀 프로그램시 내부 전원에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  19. 제 17 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 액셀레이션 프로그램시 상기 내부 전원 보다 높은 전압 레벨을 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  20. 제 17 항에 있어서,
    상기 제 1 펌프 드라이버는, 상기 클럭신호에 동기되어 상기 클럭 파워에 대 응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 복수 개의 인버터들을 포함하는 것을 특징으로 하는 전압 발생회로.
  21. 제 20 항에 있어서,
    상기 인버터들은, 고전압 트랜지스터들로 구성되는 것을 특징으로 하는 전압 발생회로.
  22. 제 15 항에 있어서, 상기 제 2 전압발생부는,
    클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 제 2 챠지펌프;
    상기 제 2 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 제 2 레벨 검출기;
    상기 제 2 레벨 검출기의 제어에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 제 2 펌프 드라이버; 그리고
    상기 제 2 챠지펌프의 출력 레벨을 일정하게 유지시켜 주는 제 2 레귤레이터를 포함하며,
    상기 액셀레이션 프로그램시, 상기 외부 전원이 상기 제 2 레귤레이터로 직접 출력되는 것을 특징으로 하는 전압 발생회로.
  23. 제 22 항에 있어서,
    상기 제 2 레귤레이터는, 노멀 프로그램 및 상기 액셀레이션 프로그램시 내 부 전원을 이용하여 상기 클럭 파워를 결정하는 것을 특징으로 하는 전압 발생회로.
  24. 제 22 항에 있어서,
    상기 제 2 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 3 및 제 4 클럭신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  25. 제 22 항에 있어서,
    상기 제 3 및 제 4 클럭 신호들은, 내부 전원에 대응되는 크기를 갖는 것을 특징으로 하는 전압 발생회로.
  26. 클럭 신호에 응답해서 챠지 펌핑 동작을 수행하는 챠지펌프;
    상기 클럭 신호의 파워를 결정하는 레귤레이터;
    상기 클럭 파워에 응답해서, 상기 클럭 신호의 위상 및 크기를 제어하는 펌프 드라이버; 그리고
    상기 챠지펌프의 출력 레벨을 검출하여, 상기 클럭신호의 인가를 제어하는 레벨 검출기를 포함하되,
    액셀레이션 모드시, 상기 레귤레이터는 외부 전원을 이용하여 상기 클럭 파워를 소정 레벨 상승시키고, 상기 펌프 드라이버는 상기 클럭 파워에 대응되도록 상기 클럭 신호의 크기를 제어하는 것을 특징으로 하는 전압 발생회로.
  27. 제 26 항에 있어서,
    상기 챠지펌프는 네거티브 챠지펌프인 것을 특징으로 하는 전압 발생회로.
  28. 제 26 항에 있어서,
    상기 레귤레이터는, 노멀 모드시 내부 전원을 이용하여 상기 클럭 파워를 결정하는 것을 특징으로 하는 전압 발생회로.
  29. 제 26 항에 있어서,
    상기 펌프 드라이버는, 상기 클럭 신호에 응답해서, 서로 반대의 위상을 가지는 제 1 및 제 2 클럭신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  30. 제 29 항에 있어서,
    상기 펌프 드라이버는, 노멀 모드시 내부 전원에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  31. 제 29 항에 있어서,
    상기 펌프 드라이버는, 상기 액셀레이션 모드시 상기 내부 전원 보다 높은 전압 레벨을 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 것을 특징으로 하는 전압 발생회로.
  32. 제 26 항에 있어서,
    상기 펌프 드라이버는, 상기 클럭신호에 동기되어 상기 클럭 파워에 대응되는 크기를 갖는 상기 제 1 및 제 2 클럭 신호들을 발생하는 복수 개의 인버터들을 포함하는 것을 특징으로 하는 전압 발생회로.
  33. 제 32 항에 있어서,
    상기 인버터들은, 고전압 트랜지스터들로 구성되는 것을 특징으로 하는 전압 발생회로.
KR1020040108793A 2004-12-20 2004-12-20 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 KR100591773B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040108793A KR100591773B1 (ko) 2004-12-20 2004-12-20 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
US11/262,759 US7428169B2 (en) 2004-12-20 2005-11-01 Nonvolatile semiconductor memory device and voltage generating circuit for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108793A KR100591773B1 (ko) 2004-12-20 2004-12-20 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로

Publications (1)

Publication Number Publication Date
KR100591773B1 true KR100591773B1 (ko) 2006-06-26

Family

ID=36595527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108793A KR100591773B1 (ko) 2004-12-20 2004-12-20 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로

Country Status (2)

Country Link
US (1) US7428169B2 (ko)
KR (1) KR100591773B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645049B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
ITVA20060011A1 (it) * 2006-02-22 2007-08-23 St Microelectronics Srl Dispositivo di memoria e relativo metodo di controllo
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
WO2008014236A1 (en) * 2006-07-24 2008-01-31 Tetralogic Pharmaceuticals Corporation Dimeric iap inhibitors
TWI356369B (en) * 2006-10-26 2012-01-11 Himax Semiconductor Inc Driving method for a display panel and the related
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
US7724603B2 (en) * 2007-08-03 2010-05-25 Freescale Semiconductor, Inc. Method and circuit for preventing high voltage memory disturb
US7839689B2 (en) 2008-01-31 2010-11-23 Mosaid Technologies Incorporated Power supplies in flash memory devices and systems
CN102509558B (zh) * 2011-11-25 2015-02-25 珠海天威技术开发有限公司 存储芯片及其充电方法
KR102062370B1 (ko) * 2013-06-28 2020-01-03 에스케이하이닉스 주식회사 반도체 장치
FR3031832B1 (fr) * 2015-01-15 2017-02-03 Commissariat Energie Atomique Systeme de caracterisation d'une cellule memoire flash

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049299A (ja) 1998-05-25 2000-02-18 Mitsubishi Electric Corp チャージポンプ回路およびそれを備える不揮発性半導体記憶装置
KR20000043892A (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리의 기준전압 발생회로
KR20030049451A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 출력 버퍼

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
JPH10247386A (ja) 1997-03-03 1998-09-14 Mitsubishi Electric Corp 昇圧電位供給回路及び半導体記憶装置
JPH10255469A (ja) 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
US6125056A (en) * 1999-04-14 2000-09-26 Advanced Micro Devices, Inc. Fast program mode for non-volatile memory
KR20000030505A (ko) 2000-03-04 2000-06-05 김태진 반도체장치의 승압회로
KR100469376B1 (ko) 2002-06-29 2005-02-02 매그나칩 반도체 유한회사 플래쉬 메모리 장치
DE10244977B4 (de) * 2002-09-26 2004-08-12 Siemens Ag Beschleunigung der Programmierung eines Speicherbausteins mit Hilfe eines Boundary Scan (BSCAN)-Registers
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
KR100560822B1 (ko) * 2004-09-02 2006-03-13 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049299A (ja) 1998-05-25 2000-02-18 Mitsubishi Electric Corp チャージポンプ回路およびそれを備える不揮発性半導体記憶装置
KR20000043892A (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리의 기준전압 발생회로
KR20030049451A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 출력 버퍼

Also Published As

Publication number Publication date
US20060133147A1 (en) 2006-06-22
US7428169B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
US7428169B2 (en) Nonvolatile semiconductor memory device and voltage generating circuit for the same
JP4746326B2 (ja) 不揮発性半導体記憶装置
JP3954245B2 (ja) 電圧発生回路
US6438034B1 (en) Semiconductor device
US7317640B2 (en) Nonvolatile memory with erasable parts
US6426894B1 (en) Method and circuit for writing data to a non-volatile semiconductor memory device
US8379452B2 (en) Nonvolatile semiconductor memory device
US6243292B1 (en) Nonvolatile semiconductor memory device capable of reducing memory array area
EP0374936B1 (en) Nonvolatile semiconductor memory system
US20060239072A1 (en) Nonvolatile memory device and semiconductor device
US6212101B1 (en) High-density nor-type flash memory device and a program method thereof
KR100395771B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US20010021128A1 (en) Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
KR100515533B1 (ko) 반도체 장치
US7372747B2 (en) Flash memory device and voltage generating circuit for the same
US7675784B2 (en) Semiconductor memory device with dummy bit lines for charge and discharge timing
US6477092B2 (en) Level shifter of nonvolatile semiconductor memory
US6603700B2 (en) Non-volatile semiconductor memory device having reduced power requirements
US6026049A (en) Semiconductor memory with sensing stability
US6574146B2 (en) Circuit and method for timing multi-level non-volatile memories
KR100735011B1 (ko) 노어 플래시 메모리 및 그것의 읽기 방법
US8331191B2 (en) Semiconductor integrated circuit device
JPH04192196A (ja) 不揮発性半導体記憶装置
KR20230056198A (ko) 메모리 셀 독출 회로
JPH06112443A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee