JP5165980B2 - 読み出し電圧発生装置 - Google Patents

Description

この発明は、不揮発性メモリ装置に記憶されているデータを読み出すための読み出し電圧を発生させる読み出し電圧発生装置に関するものである。

不揮発性メモリ装置は、電荷を電荷蓄積膜に蓄積することでデータを記憶する。ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：電気的に書き換え可能な不揮発性メモリ）には、大別して電荷蓄積膜の種類が異なる２つの構造がある。
１つは、ゲート絶縁膜上に電荷蓄積膜となる浮遊ゲートと呼ばれる導電体を酸化膜などで囲って電気的に絶縁された状態で設け、その浮遊ゲートに電荷を蓄積するＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ：フローティングゲート）型である。もう１つは、複数の絶縁膜を積層させた電荷蓄積膜を有し、この電荷蓄積膜内の電荷トラップに蓄積する電荷量を制御することによって情報の記憶を行うＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型である。

電荷蓄積膜に電子を蓄積した状態、すなわち書き込みデータを記憶している状態のしきい値電圧をＶｔｗ、電荷蓄積膜にホールを蓄積した状態、すなわち消去データを記憶している状態のしきい値電圧をＶｔｅ、電荷蓄積膜に電子もホールも蓄積していない状態のしきい値電圧、つまり、熱平衡状態しきい値電圧をＶ０と呼ぶ。
ここで、メモリ素子に記憶されているデータを読み出す時にメモリ素子のゲート電極に印加する電圧Ｖｃｇの値を、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立つように設定すると、メモリ素子のドレイン電流が、書き込みデータを記憶している状態では流れず、消去データを記憶している状態では流れるため、書き込みデータと消去データとの判別が可能となる。

しかし、ＶｔｗやＶｔｅの値は常に一定ではない。メモリ素子は時間の経過と供にエネルギーの安定状態である熱平衡状態に徐々に近づいていく。すなわち、電荷蓄積膜に蓄積した電荷を時間の経過とともに放出するため、ＶｔｗやＶｔｅの値はＶ０に近づいていき、最終的には、Ｖｔｗ＝Ｖｔｅ＝Ｖ０となる。

ＶｔｗやＶｔｅの値がＶ０に近づいていく過程において、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立たなくなると、データを正しく読み出すことができなくなる。

上記のうち、ＶｔｗとＶｃｇとの値の差、またはＶｔｅとＶｃｇとの値の差を読み出しマージンと呼ぶ。
時間の経過と供に読み出しマージンが小さくなった場合の対処の方法としてはいくつかの提案を見るところである（例えば、特許文献１参照。）。

次に、図面を用いて説明する。図４は、特許文献１に示した従来技術に記載の半導体記憶装置を含むマイクロコンピュータの構成を説明するブロック図であって、説明しやすいようにその主旨を逸脱しないように書き直した図である。

図４において、１０００はマイクロコンピュータ、２００は半導体記憶装置、３００はプロセッサ、２１０は不揮発性メモリ、２２０は第１のセンスアンプ、２３０は検出手段、３４０は制御手段、３５０は記憶手段である。

検出手段２３０は、第２のセンスアンプ２３１と、第３のセンスアンプ２３２と、検出回路２３３とを有している。制御手段３４０は、ベリファイ手段３４１を備えている。

特許文献１に示した従来技術のデータ読み出し時の動作について説明する。
不揮発性メモリ２１０が出力する読み出し信号は、第１のセンスアンプ２２０に供給される。第１のセンスアンプ２２０は、読み出し信号のレベルと第１の基準レベルとを比較し、読み出し信号のレベルに応じた第１の論理値を出力する。
第１の論理値が記憶されたデータとして半導体記憶装置２００から出力される。

次に、時間の経過と供に読み出しマージンが小さくなった場合の対処動作について説明する。
記憶手段３５０が出力するイネーブル信号が検出手段２３０に供給され、検出手段２３０を構成する第２のセンスアンプ２３１と、第３のセンスアンプ２３２と、検出回路２３３とが各々起動する。

不揮発性メモリ２１０が出力する読み出し信号は、第１のセンスアンプ２２０と、第２のセンスアンプ２３１と、第３のセンスアンプ２３２とに供給される。

第１のセンスアンプ２２０は、読み出し信号のレベルと第１の基準レベルとを比較し、読み出し信号のレベルに応じた第１の論理値を出力する。
第２のセンスアンプ２３１は、読み出し信号のレベルと第１の基準レベルより大きい第２の基準レベルとを比較し、読み出し信号のレベルに応じた第２の論理値を出力する。
第３のセンスアンプ２３２は、読み出し信号のレベルと第１の基準レベルより小さい第３の基準レベルとを比較し、読み出し信号のレベルに応じた第３の論理値を出力する。
第１の論理値から第３の論理値は、検出回路２３３に供給される。

検出回路２３３は、第１の論理値から第３の論理値がすべて一致しない場合に検出信号を出力する。
第１の論理値から第３の論理値がすべて一致する場合は、記憶されたデータを正しく読み出すために十分な読み出しマージンがまだあると判断出来るため、対処動作はここで終了する。

検出回路２３３が出力する検出信号及び第１の論理値は、制御手段３４０に供給される。
制御手段３４０は、検出信号に対応する不揮発性メモリ２１０の記憶領域に読み出し信号と同一の内容で再書き込みを実行するアクセス制御信号を、不揮発性メモリ２１０に供給する。

制御手段３４０が備えるベリファイ手段３４１において、再書き込みが正常に実行されたか否かを検証する。
再書き込みが正常に行われた場合、第１の論理値から第３の論理値がすべて一致するため、検出回路２３３からの検出信号は供給されなくなる。

ベリファイ手段３４１において、再書き込みが正常に実行されなかったと検証された場合は、制御手段３４０は、検出信号に対応する不揮発性メモリ２１０の記憶領域へのアクセスを禁止するアクセス制御信号を、不揮発性メモリ２１０に供給する。

特許文献１に示された従来技術は、検出手段２３０を設けたことにより、読み出しマージンが所定の値よりも小さくなったことを検出することができ、プロセッサ３００により
、読み出しマージンが所定の値よりも小さくなった不揮発性メモリ２１０の記憶領域に対して、データの再書き込みもしくはアクセス禁止の対処を行うことにより、半導体記憶装置２００の信頼性が向上するという特徴を有している。

特開２００５−１４１８２７号公報（第６−８頁、第１図）

特許文献１に示した従来技術は、読み出しマージンが小さくなったことを確実に検出するためには、検出手段２３０を、記憶したデータの読み出し時だけに限らず、記憶したデータの保持期間において常に起動させておくことが必要であり、常に電力を消費し続けるという問題がある。

さらに、読み出しマージンが小さくなった不揮発性メモリ２１０の記憶領域に対して、データの再書き込みを行うためには、書き込み電圧として高電圧を発生させる必要があり、これもまた大きな電力を消費するという問題がある。

また、不揮発性メモリ２１０の記憶領域に対して、アクセス禁止とした場合、アクセス禁止となった記憶領域の代わりにデータを記憶する予備の記憶領域を予め設ける必要があり、スペース効率が悪くなるという問題がある。

この発明は、このような問題を解決するためになされたものであり、記憶したデータの保持期間において不揮発性メモリ装置内及び周辺の回路を起動することなく、不揮発性メモリ装置の信頼性を向上することを目的とする。

上記課題を解決するために、本発明は以下のような構成を採用する。

不揮発性メモリ装置に記憶されているデータを読み出すための読み出し電圧を発生する読み出し電圧発生装置であって、
不揮発性メモリ装置は、不揮発性メモリ素子と読み出し負荷素子とを有し、不揮発性メモリ素子へデータを書き込むとき、略同時にデータの内容に対応して読み出し負荷素子が所定の負荷値となるように読み出し電圧を設定し、不揮発性メモリ装置に記憶されているデータを読み出すとき、読み出し電圧を読み出し負荷素子に印加する読み出し電圧発生装置において、
所定の電圧を発生する電圧発生部と、この所定の電圧を読み出し電圧に変換する変換部と、を有し、変換部は、不揮発性記憶手段と電圧調整用抵抗とを有し、不揮発性記憶手段は、第１のセンスレベルシフト用不揮発性メモリ素子と第２のセンスレベルシフト用不揮発性メモリ素子とを有し、第１のセンスレベルシフト用不揮発性メモリ素子と電圧調整用抵抗とを直列に接続し、これと並列に第２のセンスレベルシフト用不揮発性メモリ素子を接続してなり、不揮発性メモリ素子へデータを書き込むとき、略同時にデータと同一のデータを第１のセンスレベルシフト用不揮発性メモリ素子に記憶するとともに、データと相反するデータを第２のセンスレベルシフト用不揮発性メモリ素子に記憶することで、所定の電圧を前記読み出し電圧に変換して出力し、所定の負荷値を、読み出し負荷素子の読み出しマージンが大きくなるような値にすることを特徴とする。

不揮発性メモリ素子と不揮発性記憶手段とは、同一構造であってもよい。

不揮発性記憶手段は、複数の絶縁膜を積層してなる積層膜を有しているようにしてもよい。

この発明による読み出し電圧発生装置は、不揮発性メモリ素子へデータを書き込むとき、略同時に読み出し負荷素子の負荷値が、読み出しマージンを大きくするための値となるように読み出し電圧を設定するため、記憶したデータの保持期間においては、読み出しマージンを大きくするために回路を起動させる必要がなく、消費電力を小さくできるという効果がある。

さらに、読み出しマージンを大きくすることにより不揮発性メモリ装置の信頼性が向上するため、データの再書き込みを行う必要がなく、書き込み電圧として高電圧を印加することによる電力消費がないだけでなく、高電圧を発生させる装置も必要ないという効果がある。

また、読み出しマージンを大きくすることにより不揮発性メモリ装置の信頼性が向上するため、不揮発性メモリ素子の一部の記憶領域に対して、アクセス禁止の対処を行う必要がなく、アクセス禁止となった記憶領域の代わりにデータを記憶する予備の記憶領域を予め設ける必要がないため、スペースを有効に利用できるという効果がある。

また、読み出しマージンの大きさを常に監視する検出手段、及び読み出しマージンが小さくなった不揮発性メモリ素子に対する対処を制御するプロセッサ、これら複雑な回路が必要ないという効果もある。

［読み出し電圧発生装置の全体説明：図１］
図１は、本発明による読み出し電圧発生装置を説明するためのブロック図である。
図１において、１０は不揮発性記憶手段、１１は第１のセンスレベルシフト用不揮発性メモリ素子、１２は第２のセンスレベルシフト用不揮発性メモリ素子、２０は電圧調整用抵抗、２１は定抵抗、３０は変換部、４０は電圧発生部、１００はこれらを有する読み出し電圧発生装置である。５０は不揮発性メモリ装置、５１は不揮発性メモリ素子、５２は読み出し負荷素子、５３はコンパレータである。
電圧発生部４０から出力し、変換部３０に入力する所定の電圧をＶａ、変換部３０から出力し、不揮発性メモリ装置５０に入力する読み出し電圧をＶ１０とする。この所定の電圧Ｖａとは、変換部３０において電圧を調整し、読み出し電圧Ｖ１０を生成するための元になる電圧である。

変換部３０は、不揮発性記憶手段１０と、電圧調整用抵抗２０と、定抵抗２１とを有している。不揮発性記憶手段１０は、第１のセンスレベルシフト用不揮発性メモリ素子１１と、第２のセンスレベルシフト用不揮発性メモリ素子１２とを備えている。

第１のセンスレベルシフト用不揮発性メモリ素子１１と電圧調整用抵抗２０とは直列に接続し、これと並列に第２のセンスレベルシフト用不揮発性メモリ素子１２を接続する。
定抵抗２１は読み出し電圧Ｖ１０と接地電位との間に設ける。

不揮発性メモリ装置５０は、読み出し電圧Ｖ１０を入力してその電圧に応じて負荷値が決まる読み出し負荷素子５２と不揮発性メモリ素子５１とを接続しており、その接続点とコンパレータ５３とが接続している。コンパレータ５３の出力は、不揮発性メモリ素子５１に記憶したデータに応じた出力データＸとなる。

ここで、不揮発性メモリ素子５１の１ビットに対して、第１のセンスレベルシフト用不揮発性メモリ素子１１の１ビットと第２のセンスレベルシフト用不揮発性メモリ素子１２の１ビットとが対応している。つまり、図示はしないが、Ｍを自然数として、不揮発性メ
モリ素子５１がＭビットの場合には、第１のセンスレベルシフト用不揮発性メモリ素子１１と第２のセンスレベルシフト用不揮発性メモリ素子１２とは、それぞれＭビットとなる。

［動作の説明：図１］
次に、本発明の読み出し電圧発生装置の動作を引き続き図１を用いて説明する。
不揮発性メモリ素子５１へ書き込みデータを記憶するときには、略同時に第１のセンスレベルシフト用不揮発性メモリ素子１１へ書き込みデータと同一のデータ、つまり書き込みデータを、第２のセンスレベルシフト用不揮発性メモリ素子１２へ書き込みデータと相反するデータ、つまり消去データを記憶する。このようにデータを記憶することで読み出し電圧Ｖ１０の値は、図示はしないがＶ１１に設定される。

不揮発性メモリ素子５１へ記憶された書き込みデータを読み出すときには、所定の電圧Ｖａを変換部３０へ入力する。第１のセンスレベルシフト用不揮発性メモリ素子１１は、書き込みデータが記憶されているため電流が流れず、第２のセンスレベルシフト用不揮発性メモリ素子１２は、消去データが記憶されているため電流が流れる。よって、変換部３０へ入力した所定の電圧Ｖａは値を変動することなく変換部３０から出力されるため、読み出し電圧Ｖ１０の値は、
Ｖ１１＝Ｖａ
となる。

Ｖ１１を読み出し負荷素子５２に印加することで読み出し負荷素子５２の負荷値が決定する。決定した負荷値を用いて不揮発性メモリ素子５１へ記憶されたデータが判別され、その結果はコンパレータ５３を介して不揮発性メモリ装置５０の外に出力される。

不揮発性メモリ素子５１へ消去データを記憶するときには、略同時に第１のセンスレベルシフト用不揮発性メモリ素子１１へ消去データと同一のデータ、つまり消去データを、第２のセンスレベルシフト用不揮発性メモリ素子１２へ消去データと相反するデータ、つまり書き込みデータを記憶する。このようにデータを記憶することで読み出し電圧Ｖ１０の値は、図示はしないがＶ１２に設定される。

不揮発性メモリ素子５１へ記憶された消去データを読み出すときには、所定の電圧Ｖａを変換部３０へ入力する。第１のセンスレベルシフト用不揮発性メモリ素子１１は、消去データが記憶されているため電流が流れ、第２のセンスレベルシフト用不揮発性メモリ素子１２は、書き込みデータが記憶されているため電流が流れない。よって、変換部３０へ入力した所定の電圧Ｖａは、電圧調整用抵抗２０を電流が流れるときの電圧降下により、値が変動して変換部３０から出力される。
電圧調整用抵抗２０の値をＲ１０、定抵抗２１の値をＲａとすると、読み出し電圧Ｖ１０の値は、
Ｖ１２＝（Ｒａ／（Ｒａ＋Ｒ１０））Ｖａ
となる。

Ｖ１２を読み出し負荷素子５２に印加することで読み出し負荷素子５２の負荷値が決定する。決定した負荷値を用いて不揮発性メモリ素子５１へ記憶されたデータが判別され、その結果はコンパレータ５３を介して不揮発性メモリ装置５０の外に出力される。

［センスレベルのシフトと読み出しマージンの説明：図２、図３］
次に、読み出し電圧Ｖ１０の値をＶ１１もしくはＶ１２にすることによる、センスレベル及び読み出しマージンの変化について説明する。

図２は、図１における読み出し負荷素子５２へ印加される読み出し電圧Ｖ１０と、不揮発性メモリ装置５０のセンスレベルとの関係を示す説明図である。横軸は読み出し電圧の値を表し、縦軸はセンスレベルの値を表す。

図２に示すように、読み出し電圧が大きくなるにつれて、センスレベルは小さくなるという特徴がある。
ここで、読み出し電圧がＶ１１のときのセンスレベルをＳ１、読み出し電圧がＶ１２のときのセンスレベルをＳ２とする。

図３は、図１における不揮発性メモリ素子５１のしきい値電圧の値の、時間の経過に対する変化と、センスレベルとの関係を示す説明図である。横軸はデータが記憶されてからの時間の経過を対数軸で表し、縦軸はしきい値電圧の値を表す。

ここで、書き込みデータを記憶している状態のしきい値電圧をＶｔｗ、消去データを記憶している状態のしきい値電圧をＶｔｅ、書き込みデータも消去データも記憶していない状態、つまり、熱平衡状態のしきい値電圧をＶ０とする。しきい値電圧とセンスレベルとの値の差が読み出しマージンである。

書き込みデータを読み出すときには、図１及び図２を用いて既に説明したように、読み出し電圧はＶ１１となり、センスレベルはＳ１となる。
図３に示すように、センスレベルがＳ１となることで、書き込みデータを記憶している状態のしきい値電圧Ｖｔｗとの読み出しマージンが大きくなり、時間が経過しても記憶したデータを正しく読み出すことができる。

消去データを読み出すときには、図１及び図２を用いて既に説明したように、読み出し電圧はＶ１２となり、センスレベルはＳ２となる。
図３に示すように、センスレベルがＳ２となることで、消去データを記憶している状態のしきい値電圧Ｖｔｅとの読み出しマージンが大きくなり、時間が経過しても記憶したデータを正しく読み出すことができる。

書き込みデータを記憶している状態のしきい値電圧Ｖｔｗと消去データを記憶している状態のしきい値電圧Ｖｔｅとは、時間の経過と供に熱平衡状態のしきい値電圧Ｖ０に近づいていくため、
Ｓ１＜Ｖ０＜Ｓ２
と設定することで、書き込みデータも消去データも、時間が経過しても正しく読み出すことができる。

図１及び図２を用いて既に説明したように、センスレベルＳ１及びＳ２の値を決定しているのは、読み出し電圧Ｖ１１及びＶ１２の値であり、読み出し電圧Ｖ１１及びＶ１２の値を決定しているのは、電圧発生部４０で生成される所定の電圧Ｖａと、電圧調整用抵抗２０の値Ｒ１０と、定抵抗２１の値Ｒａとである。
つまり、不揮発性メモリ素子５１の特性を鑑みて、ＶａとＲ１０とＲａとの値を適するものにすることで、不揮発性メモリ装置に記憶したデータを、時間が経過しても正しく読み出すための読み出し電圧を出力する、本発明の読み出し電圧発生装置が実現するのである。

［メモリ素子の構造の説明］
すでに説明した不揮発性メモリ素子５１と不揮発性記憶手段１０とは、同一構造のメモリ素子とすることができる。つまり、不揮発性メモリ素子５１と不揮発性記憶手段１０を構成する第１のセンスレベルシフト用不揮発性メモリ素子１１と第２のセンスレベルシフ
ト用不揮発性メモリ素子１２とを同一構造のメモリ素子とすることができる。
これらのメモリ素子は、特に限定しないが、複数の絶縁膜を積層してなる積層膜を有したメモリ素子、例えば、ＭＯＮＯＳ型やＭＮＯＳ型のメモリ素子を用いることができる。

不揮発性メモリ素子５１と不揮発性記憶手段１０とを同一構造のメモリ素子とすることで、製造工程を同一にすることができるため、製造コストの削減と製造プロセスの時間短縮に寄与するというメリットがある。
また、同一構造のメモリ素子とすることで、書き込み電圧や消去電圧を同一とすることができるため、これらの電圧を発生する手段も同一にすることができるため、これもまた、コストの削減と時間の短縮に寄与する。

さらにまた、ＭＯＮＯＳ型やＭＮＯＳ型のメモリ素子とすることで、図３における書き込みデータを記憶している状態のしきい値電圧Ｖｔｗと、消去データを記憶している状態のしきい値電圧Ｖｔｅとは、以下の数式で表すことができる。
Ｖｔｗ＝Ａ・ｌｏｇ（Ｔ）＋Ｂ
Ｖｔｅ＝Ｃ・ｌｏｇ（Ｔ）＋Ｄ
ここで、Ａは図３におけるＶｔｗの傾き、Ｂは書き込みデータを記憶した直後のＶｔｗの値、Ｃは図３におけるＶｔｅの傾き、Ｄは消去データを記憶した直後のＶｔｅの値、Ｔは図３における横軸の値、つまりデータを記憶してから経過した時間である。

ＭＯＮＯＳ型やＭＮＯＳ型のメモリ素子においては、Ａ及びＣは時間の経過によらない一定の値となる。
そのため、熱平衡状態のしきい値電圧Ｖ０の値を求めるためにＶｔｗ＝Ｖｔｅとなるまで長い時間を待たなくても、データを記憶した直後から短い時間でのＶｔｗとＶｔｅとの値の変化を読み取り、Ａ、Ｂ、Ｃ及びＤの値を求めることで、熱平衡状態のしきい値電圧Ｖ０の値が容易に推測できる。
よって、読み出しマージンを大きくするためのセンスレベルＳ１及びＳ２の設定が短時間に確実に行えるというメリットもある。

この発明の読み出し電圧発生装置は、読み出しマージンを大きくすることにより不揮発性メモリ装置の信頼性を向上することができ、また、記憶したデータの保持期間においては、回路を起動させる必要がなく、消費電力を小さくできるため、高い信頼性と低消費電力化とが求められる携帯電子機器用やコンピュータ装置用として好適である。

本発明による読み出し電圧発生装置を説明するためのブロック図である。 読み出し負荷素子へ印加される読み出し電圧と不揮発性メモリ装置のセンスレベルとの関係を説明する図である。 不揮発性メモリ素子のしきい値電圧とセンスレベルとの関係を説明する図である。 特許文献１に示す従来技術を説明するブロック図である。

符号の説明

１０ 不揮発性記憶手段
１１ 第１のセンスレベルシフト用不揮発性メモリ素子
１２ 第２のセンスレベルシフト用不揮発性メモリ素子
２０ 電圧調整用抵抗
２１ 定抵抗
３０ 変換部
４０ 電圧発生部
５０ 不揮発性メモリ装置
５１ 不揮発性メモリ素子
５２ 読み出し負荷素子
５３ コンパレータ
１００ 読み出し電圧発生装置
Ｒａ 定抵抗の値
Ｒ１０ 電圧調整用抵抗の値
Ｓ１、Ｓ２ センスレベルの値
Ｖ１０ 読み出し電圧
Ｖ１１、Ｖ１２ 読み出し電圧の値
Ｖａ 所定の電圧
Ｖｔｗ 書き込みデータを記憶している状態のしきい値電圧
Ｖｔｅ 消去データを記憶している状態のしきい値電圧
Ｖ０ 熱平衡状態のしきい値電圧
Ｘ 出力データ

Claims (3)

1. 不揮発性メモリ装置に記憶されているデータを読み出すための読み出し電圧を発生する読み出し電圧発生装置であって、
   前記不揮発性メモリ装置は、不揮発性メモリ素子と読み出し負荷素子とを有し、
   前記不揮発性メモリ素子へデータを書き込むとき、略同時に前記データの内容に対応して前記読み出し負荷素子が所定の負荷値となるように前記読み出し電圧を設定し、
   前記不揮発性メモリ装置に記憶されている前記データを読み出すとき、前記読み出し電圧を前記読み出し負荷素子に印加する読み出し電圧発生装置において、
   所定の電圧を発生する電圧発生部と、該所定の電圧を前記読み出し電圧に変換する変換部と、を有し、
   前記変換部は、不揮発性記憶手段と電圧調整用抵抗とを有し、
   前記不揮発性記憶手段は、第１のセンスレベルシフト用不揮発性メモリ素子と第２のセンスレベルシフト用不揮発性メモリ素子とを有し、
   前記第１のセンスレベルシフト用不揮発性メモリ素子と前記電圧調整用抵抗とを直列に接続し、これと並列に前記第２のセンスレベルシフト用不揮発性メモリ素子を接続してなり、
   前記不揮発性メモリ素子へデータを書き込むとき、略同時に前記データと同一のデータを前記第１のセンスレベルシフト用不揮発性メモリ素子に記憶するとともに、前記データと相反するデータを前記第２のセンスレベルシフト用不揮発性メモリ素子に記憶することで、前記所定の電圧を前記読み出し電圧に変換して出力し、前記所定の負荷値を、前記読み出し負荷素子の読み出しマージンが大きくなるような値にすることを特徴とする読み出し電圧発生装置。
2. 前記不揮発性メモリ素子と前記不揮発性記憶手段とは、同一構造であることを特徴とする請求項１に記載の読み出し電圧発生装置。
3. 前記不揮発性記憶手段は、複数の絶縁膜を積層してなる積層膜を有していることを特徴とする請求項１または２に記載の読み出し電圧発生装置。
   
   

Images