JP3562043B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP3562043B2 JP3562043B2 JP18307595A JP18307595A JP3562043B2 JP 3562043 B2 JP3562043 B2 JP 3562043B2 JP 18307595 A JP18307595 A JP 18307595A JP 18307595 A JP18307595 A JP 18307595A JP 3562043 B2 JP3562043 B2 JP 3562043B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- time
- voltage
- power supply
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電気的に書き換え可能な不揮発性記憶装置、たとえば、ＥＥＰＲＯＭ、またはフラッシュＥＥＰＲＯＭなどの不揮発性記憶装置に関するものである。
【０００２】
【従来の技術】
フロ−ティングゲ−トを有する電気的に書き換えのできるメモリ、たとえば、ＥＥＰＲＯＭまたはフラッシュＥＥＰＲＯＭにおいては、フロ−ティングゲ−トに電荷を注入させるあるいは放出させることによって、メモリセルのしきい値電圧Ｖｔｈを変動させ、デ−タを記憶することができる。これまでにこの種の記憶装置として、フロ−ティングゲ−トに電荷の注入または放出する方法、あるいはメモリセルの配置の仕方によって、幾つか仕様の異なるものが提案されている。
【０００３】
図７（ａ）はこのような書き換え可能な不揮発性記憶装置の基本的な構成例を示すメモリセルの簡略断面図である。
図７（ａ）において、１はフロ−ティングゲ−ト（ＦＧ）、２はコントロ−ルゲ−ト（ＣＧ）、３は基板、４はソ−ス拡散層（以下、ソ−スという）、５はドレイン拡散層（以下、ドレインという）、ｅ− はフロ−ティングゲ−ト１に注入された電荷（電子）をそれぞれ示している。なお、ここでは、たとえばソ−ス４およびドレイン５はｎ型とし、基板３はｐ型とする。以下にメモリセルの書き込みおよび読み出し動作を説明する。
【０００４】
このように構成されたメモリセルにおいては、デ−タの書き込みは図７（ｂ）に示すように、コントロ−ルゲ−ト２に高いレベルの電圧、たとえば１２Ｖの電圧ＶＧ を印加し、メモリセルのドレイン５に、たとえば６Ｖの電圧ＶＤ を印加し、ソ−ス４に接地電位（０Ｖ）を印加することによって行われる。
【０００５】
メモリセルがこのようにバイアスされたとき、メモリセルがオン状態となり、メモリセルのドレイン５からソ−ス４に向かって電流が流れ、これと反対方向に、メモリセルのソ−ス４からドレイン５に向かって電子が流れることになる。ドレイン５近傍のピンチオフ領域で加速された電子の一部がチャネルホットエレクトロン（ＣＨＥ）となり、これがフロ−ティングゲ−ト１に捕獲される。すなわちホットエレクトロンとなる一部の電子がフロ−ティングゲ−ト１に蓄積されることになる。
【０００６】
上記のように、フロ−ティングゲ−ト１に電子が注入されることになる。ここでは、フロ−ティングゲ−ト１に注入される電子の量はフロ−ティングゲ−ト１の電圧または注入電圧の印加時間によって決定される。フロ−ティングゲ−ト１に電子が注入されると、コントロ−ルゲ−ト２によって制御されるトランジスタ（メモリセル）のしきい値電圧Ｖｔｈが上昇する。これらのしきい値電圧Ｖｔｈに応じて、”１”または”０”レベルに対応させる。
【０００７】
図８はフロ−ティングゲ−ト１に電子が注入されている場合および注入されていない場合のメモリセルのしきい値電圧Ｖｔｈの分布を示す図である。実際にメモリセルのしきい値電圧Ｖｔｈはある程度にバラツキがあって、このバラツキを考慮すると、メモリセルのしきい値電圧Ｖｔｈは、図８に示すような分布を呈すると考えられる。
【０００８】
図８は、たとえばメモリ回路の電源電圧ＶＣＣが５Ｖのとき、フロ−ティングゲ−ト１に電子を注入することによるメモリセルのしきい値電圧Ｖｔｈの変化を示す。図８においては、横軸はしきい値電圧Ｖｔｈ、縦軸はメモリセルの分布する数（ｂｉｔ数）を示している。さらに図８においては、Ａはフロ−ティングゲ−ト１に電子が注入されていないメモリセルのしきい値電圧の分布領域、Ｂはフロ−ティングゲ−ト１に電子が注入されているメモリセルのしきい値電圧の分布領域をそれぞれ示している。
【０００９】
ここで、たとえば、フロ−ティングゲ−ト１に電子が注入されていないメモリセルにおいては、そのしきい値電圧Ｖｔｈは２．５Ｖ以下になっている。一方、フロ−ティングゲ−ト１に電子が注入されたメモリセルにおいては、そのしきい値電圧Ｖｔｈが５．５Ｖ以上に上昇している。すなわち、フロ−ティングゲ−ト１に電子が注入されているメモリセルのしきい値電圧Ｖｔｈが電源電圧ＶＣＣより高くなっている。
【００１０】
このような分布を呈するしきい値電圧Ｖｔｈを有するメモリセルにおいては、たとえばコントロ−ルゲ−トに２．５Ｖ以上、５．５Ｖ以下の電圧ＶＧ が印加された場合、フロ−ティングゲ−ト１に電子が注入されていないメモリセルがオン状態となり、読み出し電流が流れる。一方、フロ−ティングゲ−ト１に電子が注入されているメモリセルがオフ状態となり、読み出し電流が流れない。この読み出し電流の有無をセンス回路を用いて検出し、”０”あるいは”１”レベルとして認識する。このようにメモリセルに電子の注入に伴うメモリセルのオン・オフ状態の違いによって、メモリセルに記録されているデ−タを読み出すことができる。
【００１１】
具体的に、メモリセルからのデ−タの読み出しは図７（ｃ）に示すように、コントロ−ルゲ−ト２に高いレベルの電圧、たとえば５Ｖの電圧を印加し、ドレイン５に低いレベルの電圧、たとえば２Ｖの電圧を印加し、メモリセルのソ−ス４に接地電位を印加することによって行われる。
【００１２】
メモリセルがこのようにバイアスされると、フロ−ティングゲ−ト１に電子が注入されているか否かによって、メモリセルに読み出し電流が流れるか否かが決定される。ここで、たとえば書き込み時にフロ−ティングゲ−ト１に電子が注入されていないメモリセルが図７（ｃ）のようにバイアスされると、メモリセルがオン状態となり、読み出し電流が流れる。一方、書き込み時にフロ−ティングゲ−ト１に電子が注入された場合は、メモリセルのしきい値電圧が上昇したため、このようにバイアスされても、メモリセルがオフ状態のままであり、読み出し電流が流れない。
【００１３】
したがって、この読み出し電流による電圧降下をドレイン５の電極に接続されているセンス回路により検出し、出力することによって、各メモリセルに記憶されているデ−タを読み出すことができる。
【００１４】
一般的に、書き換えのときに低い印加電圧、短い書き込み時間でメモリセルのしきい値電圧Ｖｔｈを大きくシフトすることが望まれる。一方、長時間の放置あるいは読み出し時のフロ−ティングゲ−ト１の電子の保持特性も重要である。
【００１５】
フロ−ティングゲ−ト１は電気的に浮遊しており、その周囲はシリコン酸化膜によって電気的に絶縁されているため、一旦フロ−ティングゲ−ト１に注入された電子が長い時間で保持されることになる。
【００１６】
また、フロ−ティングゲ−ト１に注入された電子の量を調整することによって、一つのメモリセルにより多くの情報を書き込もうとする、いわゆる多値メモリ技術が提案されている。図９はこの技術を用いて書き込まれたメモリセルのしきい値電圧Ｖｔｈの分布を示す図である。
【００１７】
図９においては、メモリセルのフロ−ティングゲ−ト１に全く電子を注入せず、メモリセルのしきい値電圧Ｖｔｈが上昇していない場合に、メモリセルのしきい値電圧の分布領域をＡ、フロ−ティングゲ−ト１に少量の電子を注入し、メモリセルのしきい値電圧Ｖｔｈが少し上昇した場合に、メモリセルのしきい値電圧の分布領域をＢ、それよりメモリセルのフロ−ティングゲ−ト１に少し多めの電子を注入し、メモリセルのしきい値電圧Ｖｔｈがある程度上昇した場合に、メモリセルのしきい値電圧Ｖｔｈの分布領域をＣ、さらにメモリセルのフロ−ティングゲ−ト１に大量の電子を注入することによって、メモリセルのしきい値電圧Ｖｔｈが大きく上昇した場合に、メモリセルのしきい値電圧の分布領域をＤとする。
【００１８】
図９に示すように、領域Ａにおいては、メモリセルのしきい値電圧Ｖｔｈが０．５Ｖ〜１．５Ｖ、領域Ｂにおいては、メモリセルのしきい値電圧Ｖｔｈが２．０Ｖ〜３．０Ｖ、領域Ｃにおいては、メモリセルのしきい値電圧Ｖｔｈが３．５Ｖ〜４．５Ｖ、さらに領域Ｄにおいては、メモリセルのしきい値電圧Ｖｔｈが５．５Ｖ以上にそれぞれの電圧レベル範囲内に分布している。こうすることによって、一つのメモリセルにより多くの情報、たとえば４値をとるデ−タを記録することが可能であり、いわゆる多値メモリを実現できる。
【００１９】
【発明が解決しようとする課題】
ところで、一般的にメモリセルのフロ−ティングゲ−トに電子を注入し、メモリセルのしきい値電圧Ｖｔｈを所定の値に上昇させたあとメモリセルを放置すると、時間の経過につれて、メモリセルのしきい値電圧Ｖｔｈのシフト（遷移）現象が起こる。図１０は放置時間に伴い、メモリセルのしきい値電圧Ｖｔｈのシフト状況を表すグラフである。
【００２０】
このシフト現象の原因は、メモリセルのフロ−ティングゲ−ト１に注入された電子が時間の経過につれて、フロ−ティングゲ−ト１から放出してしまうからである。図１０に示すように、メモリセルの放置時間がｔＯ に達すると、メモリセルのしきい値電圧Ｖｔｈが電圧ΔＶｔｈ分だけシフトする、たとえば低下することになる。
【００２１】
メモリセルのしきい値電圧Ｖｔｈのシフトによって生じた問題を図１１および図１２に関連付けて説明する。図１１および図１２によると、時間が経過するにつれて、メモリセルのフロ−ティングゲ−ト１から電子が放出してしまうことによって、メモリセルのしきい値電圧Ｖｔｈが下方にシフトし、すなわちしきい値電圧Ｖｔｈが低下していく傾向がある。従来の２値メモリの場合は、電源電圧が十分高いとき、図１１に示すように、しきい値電圧Ｖｔｈには十分のマ−ジンがあったため、しきい値電圧Ｖｔｈが多少低下しても記録された情報の読み出しにはさほど影響しない。
【００２２】
しかし、一つのメモリセルには３値以上の情報を記録しようとすると、図１２に示すように、しきい値電圧Ｖｔｈのマ−ジンが非常に小さくなり、放置により生じたしきい値電圧ＶｔｈのシフトによるＶｔｈの低下が無視できなくなる。すなわち、しきい値電圧Ｖｔｈのシフトにより、所定の情報を表すしきい値電圧が下がってしまい、他の値を表すしきい値電圧の分布領域に入る。読み出しのとき、この変化によって、デ−タが他のデ−タに変換されてしまう。
【００２３】
一方、２値メモリの場合でも、低電源電圧化によって、しきい値電圧Ｖｔｈには十分のマ−ジンが取れないことが生じる。このため、メモリの放置により、しきい値電圧Ｖｔｈがシフトし、所定の値を表すしきい値電圧Ｖｔｈが他のデ−タを表すしきい値電圧領域に入ってしまい、読み出しのときに、いわゆるデ−タの化けが生じる可能性がある。
【００２４】
また、従来技術におけるもう一つの問題は、メモリセルのフロ−ティングゲ−トに電子を注入するとき、すなわち書き込むときに生じる。具体的に説明すると、メモリセルに対して、書き込みを行うとき、たとえば図７（ｂ）に示すようにメモリセルをバイアスする。すなわち、メモリセルのコントロ−ルゲ−ト２に高電圧、たとえば１２Ｖの高電圧のパルスＶＧ を印加し、同時にメモリセルのソ−ス４を接地電位にし、メモリセルのドレイン５に高電圧、たとえば５Ｖ電圧のパルスＶＤ を印加することによって、フロ−ティングゲ−ト１に電子の注入を行う。
図１３は、メモリセルのコントロ−ルゲ−ト２およびドレイン５に印加されたパルスを示す波形図である。
【００２５】
一般的に、メモリセルのコントロ−ルゲ−ト２に印加された電圧ＶＧ のレベルを高くすることによって、フロ−ティングゲ−ト１に電子の注入時間を短縮できる。しかし、図１４に示すように、単にコントロ−ルゲ−ト２に印加された電圧ＶＧ のレベルを高くするだけでは、書き込み初期において、書き込む速度が遅くなるという問題がある。
【００２６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、経時的なしきい値電圧のシフトによる記録された情報の化けを防止でき、ひいては、記憶装置のサイズを増大させることなく、より大容量の情報を記録でき、また、異なる電源電圧に対応でき、しかも高速に書き込むことができる不揮発性記憶装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電荷蓄積量に応じてしきい値電圧が遷移する電荷蓄積層を有するメモリセルを備え、電圧の印加状態に応じて上記電荷蓄積層の電荷蓄積量を調整して、複数の値をとるデ−タのうち一の値のデ−タを上記メモリセルへ書き込む不揮発性記憶装置であって、補助用内部電源と、放置によりメモリセルのしきい値電圧の遷移特性に基づいてあらかじめ設定したメモリセルの限界電荷保持時間を記憶する手段と、最後に書き込み動作を行った時間を記録する手段と、上記メモリセルに対して、上記記録された最後に書き込み動作が行われてからの経過時間を計時する計時手段と、上記計時手段により計時した経過時間と、上記あらかじめ設定した限界電荷保持時間とを比較し、計時時間が限界電荷保持時間に達したならば、上記補助用内部電源の電圧を上記メモリセルに対して供給し、再度の書き込みを行うリフレッシュ手段と、を有し、上記補助用内部電源は、外部電源が切られても、上記計時手段および上記リフレッシュ手段の動作に必要な電源電圧を供給する。
【００２８】
また、本発明では、上記メモリセルへ書き込まれるデ−タの値は少なくとも３値である。
【００２９】
また、本発明では、上記リフレッシュ手段による再書き込み動作は、セクタ−単位で行われる。
【００３０】
さらに、本発明では、電荷蓄積量に応じてしきい値電圧が遷移する電荷蓄積層を有するメモリセルを備え、電源電圧の印加状態に応じて上記電荷蓄積層の電荷蓄積量を調整して、複数の値をとるデ−タのうち一の値のデ−タを上記メモリセルへ書き込む不揮発性記憶装置であって、それぞれ供給電圧値が異なる複数の電源と、上記複数の電源のうちの一の電源を選択し、その電源電圧の値に応じた時間だけ当該電圧を上記メモリセルに供給する手段とを有する。
【００３１】
【作用】
本発明の不揮発性記憶装置によれば、計時手段により各メモリチップあるいは各メモリセクタ−に最後に書き込みを行ってからの経過時間が得られる。そして、この経過時間とあらかじめ設定した限界電荷保持時間とを比較し、計時時間が限界電荷保持時間に達したならば、補助用電源による電源電圧に基づいて各メモリチップあるいはメモリセクタ−に対して、再書き込み動作が行われる。
【００３２】
また、書き込みを行うとき、メモリセルのしきい値電圧を調整することによって、３値以上をとるデ−タのうち１のデ−タをメモリセルに書き込み、いわゆる多値メモリを実現する。
【００３３】
また、リフレッシュ機能ブロックにより、メモリセルに対して、再書き込みを行うとき、メモリセクタ−単位で再書き込みが行われる。
【００３４】
さらに、複数の電圧の異なる電源を備えた場合は、それぞれの電源電圧に応じた書き込み時間で書き込みが行われる。これにより、所定のしきい値電圧を持つメモリセルが得られる。
【００３５】
【実施例】
図１は本発明に係る不揮発性記憶装置の一実施例を示す回路図である。
図１において、１０は不揮発性記憶装置、１１〜１６は、たとえば図７に示すようなフロ−ティングゲ−トを持つ、セル構造を有するフラッシュＥＥＰＲＯＭからなるメモリチップ、１７はリフレッシュ機能を有するリフレッシュ機能ブロック、１８は各メモリチップ１１〜１６およびリフレッシュ機能ブロック１７にクロックを提供するクロック機能ブロック、１９は補助用内部電源としての電池をそれぞれ示している。メモリチップ１１〜１６の各メモリセルに２値以上、たとえば４値のデ−タが記憶可能である。すなわち、メモリチップ１１〜１６は多値メモリである。
【００３６】
リフレッシュ機能ブロック１７は各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行った時間を記録し、そしてクロック機能ブロック１８から供給されるクロックにより、各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行ってからの経過時間を計時し、この経過時間とあらかじめ設定した限界電荷保持時間とを比較する。経過時間が限界電荷保持時間に達したとき、メモリチップあるいはメモリセクタ−に対して、再度書き込みの動作を行うよう命令を発する。
【００３７】
クロック機能ブロック１８はリフレッシュ機能ブロック１７に対して、経過時間を計時するため、安定した周期を持つクロック信号を供給する。
内部電源としての電池１９は、不揮発性記憶装置１０の外部電源が切られても、リフレッシュ機能ブロック１７およびクロック機能ブロック１８の動作に必要な電源電圧を供給する。このため、不揮発性記憶装置１０が外部電源に依存せずに、電池１９の電源電圧の供給によりリフレッシュの動作が保証される。
【００３８】
また、各メモリチップあるいは各メモリセクタ−が最後の書き込み時間およびあらかじめ設定した限界電荷保持時間を表すデ−タをリフレッシュ機能ブロックに備えた専用のメモリに記憶するか、あるいはメモリチップ１１〜１６の中に所定のメモリ領域に記憶することもできる。
【００３９】
なお、限界電荷保持時間、すなわちメモリセルに記憶されているデ−タの化ける時間は、メモリセルに対して書き込みを行ったあと、放置によりメモリセルのしきい値電圧Ｖｔｈの遷移特性、すなわち図１０に示すしきい値電圧Ｖｔｈの遷移と放置時間との関係を示すグラフより容易に推定できる。そして、この推定の結果をメモリセルの限界電荷保持時間として、あらかじめリフレッシュ機能ブロック１７にあるメモリ、あるいはメモリチップ１１〜１６の中に所定のメモリ領域に記憶しておき、各メモリチップ１１〜１６あるいはメモリセクタ−に対してリフレッシュを行うか否かを決定するのに用いる。
【００４０】
すなわち、各メモリチップあるいはメモリセクタ−単位に、最後に書き込みを行ってからの経過時間をあらかじめ設定したメモリセルの限界電荷保持時間とを比較し、仮に経過時間がメモリセルの限界電荷保持時間に達したならば、メモリチップあるいはメモリセクタ−に対してリフレッシュ動作を行うように命令を下す。こうすることによって、メモリチップ１１〜１６に記憶したデ−タが時間の経過につれて化けることがなくなり、記憶装置の信頼性が高まる。
【００４１】
また、一つのメモリセルに対して、フロ−ティングゲ−トに電子の注入量を調整する方法として、しきい値電圧Ｖｔｈと書き込み時高電圧の印加時間との依存性を利用する。メモリセルのしきい値電圧Ｖｔｈと高電圧の印加時間との依存性を図２のグラフに示す。この図において、横軸は対数目盛りで表す時間、縦軸はメモリセルのしきい値電圧Ｖｔｈである。
【００４２】
なお、図２に示すグラフはコントロ−ルゲ−トに１２Ｖの電圧を印加した場合のデ−タである。実際に、コントロ−ルゲ−トに印加された電圧によって、またデバイスや使用状況などによって、このデ−タが変化する。
【００４３】
図２に示すように、たとえば０．１ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約２．５Ｖになり、１．０ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約４．０Ｖになり、さらに１０ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約６Ｖになる。
【００４４】
メモリセルのしきい値電圧と書き込み時間の依存性を利用して、フロ−ティングゲ−ト１に対して、電子を注入する場合、注入時間、すなわち書き込み時間を調整して、所定のしきい値電圧Ｖｔｈが得られるように行う。これによって、フロ−ティングゲ−ト１の電子蓄積量を任意の値に調整することができ、すなわちメモリセルのしきい値電圧Ｖｔｈは任意の値に調整することができ、一つのメモリセルに３値以上をとるデ−タの記録が可能であり、いわゆる多値メモリを実現できる。
【００４５】
また、複数の異なる電源電圧下で動作する場合は、それぞれの電源電圧レベルに応じて、メモリセルのしきい値電圧Ｖｔｈを設定することが必要である。上述のメモリセルのしきい値電圧と書き込み時高電圧の印加時間との依存性を利用して、それぞれの電圧レベルに対応する書き込み時間を設定することによって、メモリセルのしきい値電圧Ｖｔｈを異なる値に設定することができる。すなわち、記憶装置が複数の電源電圧に対応できる。
【００４６】
たとえば、図３に示すように、電源電圧が３．３Ｖの場合は、メモリセルのしきい値電圧の分布が領域Ｂになるように書き込みを行う。一方、電源電圧が５．５Ｖになると、メモリセルのしきい値電圧の分布が領域Ｃになるように書き込みを行う。
【００４７】
図４は、たとえば電源電圧がそれぞれ３．３Ｖまたは５．５Ｖの場合、書き込み時にメモリセルのコントロ−ルゲ−ト２に印加される高電圧パルスの波形を示している。書き込みを行うとき、電源電圧に応じた書き込み時間で書き込み用の高電圧パルスをメモリセルのコントロ−ルゲ−ト２に印加することにより、所定のしきい値電圧が得られる。たとえば、電源電圧が５．５Ｖのとき、書き込みのためにコントロ−ルゲ−ト２への書き込みパルスの印加時間が、図４（ａ）に示すように１００ｍｓとし、これによって、メモリセルのしきい値電圧が図３の領域Ｃに分布し、５．５Ｖの電源電圧に対応できる。
【００４８】
また、電源電圧が３．３Ｖにのとき、書き込みのためにコントロ−ルゲ−ト２への書き込みパルスの印加時間が、図４（ｂ）に示すように、たとえば１０ｍｓとし、これによって、メモリセルのしきい値電圧が図３の領域Ｂに分布し、３．３Ｖの電源電圧に対応できる。
【００４９】
これによって、電源電圧に応じた書き込み時間だけ書き込みパルスを所定のメモリセルのコントロ−ルゲ−トに印加し、メモリセルのしきい値電圧を調整することにより、異なる電源電圧に対応する。また、低電源電圧化の場合には書き込み時間を短縮することができる。
【００５０】
さらに、メモリセルのフロ−ティングゲ−ト１に電子を注入するとき、電子の注入量が常に最大になるように、コントロ−ルゲ−ト２に印加する電圧を調整することによって、短い注入時間でメモリセルのしきい値電圧Ｖｔｈを所定の電圧レベルまでに上昇させることができる。
【００５１】
本実施例においては、コントロ−ルゲ−ト２に図５に示すような電圧可変な高電圧のパルスを印加することによって、フロ−ティングゲ−ト１に電子を注入するとき、常に電子の注入量が最大に保たれるため、フロ−ティングゲ−ト１への電子の注入時間を短くすることができる。
【００５２】
図６は図５に示す可変電圧のパルスによるフロ−ティングゲ−ト１への電子の注入時間と、図１３に示す従来例の固定電圧パルスによる電子の注入時間との比較結果を示している。図６によると、メモリセルのしきい値電圧Ｖｔｈを所定のレベルまで上昇させるために、可変パルスによるフロ−ティングゲ−ト１への電子の注入時間は、従来の固定パルスによる電子の注入時間より、約一桁短くなる。すなわち、本実施例の可変電圧パルスによるフロ−ティングゲ−ト１への電子の注入は、短い時間でできる利点がある。
【００５３】
ここで、図１の不揮発性記憶装置１０の全体的な動作について説明する。通常、不揮発性記憶装置１０は外部電源により、メモリチップ１１〜１６に対する書き込みおよび読み出しが行われる。書き込み動作を行った後は、リフレッシュ機能ブロック１７によって、各メモリチップ毎に、あるいは各メモリセクタ−毎に書き込みを行った時間が所定のメモリに記憶される。
【００５４】
一方、不揮発性記憶装置１０が放置されているとき、内部電源としての電池１９により電源電圧が供給され、リフレッシュ機能ブロック１７およびクロック機能ブロック１８の機能が維持される。そして、クロック機能ブロック１８から供給されるクロックにより、各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行ってからの経過時間が計時され、この経過時間とあらかじめ設定した限界電荷保持時間とが比較される。比較の結果、経過時間が限界電荷保持時間に達したとき、メモリチップあるいはメモリセクタ−に対する再書き込み命令が発せられ、再書き込み動作が行われ、時間経過に基づくデ−タの化けが防止される。
【００５５】
以上述べたように、本実施例によれば、記憶装置の中に、二つ以上、たとえば六つのメモリチップ１１〜１６、またはリフレッシュ機能ブロック１７、クロック機能ブロック１８および電池１９を備え、メモリチップあるいはメモリチップの中にあるメモリセクタ−毎に最後に書き込みを行ってから経過した時間とあらかじめ記憶された限界電荷保持時間、すなわちデ−タの化ける時間とを比較し、比較結果により各メモリチップあるいはメモリチップの中にあるメモリセクタ−に対してリフレッシュする命令を発するので、外部電源が切られても内部の電池１９によりリフレッシュの機能が維持され、メモリセル１１〜１６のしきい値電圧Ｖｔｈのシフトにより、記録されたデ−タの化けを避けることができる。
【００５６】
また、記憶装置の中に備えた電池１９は、クロック機能および数箇月、数年起きに実行されるリフレッシュ動作を１０年間保証すればよいことから、従来のＳＲＡＭなどのバックアップ電源に比較すれば格段に低容量の電池で済む。さらにリフレッシュ機能ブロック１７およびクロック機能ブロック１８はメモリチップ１１〜１６と比較すれば格段に小さい面積しか占有しないため、半導体装置または半導体システムのレイアウト面積の増大を来すことはほとんどない。
【００５７】
また、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、フロ−ティングゲ−トに対して、高電圧の印加時間、すなわち書き込み時間を調整することにより、所定のしきい値電圧が得られる。これにより、一つのメモリセルに２つ以上、たとえば４つの値を記録することができ、いわゆる多値メモリを実現できる。
【００５８】
また、供給電圧値が異なる複数の電源を設け、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、複数の電源電圧に対応し、各々の電源電圧レベルに応じたメモリセルのしきい値電圧を調整することによって、複数の電源電圧に対応できる不揮発性記憶装置を実現できる。
【００５９】
さらに、メモリセルの書き込み時に、メモリセルのコントロ−ルゲ−トに可変電圧のパルスを印加することによって、フロ−ティングゲ−トへの電子注入量が常に最大に保たれ、書き込み時間を短くすることができる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、従来の不揮発性記憶装置にリフレッシュ機能ブロック、クロック機能ブロックおよび小容量の電池のみを追加することによって、記憶装置のレイアウトの面積を増大することがほとんどなく、多値メモリを実現でき、また、時間の経過に伴うデ−タの化けが避けられ、従来のメモリチップと比較すれば、たとえば２倍の情報を記録することが可能となる利点がある。
【００６１】
また、本発明によれば、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、メモリセルに多値のデ−タを書き込むことができるほか、複数の電源電圧に対応できる不揮発性記憶装置を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る不揮発性記憶装置の実施例を示すブロック図である。
【図２】しきい値電圧と書き込み時間との関係を示すグラフである。
【図３】電源電圧としきい値電圧の分布を示す図である。
【図４】メモリセルの書き込み時間を示す図である。
【図５】電子注入時の電圧可変コントロ−ルゲ−ト電圧とドレイン電圧の波形を示す図である。
【図６】書き込み時間としきい値電圧の関係を示す図である。
【図７】メモリセルの簡略断面図である。
【図８】電子の注入によるしきい値電圧の分布を示す図である。
【図９】注入電子を調整することによりしきい値電圧の分布を示す図である。
【図１０】放置時間に伴うしきい値電圧の遷移を示すグラフである。
【図１１】放置によるしきい値電圧の分布の変化を示す図である（２値）。
【図１２】放置によるしきい値電圧の分布の変化を示す図である（４値）。
【図１３】従来例の電子注入時の固定コントロ−ルゲ−ト電圧とドレイン電圧の波形を示す図である。
【図１４】書き込み時間としきい値電圧との関係を示す図である。
【符号の説明】
１…フロ−ティングゲ−ト
２…コントロ−ルゲ−ト
３…基板
４…ソ−ス
５…ドレイン
１０…不揮発性記憶装置
１１〜１６…メモリチップ
１７…リフレッシュ機能ブロック
１８…クロック機能ブロック
１９…電池
ＶＧ …コントロ−ルゲ−ト電圧
ＶＤ …ドレイン電圧
ＶＳ …ソ−ス電圧
【産業上の利用分野】
本発明は、電気的に書き換え可能な不揮発性記憶装置、たとえば、ＥＥＰＲＯＭ、またはフラッシュＥＥＰＲＯＭなどの不揮発性記憶装置に関するものである。
【０００２】
【従来の技術】
フロ−ティングゲ−トを有する電気的に書き換えのできるメモリ、たとえば、ＥＥＰＲＯＭまたはフラッシュＥＥＰＲＯＭにおいては、フロ−ティングゲ−トに電荷を注入させるあるいは放出させることによって、メモリセルのしきい値電圧Ｖｔｈを変動させ、デ−タを記憶することができる。これまでにこの種の記憶装置として、フロ−ティングゲ−トに電荷の注入または放出する方法、あるいはメモリセルの配置の仕方によって、幾つか仕様の異なるものが提案されている。
【０００３】
図７（ａ）はこのような書き換え可能な不揮発性記憶装置の基本的な構成例を示すメモリセルの簡略断面図である。
図７（ａ）において、１はフロ−ティングゲ−ト（ＦＧ）、２はコントロ−ルゲ−ト（ＣＧ）、３は基板、４はソ−ス拡散層（以下、ソ−スという）、５はドレイン拡散層（以下、ドレインという）、ｅ− はフロ−ティングゲ−ト１に注入された電荷（電子）をそれぞれ示している。なお、ここでは、たとえばソ−ス４およびドレイン５はｎ型とし、基板３はｐ型とする。以下にメモリセルの書き込みおよび読み出し動作を説明する。
【０００４】
このように構成されたメモリセルにおいては、デ−タの書き込みは図７（ｂ）に示すように、コントロ−ルゲ−ト２に高いレベルの電圧、たとえば１２Ｖの電圧ＶＧ を印加し、メモリセルのドレイン５に、たとえば６Ｖの電圧ＶＤ を印加し、ソ−ス４に接地電位（０Ｖ）を印加することによって行われる。
【０００５】
メモリセルがこのようにバイアスされたとき、メモリセルがオン状態となり、メモリセルのドレイン５からソ−ス４に向かって電流が流れ、これと反対方向に、メモリセルのソ−ス４からドレイン５に向かって電子が流れることになる。ドレイン５近傍のピンチオフ領域で加速された電子の一部がチャネルホットエレクトロン（ＣＨＥ）となり、これがフロ−ティングゲ−ト１に捕獲される。すなわちホットエレクトロンとなる一部の電子がフロ−ティングゲ−ト１に蓄積されることになる。
【０００６】
上記のように、フロ−ティングゲ−ト１に電子が注入されることになる。ここでは、フロ−ティングゲ−ト１に注入される電子の量はフロ−ティングゲ−ト１の電圧または注入電圧の印加時間によって決定される。フロ−ティングゲ−ト１に電子が注入されると、コントロ−ルゲ−ト２によって制御されるトランジスタ（メモリセル）のしきい値電圧Ｖｔｈが上昇する。これらのしきい値電圧Ｖｔｈに応じて、”１”または”０”レベルに対応させる。
【０００７】
図８はフロ−ティングゲ−ト１に電子が注入されている場合および注入されていない場合のメモリセルのしきい値電圧Ｖｔｈの分布を示す図である。実際にメモリセルのしきい値電圧Ｖｔｈはある程度にバラツキがあって、このバラツキを考慮すると、メモリセルのしきい値電圧Ｖｔｈは、図８に示すような分布を呈すると考えられる。
【０００８】
図８は、たとえばメモリ回路の電源電圧ＶＣＣが５Ｖのとき、フロ−ティングゲ−ト１に電子を注入することによるメモリセルのしきい値電圧Ｖｔｈの変化を示す。図８においては、横軸はしきい値電圧Ｖｔｈ、縦軸はメモリセルの分布する数（ｂｉｔ数）を示している。さらに図８においては、Ａはフロ−ティングゲ−ト１に電子が注入されていないメモリセルのしきい値電圧の分布領域、Ｂはフロ−ティングゲ−ト１に電子が注入されているメモリセルのしきい値電圧の分布領域をそれぞれ示している。
【０００９】
ここで、たとえば、フロ−ティングゲ−ト１に電子が注入されていないメモリセルにおいては、そのしきい値電圧Ｖｔｈは２．５Ｖ以下になっている。一方、フロ−ティングゲ−ト１に電子が注入されたメモリセルにおいては、そのしきい値電圧Ｖｔｈが５．５Ｖ以上に上昇している。すなわち、フロ−ティングゲ−ト１に電子が注入されているメモリセルのしきい値電圧Ｖｔｈが電源電圧ＶＣＣより高くなっている。
【００１０】
このような分布を呈するしきい値電圧Ｖｔｈを有するメモリセルにおいては、たとえばコントロ−ルゲ−トに２．５Ｖ以上、５．５Ｖ以下の電圧ＶＧ が印加された場合、フロ−ティングゲ−ト１に電子が注入されていないメモリセルがオン状態となり、読み出し電流が流れる。一方、フロ−ティングゲ−ト１に電子が注入されているメモリセルがオフ状態となり、読み出し電流が流れない。この読み出し電流の有無をセンス回路を用いて検出し、”０”あるいは”１”レベルとして認識する。このようにメモリセルに電子の注入に伴うメモリセルのオン・オフ状態の違いによって、メモリセルに記録されているデ−タを読み出すことができる。
【００１１】
具体的に、メモリセルからのデ−タの読み出しは図７（ｃ）に示すように、コントロ−ルゲ−ト２に高いレベルの電圧、たとえば５Ｖの電圧を印加し、ドレイン５に低いレベルの電圧、たとえば２Ｖの電圧を印加し、メモリセルのソ−ス４に接地電位を印加することによって行われる。
【００１２】
メモリセルがこのようにバイアスされると、フロ−ティングゲ−ト１に電子が注入されているか否かによって、メモリセルに読み出し電流が流れるか否かが決定される。ここで、たとえば書き込み時にフロ−ティングゲ−ト１に電子が注入されていないメモリセルが図７（ｃ）のようにバイアスされると、メモリセルがオン状態となり、読み出し電流が流れる。一方、書き込み時にフロ−ティングゲ−ト１に電子が注入された場合は、メモリセルのしきい値電圧が上昇したため、このようにバイアスされても、メモリセルがオフ状態のままであり、読み出し電流が流れない。
【００１３】
したがって、この読み出し電流による電圧降下をドレイン５の電極に接続されているセンス回路により検出し、出力することによって、各メモリセルに記憶されているデ−タを読み出すことができる。
【００１４】
一般的に、書き換えのときに低い印加電圧、短い書き込み時間でメモリセルのしきい値電圧Ｖｔｈを大きくシフトすることが望まれる。一方、長時間の放置あるいは読み出し時のフロ−ティングゲ−ト１の電子の保持特性も重要である。
【００１５】
フロ−ティングゲ−ト１は電気的に浮遊しており、その周囲はシリコン酸化膜によって電気的に絶縁されているため、一旦フロ−ティングゲ−ト１に注入された電子が長い時間で保持されることになる。
【００１６】
また、フロ−ティングゲ−ト１に注入された電子の量を調整することによって、一つのメモリセルにより多くの情報を書き込もうとする、いわゆる多値メモリ技術が提案されている。図９はこの技術を用いて書き込まれたメモリセルのしきい値電圧Ｖｔｈの分布を示す図である。
【００１７】
図９においては、メモリセルのフロ−ティングゲ−ト１に全く電子を注入せず、メモリセルのしきい値電圧Ｖｔｈが上昇していない場合に、メモリセルのしきい値電圧の分布領域をＡ、フロ−ティングゲ−ト１に少量の電子を注入し、メモリセルのしきい値電圧Ｖｔｈが少し上昇した場合に、メモリセルのしきい値電圧の分布領域をＢ、それよりメモリセルのフロ−ティングゲ−ト１に少し多めの電子を注入し、メモリセルのしきい値電圧Ｖｔｈがある程度上昇した場合に、メモリセルのしきい値電圧Ｖｔｈの分布領域をＣ、さらにメモリセルのフロ−ティングゲ−ト１に大量の電子を注入することによって、メモリセルのしきい値電圧Ｖｔｈが大きく上昇した場合に、メモリセルのしきい値電圧の分布領域をＤとする。
【００１８】
図９に示すように、領域Ａにおいては、メモリセルのしきい値電圧Ｖｔｈが０．５Ｖ〜１．５Ｖ、領域Ｂにおいては、メモリセルのしきい値電圧Ｖｔｈが２．０Ｖ〜３．０Ｖ、領域Ｃにおいては、メモリセルのしきい値電圧Ｖｔｈが３．５Ｖ〜４．５Ｖ、さらに領域Ｄにおいては、メモリセルのしきい値電圧Ｖｔｈが５．５Ｖ以上にそれぞれの電圧レベル範囲内に分布している。こうすることによって、一つのメモリセルにより多くの情報、たとえば４値をとるデ−タを記録することが可能であり、いわゆる多値メモリを実現できる。
【００１９】
【発明が解決しようとする課題】
ところで、一般的にメモリセルのフロ−ティングゲ−トに電子を注入し、メモリセルのしきい値電圧Ｖｔｈを所定の値に上昇させたあとメモリセルを放置すると、時間の経過につれて、メモリセルのしきい値電圧Ｖｔｈのシフト（遷移）現象が起こる。図１０は放置時間に伴い、メモリセルのしきい値電圧Ｖｔｈのシフト状況を表すグラフである。
【００２０】
このシフト現象の原因は、メモリセルのフロ−ティングゲ−ト１に注入された電子が時間の経過につれて、フロ−ティングゲ−ト１から放出してしまうからである。図１０に示すように、メモリセルの放置時間がｔＯ に達すると、メモリセルのしきい値電圧Ｖｔｈが電圧ΔＶｔｈ分だけシフトする、たとえば低下することになる。
【００２１】
メモリセルのしきい値電圧Ｖｔｈのシフトによって生じた問題を図１１および図１２に関連付けて説明する。図１１および図１２によると、時間が経過するにつれて、メモリセルのフロ−ティングゲ−ト１から電子が放出してしまうことによって、メモリセルのしきい値電圧Ｖｔｈが下方にシフトし、すなわちしきい値電圧Ｖｔｈが低下していく傾向がある。従来の２値メモリの場合は、電源電圧が十分高いとき、図１１に示すように、しきい値電圧Ｖｔｈには十分のマ−ジンがあったため、しきい値電圧Ｖｔｈが多少低下しても記録された情報の読み出しにはさほど影響しない。
【００２２】
しかし、一つのメモリセルには３値以上の情報を記録しようとすると、図１２に示すように、しきい値電圧Ｖｔｈのマ−ジンが非常に小さくなり、放置により生じたしきい値電圧ＶｔｈのシフトによるＶｔｈの低下が無視できなくなる。すなわち、しきい値電圧Ｖｔｈのシフトにより、所定の情報を表すしきい値電圧が下がってしまい、他の値を表すしきい値電圧の分布領域に入る。読み出しのとき、この変化によって、デ−タが他のデ−タに変換されてしまう。
【００２３】
一方、２値メモリの場合でも、低電源電圧化によって、しきい値電圧Ｖｔｈには十分のマ−ジンが取れないことが生じる。このため、メモリの放置により、しきい値電圧Ｖｔｈがシフトし、所定の値を表すしきい値電圧Ｖｔｈが他のデ−タを表すしきい値電圧領域に入ってしまい、読み出しのときに、いわゆるデ−タの化けが生じる可能性がある。
【００２４】
また、従来技術におけるもう一つの問題は、メモリセルのフロ−ティングゲ−トに電子を注入するとき、すなわち書き込むときに生じる。具体的に説明すると、メモリセルに対して、書き込みを行うとき、たとえば図７（ｂ）に示すようにメモリセルをバイアスする。すなわち、メモリセルのコントロ−ルゲ−ト２に高電圧、たとえば１２Ｖの高電圧のパルスＶＧ を印加し、同時にメモリセルのソ−ス４を接地電位にし、メモリセルのドレイン５に高電圧、たとえば５Ｖ電圧のパルスＶＤ を印加することによって、フロ−ティングゲ−ト１に電子の注入を行う。
図１３は、メモリセルのコントロ−ルゲ−ト２およびドレイン５に印加されたパルスを示す波形図である。
【００２５】
一般的に、メモリセルのコントロ−ルゲ−ト２に印加された電圧ＶＧ のレベルを高くすることによって、フロ−ティングゲ−ト１に電子の注入時間を短縮できる。しかし、図１４に示すように、単にコントロ−ルゲ−ト２に印加された電圧ＶＧ のレベルを高くするだけでは、書き込み初期において、書き込む速度が遅くなるという問題がある。
【００２６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、経時的なしきい値電圧のシフトによる記録された情報の化けを防止でき、ひいては、記憶装置のサイズを増大させることなく、より大容量の情報を記録でき、また、異なる電源電圧に対応でき、しかも高速に書き込むことができる不揮発性記憶装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電荷蓄積量に応じてしきい値電圧が遷移する電荷蓄積層を有するメモリセルを備え、電圧の印加状態に応じて上記電荷蓄積層の電荷蓄積量を調整して、複数の値をとるデ−タのうち一の値のデ−タを上記メモリセルへ書き込む不揮発性記憶装置であって、補助用内部電源と、放置によりメモリセルのしきい値電圧の遷移特性に基づいてあらかじめ設定したメモリセルの限界電荷保持時間を記憶する手段と、最後に書き込み動作を行った時間を記録する手段と、上記メモリセルに対して、上記記録された最後に書き込み動作が行われてからの経過時間を計時する計時手段と、上記計時手段により計時した経過時間と、上記あらかじめ設定した限界電荷保持時間とを比較し、計時時間が限界電荷保持時間に達したならば、上記補助用内部電源の電圧を上記メモリセルに対して供給し、再度の書き込みを行うリフレッシュ手段と、を有し、上記補助用内部電源は、外部電源が切られても、上記計時手段および上記リフレッシュ手段の動作に必要な電源電圧を供給する。
【００２８】
また、本発明では、上記メモリセルへ書き込まれるデ−タの値は少なくとも３値である。
【００２９】
また、本発明では、上記リフレッシュ手段による再書き込み動作は、セクタ−単位で行われる。
【００３０】
さらに、本発明では、電荷蓄積量に応じてしきい値電圧が遷移する電荷蓄積層を有するメモリセルを備え、電源電圧の印加状態に応じて上記電荷蓄積層の電荷蓄積量を調整して、複数の値をとるデ−タのうち一の値のデ−タを上記メモリセルへ書き込む不揮発性記憶装置であって、それぞれ供給電圧値が異なる複数の電源と、上記複数の電源のうちの一の電源を選択し、その電源電圧の値に応じた時間だけ当該電圧を上記メモリセルに供給する手段とを有する。
【００３１】
【作用】
本発明の不揮発性記憶装置によれば、計時手段により各メモリチップあるいは各メモリセクタ−に最後に書き込みを行ってからの経過時間が得られる。そして、この経過時間とあらかじめ設定した限界電荷保持時間とを比較し、計時時間が限界電荷保持時間に達したならば、補助用電源による電源電圧に基づいて各メモリチップあるいはメモリセクタ−に対して、再書き込み動作が行われる。
【００３２】
また、書き込みを行うとき、メモリセルのしきい値電圧を調整することによって、３値以上をとるデ−タのうち１のデ−タをメモリセルに書き込み、いわゆる多値メモリを実現する。
【００３３】
また、リフレッシュ機能ブロックにより、メモリセルに対して、再書き込みを行うとき、メモリセクタ−単位で再書き込みが行われる。
【００３４】
さらに、複数の電圧の異なる電源を備えた場合は、それぞれの電源電圧に応じた書き込み時間で書き込みが行われる。これにより、所定のしきい値電圧を持つメモリセルが得られる。
【００３５】
【実施例】
図１は本発明に係る不揮発性記憶装置の一実施例を示す回路図である。
図１において、１０は不揮発性記憶装置、１１〜１６は、たとえば図７に示すようなフロ−ティングゲ−トを持つ、セル構造を有するフラッシュＥＥＰＲＯＭからなるメモリチップ、１７はリフレッシュ機能を有するリフレッシュ機能ブロック、１８は各メモリチップ１１〜１６およびリフレッシュ機能ブロック１７にクロックを提供するクロック機能ブロック、１９は補助用内部電源としての電池をそれぞれ示している。メモリチップ１１〜１６の各メモリセルに２値以上、たとえば４値のデ−タが記憶可能である。すなわち、メモリチップ１１〜１６は多値メモリである。
【００３６】
リフレッシュ機能ブロック１７は各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行った時間を記録し、そしてクロック機能ブロック１８から供給されるクロックにより、各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行ってからの経過時間を計時し、この経過時間とあらかじめ設定した限界電荷保持時間とを比較する。経過時間が限界電荷保持時間に達したとき、メモリチップあるいはメモリセクタ−に対して、再度書き込みの動作を行うよう命令を発する。
【００３７】
クロック機能ブロック１８はリフレッシュ機能ブロック１７に対して、経過時間を計時するため、安定した周期を持つクロック信号を供給する。
内部電源としての電池１９は、不揮発性記憶装置１０の外部電源が切られても、リフレッシュ機能ブロック１７およびクロック機能ブロック１８の動作に必要な電源電圧を供給する。このため、不揮発性記憶装置１０が外部電源に依存せずに、電池１９の電源電圧の供給によりリフレッシュの動作が保証される。
【００３８】
また、各メモリチップあるいは各メモリセクタ−が最後の書き込み時間およびあらかじめ設定した限界電荷保持時間を表すデ−タをリフレッシュ機能ブロックに備えた専用のメモリに記憶するか、あるいはメモリチップ１１〜１６の中に所定のメモリ領域に記憶することもできる。
【００３９】
なお、限界電荷保持時間、すなわちメモリセルに記憶されているデ−タの化ける時間は、メモリセルに対して書き込みを行ったあと、放置によりメモリセルのしきい値電圧Ｖｔｈの遷移特性、すなわち図１０に示すしきい値電圧Ｖｔｈの遷移と放置時間との関係を示すグラフより容易に推定できる。そして、この推定の結果をメモリセルの限界電荷保持時間として、あらかじめリフレッシュ機能ブロック１７にあるメモリ、あるいはメモリチップ１１〜１６の中に所定のメモリ領域に記憶しておき、各メモリチップ１１〜１６あるいはメモリセクタ−に対してリフレッシュを行うか否かを決定するのに用いる。
【００４０】
すなわち、各メモリチップあるいはメモリセクタ−単位に、最後に書き込みを行ってからの経過時間をあらかじめ設定したメモリセルの限界電荷保持時間とを比較し、仮に経過時間がメモリセルの限界電荷保持時間に達したならば、メモリチップあるいはメモリセクタ−に対してリフレッシュ動作を行うように命令を下す。こうすることによって、メモリチップ１１〜１６に記憶したデ−タが時間の経過につれて化けることがなくなり、記憶装置の信頼性が高まる。
【００４１】
また、一つのメモリセルに対して、フロ−ティングゲ−トに電子の注入量を調整する方法として、しきい値電圧Ｖｔｈと書き込み時高電圧の印加時間との依存性を利用する。メモリセルのしきい値電圧Ｖｔｈと高電圧の印加時間との依存性を図２のグラフに示す。この図において、横軸は対数目盛りで表す時間、縦軸はメモリセルのしきい値電圧Ｖｔｈである。
【００４２】
なお、図２に示すグラフはコントロ−ルゲ−トに１２Ｖの電圧を印加した場合のデ−タである。実際に、コントロ−ルゲ−トに印加された電圧によって、またデバイスや使用状況などによって、このデ−タが変化する。
【００４３】
図２に示すように、たとえば０．１ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約２．５Ｖになり、１．０ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約４．０Ｖになり、さらに１０ｍｓの書き込み時間によって、メモリセルのしきい値電圧は約６Ｖになる。
【００４４】
メモリセルのしきい値電圧と書き込み時間の依存性を利用して、フロ−ティングゲ−ト１に対して、電子を注入する場合、注入時間、すなわち書き込み時間を調整して、所定のしきい値電圧Ｖｔｈが得られるように行う。これによって、フロ−ティングゲ−ト１の電子蓄積量を任意の値に調整することができ、すなわちメモリセルのしきい値電圧Ｖｔｈは任意の値に調整することができ、一つのメモリセルに３値以上をとるデ−タの記録が可能であり、いわゆる多値メモリを実現できる。
【００４５】
また、複数の異なる電源電圧下で動作する場合は、それぞれの電源電圧レベルに応じて、メモリセルのしきい値電圧Ｖｔｈを設定することが必要である。上述のメモリセルのしきい値電圧と書き込み時高電圧の印加時間との依存性を利用して、それぞれの電圧レベルに対応する書き込み時間を設定することによって、メモリセルのしきい値電圧Ｖｔｈを異なる値に設定することができる。すなわち、記憶装置が複数の電源電圧に対応できる。
【００４６】
たとえば、図３に示すように、電源電圧が３．３Ｖの場合は、メモリセルのしきい値電圧の分布が領域Ｂになるように書き込みを行う。一方、電源電圧が５．５Ｖになると、メモリセルのしきい値電圧の分布が領域Ｃになるように書き込みを行う。
【００４７】
図４は、たとえば電源電圧がそれぞれ３．３Ｖまたは５．５Ｖの場合、書き込み時にメモリセルのコントロ−ルゲ−ト２に印加される高電圧パルスの波形を示している。書き込みを行うとき、電源電圧に応じた書き込み時間で書き込み用の高電圧パルスをメモリセルのコントロ−ルゲ−ト２に印加することにより、所定のしきい値電圧が得られる。たとえば、電源電圧が５．５Ｖのとき、書き込みのためにコントロ−ルゲ−ト２への書き込みパルスの印加時間が、図４（ａ）に示すように１００ｍｓとし、これによって、メモリセルのしきい値電圧が図３の領域Ｃに分布し、５．５Ｖの電源電圧に対応できる。
【００４８】
また、電源電圧が３．３Ｖにのとき、書き込みのためにコントロ−ルゲ−ト２への書き込みパルスの印加時間が、図４（ｂ）に示すように、たとえば１０ｍｓとし、これによって、メモリセルのしきい値電圧が図３の領域Ｂに分布し、３．３Ｖの電源電圧に対応できる。
【００４９】
これによって、電源電圧に応じた書き込み時間だけ書き込みパルスを所定のメモリセルのコントロ−ルゲ−トに印加し、メモリセルのしきい値電圧を調整することにより、異なる電源電圧に対応する。また、低電源電圧化の場合には書き込み時間を短縮することができる。
【００５０】
さらに、メモリセルのフロ−ティングゲ−ト１に電子を注入するとき、電子の注入量が常に最大になるように、コントロ−ルゲ−ト２に印加する電圧を調整することによって、短い注入時間でメモリセルのしきい値電圧Ｖｔｈを所定の電圧レベルまでに上昇させることができる。
【００５１】
本実施例においては、コントロ−ルゲ−ト２に図５に示すような電圧可変な高電圧のパルスを印加することによって、フロ−ティングゲ−ト１に電子を注入するとき、常に電子の注入量が最大に保たれるため、フロ−ティングゲ−ト１への電子の注入時間を短くすることができる。
【００５２】
図６は図５に示す可変電圧のパルスによるフロ−ティングゲ−ト１への電子の注入時間と、図１３に示す従来例の固定電圧パルスによる電子の注入時間との比較結果を示している。図６によると、メモリセルのしきい値電圧Ｖｔｈを所定のレベルまで上昇させるために、可変パルスによるフロ−ティングゲ−ト１への電子の注入時間は、従来の固定パルスによる電子の注入時間より、約一桁短くなる。すなわち、本実施例の可変電圧パルスによるフロ−ティングゲ−ト１への電子の注入は、短い時間でできる利点がある。
【００５３】
ここで、図１の不揮発性記憶装置１０の全体的な動作について説明する。通常、不揮発性記憶装置１０は外部電源により、メモリチップ１１〜１６に対する書き込みおよび読み出しが行われる。書き込み動作を行った後は、リフレッシュ機能ブロック１７によって、各メモリチップ毎に、あるいは各メモリセクタ−毎に書き込みを行った時間が所定のメモリに記憶される。
【００５４】
一方、不揮発性記憶装置１０が放置されているとき、内部電源としての電池１９により電源電圧が供給され、リフレッシュ機能ブロック１７およびクロック機能ブロック１８の機能が維持される。そして、クロック機能ブロック１８から供給されるクロックにより、各メモリチップあるいは各メモリセクタ−毎に最後に書き込みを行ってからの経過時間が計時され、この経過時間とあらかじめ設定した限界電荷保持時間とが比較される。比較の結果、経過時間が限界電荷保持時間に達したとき、メモリチップあるいはメモリセクタ−に対する再書き込み命令が発せられ、再書き込み動作が行われ、時間経過に基づくデ−タの化けが防止される。
【００５５】
以上述べたように、本実施例によれば、記憶装置の中に、二つ以上、たとえば六つのメモリチップ１１〜１６、またはリフレッシュ機能ブロック１７、クロック機能ブロック１８および電池１９を備え、メモリチップあるいはメモリチップの中にあるメモリセクタ−毎に最後に書き込みを行ってから経過した時間とあらかじめ記憶された限界電荷保持時間、すなわちデ−タの化ける時間とを比較し、比較結果により各メモリチップあるいはメモリチップの中にあるメモリセクタ−に対してリフレッシュする命令を発するので、外部電源が切られても内部の電池１９によりリフレッシュの機能が維持され、メモリセル１１〜１６のしきい値電圧Ｖｔｈのシフトにより、記録されたデ−タの化けを避けることができる。
【００５６】
また、記憶装置の中に備えた電池１９は、クロック機能および数箇月、数年起きに実行されるリフレッシュ動作を１０年間保証すればよいことから、従来のＳＲＡＭなどのバックアップ電源に比較すれば格段に低容量の電池で済む。さらにリフレッシュ機能ブロック１７およびクロック機能ブロック１８はメモリチップ１１〜１６と比較すれば格段に小さい面積しか占有しないため、半導体装置または半導体システムのレイアウト面積の増大を来すことはほとんどない。
【００５７】
また、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、フロ−ティングゲ−トに対して、高電圧の印加時間、すなわち書き込み時間を調整することにより、所定のしきい値電圧が得られる。これにより、一つのメモリセルに２つ以上、たとえば４つの値を記録することができ、いわゆる多値メモリを実現できる。
【００５８】
また、供給電圧値が異なる複数の電源を設け、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、複数の電源電圧に対応し、各々の電源電圧レベルに応じたメモリセルのしきい値電圧を調整することによって、複数の電源電圧に対応できる不揮発性記憶装置を実現できる。
【００５９】
さらに、メモリセルの書き込み時に、メモリセルのコントロ−ルゲ−トに可変電圧のパルスを印加することによって、フロ−ティングゲ−トへの電子注入量が常に最大に保たれ、書き込み時間を短くすることができる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、従来の不揮発性記憶装置にリフレッシュ機能ブロック、クロック機能ブロックおよび小容量の電池のみを追加することによって、記憶装置のレイアウトの面積を増大することがほとんどなく、多値メモリを実現でき、また、時間の経過に伴うデ−タの化けが避けられ、従来のメモリチップと比較すれば、たとえば２倍の情報を記録することが可能となる利点がある。
【００６１】
また、本発明によれば、メモリセルのしきい値電圧と書き込み時間との依存性を利用して、メモリセルに多値のデ−タを書き込むことができるほか、複数の電源電圧に対応できる不揮発性記憶装置を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る不揮発性記憶装置の実施例を示すブロック図である。
【図２】しきい値電圧と書き込み時間との関係を示すグラフである。
【図３】電源電圧としきい値電圧の分布を示す図である。
【図４】メモリセルの書き込み時間を示す図である。
【図５】電子注入時の電圧可変コントロ−ルゲ−ト電圧とドレイン電圧の波形を示す図である。
【図６】書き込み時間としきい値電圧の関係を示す図である。
【図７】メモリセルの簡略断面図である。
【図８】電子の注入によるしきい値電圧の分布を示す図である。
【図９】注入電子を調整することによりしきい値電圧の分布を示す図である。
【図１０】放置時間に伴うしきい値電圧の遷移を示すグラフである。
【図１１】放置によるしきい値電圧の分布の変化を示す図である（２値）。
【図１２】放置によるしきい値電圧の分布の変化を示す図である（４値）。
【図１３】従来例の電子注入時の固定コントロ−ルゲ−ト電圧とドレイン電圧の波形を示す図である。
【図１４】書き込み時間としきい値電圧との関係を示す図である。
【符号の説明】
１…フロ−ティングゲ−ト
２…コントロ−ルゲ−ト
３…基板
４…ソ−ス
５…ドレイン
１０…不揮発性記憶装置
１１〜１６…メモリチップ
１７…リフレッシュ機能ブロック
１８…クロック機能ブロック
１９…電池
ＶＧ …コントロ−ルゲ−ト電圧
ＶＤ …ドレイン電圧
ＶＳ …ソ−ス電圧
Claims (4)
- 電荷蓄積量に応じてしきい値電圧が遷移する電荷蓄積層を有するメモリセルを備え、電圧の印加状態に応じて上記電荷蓄積層の電荷蓄積量を調整して、複数の値をとるデ−タのうち一の値のデ−タを上記メモリセルへ書き込む不揮発性記憶装置であって、
補助用内部電源と、
放置によりメモリセルのしきい値電圧の遷移特性に基づいてあらかじめ設定したメモリセルの限界電荷保持時間を記憶する手段と、
最後に書き込み動作を行った時間を記録する手段と、
上記メモリセルに対して、上記記録された最後に書き込み動作が行われてからの経過時間を計時する計時手段と、
上記計時手段により計時した経過時間と、上記あらかじめ設定した限界電荷保持時間とを比較し、計時時間が限界電荷保持時間に達したならば、上記補助用内部電源の電圧を上記メモリセルに対して供給し、再度の書き込みを行うリフレッシュ手段と、を有し、
上記補助用内部電源は、外部電源が切られても、上記計時手段および上記リフレッシュ手段の動作に必要な電源電圧を供給する
不揮発性記憶装置。 - 上記メモリセルへ書き込まれるデ−タの値は少なくとも３値である
請求項１記載の不揮発性記憶装置。 - 上記リフレッシュ手段による再書き込み動作は、セクタ−単位で行われる
請求項１記載の不揮発性記憶装置。 - それぞれ供給電圧値が異なる複数の電源と、
上記複数の電源のうちの一の電源を選択し、その電源電圧の値に応じた時間だけ当該電圧を上記メモリセルに供給する手段と
を有する請求項１記載の不揮発性記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18307595A JP3562043B2 (ja) | 1995-07-19 | 1995-07-19 | 不揮発性記憶装置 |
| US08/680,699 US5818762A (en) | 1995-07-19 | 1996-07-17 | Memory having charge-carrying floating gate memory cells with time/voltage dependent refresh |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18307595A JP3562043B2 (ja) | 1995-07-19 | 1995-07-19 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0935488A JPH0935488A (ja) | 1997-02-07 |
| JP3562043B2 true JP3562043B2 (ja) | 2004-09-08 |
Family
ID=16129325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18307595A Expired - Fee Related JP3562043B2 (ja) | 1995-07-19 | 1995-07-19 | 不揮発性記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5818762A (ja) |
| JP (1) | JP3562043B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0987715B1 (en) * | 1998-09-15 | 2005-02-09 | STMicroelectronics S.r.l. | Method for maintaining the memory of non-volatile memory cells |
| TW559814B (en) | 2001-05-31 | 2003-11-01 | Semiconductor Energy Lab | Nonvolatile memory and method of driving the same |
| JP2004103089A (ja) | 2002-09-06 | 2004-04-02 | Sharp Corp | 不揮発性半導体記憶装置およびその再書き込み方法 |
| JP2005100527A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
| US7321521B2 (en) * | 2004-07-02 | 2008-01-22 | Seagate Technology Llc | Assessing energy requirements for a refreshed device |
| US7177222B2 (en) * | 2005-03-04 | 2007-02-13 | Seagate Technology Llc | Reducing power consumption in a data storage system |
| JP4537909B2 (ja) * | 2005-08-08 | 2010-09-08 | 株式会社東芝 | 情報記録装置 |
| US20070272090A1 (en) * | 2006-02-01 | 2007-11-29 | Bommaraju Tilak V | Hydrogen mitigation and energy generation with water-activated chemical heaters |
| US7447096B2 (en) * | 2006-05-05 | 2008-11-04 | Honeywell International Inc. | Method for refreshing a non-volatile memory |
| KR100794664B1 (ko) * | 2006-09-01 | 2008-01-14 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
| KR20100013485A (ko) * | 2008-07-31 | 2010-02-10 | 삼성전자주식회사 | 메모리 장치 및 웨어 레벨링 방법 |
| US8261136B2 (en) * | 2009-06-29 | 2012-09-04 | Sandisk Technologies Inc. | Method and device for selectively refreshing a region of a memory of a data storage device |
| US7944744B2 (en) * | 2009-06-30 | 2011-05-17 | Sandisk Il Ltd. | Estimating values related to discharge of charge-storing memory cells |
| KR101372878B1 (ko) * | 2009-10-15 | 2014-03-10 | 후지쯔 가부시끼가이샤 | 회로 기판 및 전자 기기 |
| JP2012048770A (ja) * | 2010-08-24 | 2012-03-08 | Toshiba Corp | 不揮発性半導体記憶装置、及び、メモリシステム |
| US8650353B2 (en) * | 2011-07-01 | 2014-02-11 | Intel Corporation | Apparatus, system, and method for refreshing non-volatile memory |
| JP2013137848A (ja) * | 2011-12-28 | 2013-07-11 | Univ Of Tokyo | メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法 |
| US20150074470A1 (en) * | 2012-03-27 | 2015-03-12 | Alstom Technology Ltd | Non-volatile memory assemblies |
| KR102250423B1 (ko) | 2015-01-13 | 2021-05-12 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2650109B1 (fr) * | 1989-07-20 | 1993-04-02 | Gemplus Card Int | Circuit integre mos a tension de seuil ajustable |
| JP2870260B2 (ja) * | 1991-09-27 | 1999-03-17 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5511020A (en) * | 1993-11-23 | 1996-04-23 | Monolithic System Technology, Inc. | Pseudo-nonvolatile memory incorporating data refresh operation |
| US5515327A (en) * | 1993-12-21 | 1996-05-07 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having a small number of internal boosting circuits |
| JPH08190796A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
-
1995
- 1995-07-19 JP JP18307595A patent/JP3562043B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-17 US US08/680,699 patent/US5818762A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0935488A (ja) | 1997-02-07 |
| US5818762A (en) | 1998-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562043B2 (ja) | 不揮発性記憶装置 | |
| US5043940A (en) | Flash EEPROM memory systems having multistate storage cells | |
| US8223553B2 (en) | Systems and methods for programming a memory device | |
| US6744670B2 (en) | Non-volatile semiconductor memory device | |
| KR100828196B1 (ko) | 플래시 메모리 어레이의 코어 셀들의 소프트 프로그램 및소프트 프로그램 검증 | |
| KR100554308B1 (ko) | 반도체 메모리장치 및 데이터기록방법 | |
| JP2789333B2 (ja) | 非揮発性メモリをプログラムする方法 | |
| JP3284358B2 (ja) | 不揮発性メモリ装置 | |
| US7385857B2 (en) | Non-volatile, static random access memory with regulated erase saturation and program window | |
| JP2004519804A (ja) | 改善されたプログラミングを備えた不揮発性メモリ及び該プログラミングのための方法 | |
| JPH07105146B2 (ja) | 不揮発性記憶装置 | |
| JP2002230988A (ja) | 高速プログラムおよびプログラム検証への高速切り替え方法 | |
| WO2002073623A1 (fr) | Dispositif de stockage permanent semi-conducteur | |
| US8274832B2 (en) | Dynamic polarization for reducing stress induced leakage current | |
| KR19980024327A (ko) | 비휘발성 반도체 메모리 장치 | |
| KR19980071738A (ko) | 반도체 메모리 | |
| JP4517503B2 (ja) | 不揮発性半導体記憶装置の多値書き込み及び読み出し方法 | |
| US20040085815A1 (en) | Gate voltage reduction in a memory read | |
| JPH11317087A (ja) | 不揮発性メモリ装置及びそのプログラム方法 | |
| US6956768B2 (en) | Method of programming dual cell memory device to store multiple data states per cell | |
| US6768673B1 (en) | Method of programming and reading a dual cell memory device | |
| CN116072189A (zh) | 非易失性存储装置 | |
| GB2304947A (en) | Electrically programmable memory, method of programming and method of reading | |
| US6847548B2 (en) | Memory with multiple state cells and sensing method | |
| JPH046698A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |