KR20100013485A - 메모리 장치 및 웨어 레벨링 방법 - Google Patents

메모리 장치 및 웨어 레벨링 방법 Download PDF

Info

Publication number
KR20100013485A
KR20100013485A KR1020080075020A KR20080075020A KR20100013485A KR 20100013485 A KR20100013485 A KR 20100013485A KR 1020080075020 A KR1020080075020 A KR 1020080075020A KR 20080075020 A KR20080075020 A KR 20080075020A KR 20100013485 A KR20100013485 A KR 20100013485A
Authority
KR
South Korea
Prior art keywords
memory cell
erased
memory
parameter
time elapsed
Prior art date
Application number
KR1020080075020A
Other languages
English (en)
Inventor
김용준
김재홍
조경래
공준진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080075020A priority Critical patent/KR20100013485A/ko
Priority to US12/379,273 priority patent/US8473668B2/en
Priority to JP2009158924A priority patent/JP2010040165A/ja
Publication of KR20100013485A publication Critical patent/KR20100013485A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 장치 및 웨어 레벨링 방법이 제공된다. 본 발명의 일 실시예에 따른 메모리 장치는 상기 제1 메모리 셀이 소거된 횟수, 상기 제1 메모리 셀이 소거된 후 경과된 시간, 상기 제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택할 수 있다. 메모리 장치는 선택된 메모리 셀에 데이터를 프로그램할 수 있다. 메모리 장치는 이를 통해 메모리 셀들의 문턱 전압의 산포를 개선하고, 메모리 셀들의 endurance를 증가시킬 수 있다.
P/E Cycle, wear level, endurance, 메모리

Description

메모리 장치 및 웨어 레벨링 방법 {MEMORY DEVICE AND METHOD OF WEAR LEVELING}
본 발명의 실시예들은 메모리 장치의 메모리 셀들에 대한 웨어 레벨링(wear leveling)을 수행하는 장치 및 방법에 관한 것이다. 본 발명의 실시예들은 메모리 셀의 문턱 전압 (threshold voltage)을 변경함으로써 데이터를 저장하는 종류의 메모리 장치에 적용될 수 있다.
전원이 꺼져도 저장된 정보를 계속 저장할 수 있는 스토리지(storage)의 하나로서 최근 비휘발성(non-volatile) 반도체 메모리가 널리 이용되고 있다. 비휘발성 메모리의 대표적인 것으로 플래시 메모리를 들 수 있으며, 플래시 메모리는 종래의 하드 디스크 드라이브(Hard Disk Drive, HDD)에 비하면 크기가 작고, 전력 소모량이 작으며, 읽기 속도를 높일 수 있는 이점이 있다. 최근에는 대용량의 플래시 메모리를 이용하여 HDD를 대체하기 위한 SSD(Solid State Disk)가 제안되기도 하였다.
플래시 메모리의 종류로서 대표적인 것들로는 NAND 방식의 플래시 메모리와 NOR 플래시 메모리 등을 들 수 있다. NAND 방식과 NOR 방식은 셀 어레이의 구성 및 동작 방식에 의해 구별될 수 있다.
플래시 메모리는 다수의 메모리 셀들의 배열로 이루어지며, 하나의 메모리 셀은 하나 이상의 데이터 비트를 저장할 수 있다. 하나의 메모리 셀은 컨트롤 게이트(control gate) 및 플로팅 게이트(floating gate)를 포함하며, 컨트롤 게이트 및 플로팅 게이트 사이에는 절연체(insulator)가 삽입되고, 플로팅 게이트 및 서브스트레이트(substrate) 간에도 절연체가 삽입된다.
플래시 메모리의 메모리 셀에 데이터를 저장하는 과정을 프로그램이라고 하며, 프로그램 또는 데이터를 소거하는(erase) 과정은 핫 캐리어 이펙트(hot carrier effect) 또는 F-N 터널링(Fowler-Nordheim Tunneling, F-N tunneling) 메커니즘에 의하여 수행될 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 메모리 셀 어레이, 제어부 및 프로그래밍부를 포함할 수 있다. 메모리 셀 어레이는 제1 메모리 셀 및 제2 메모리 셀을 포함할 수 있다. 제어부는 상기 제1 메모리 셀이 소거된 횟수, 상기 제1 메모리 셀이 소거된 후 경과된 시간, 상기 제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택할 수 있다. 프로그래밍부는 상기 선택된 메모리 셀에 데이터를 프로그램할 수 있다.
본 발명의 일 실시예에 따른 웨어 레벨링 방법은 제1 메모리 셀이 소거된 횟수 및 상기 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 파라미터를 생성하는 단계, 제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 파라미터를 생성하는 단계, 상기 제1 파라미터 및 상기 제2 파라미터에 기초하여 상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택하는 단계, 및 상기 선택된 메모리 셀에 데이터를 프로그램하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면 메모리 셀이 소거(erase)된 후 경과된 시간에 더 기초하여 웨어 레벨링을 수행함으로써 메모리 셀의 내구성(endurance)을 증가시킬 수 있다.
본 발명의 일 실시예에 따르면 메모리 셀이 회복될 시간을 보장함으로써 메모리 셀의 문턱 전압의 왜곡(distortion)을 줄일 수 있다.
이하에서, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
본 발명의 실시예들은 메모리 셀의 문턱 전압 (threshold voltage)을 변화시켜 데이터를 저장하는 메모리 장치에 적용될 수 있다. 이러한 종류의 메모리 장치의 예로는 플래시 메모리(flash memory), EEPROM(Electrically Erasable Programmable Read Only Memory), PRAM(Phase Shift Random Access Memory), MRAM(Magnetic Random Access Memory) 등이 포함될 수 있다.
비휘발성 메모리 장치의 메모리 셀은 저장되는 데이터의 밀도(density)에 따라 싱글 레벨 셀 또는 멀티 레벨 셀로 분류될 수 있다.
싱글 레벨 셀(SLC: single-level cell) 메모리는 하나의 메모리 셀에 1비트의 데이터를 저장하는 메모리이다. 싱글 레벨 셀 메모리는 싱글 비트 셀(SBC: single-bit cell) 메모리로도 불린다. 싱글 레벨 셀 메모리의 메모리 셀(싱글 레벨 셀)에 데이터를 저장하는 과정은 프로그램 과정이라고도 불리며, 메모리 셀의 문턱 전압(threshold voltage)을 변화시킬 수 있다. 예를 들어, 싱글 레벨 셀에 논리 "1"의 데이터가 저장된 경우에는 싱글 레벨 셀은 1.0 Volt의 문턱 전압을 가질 수 있으며, 논리 "0"의 데이터가 저장된 경우에는 싱글 레벨 셀은 3.0 Volt의 문턱 전압을 가질 수 있다.
복수의 싱글 레벨 셀들 간의 미세한 전기적 특성의 차이로 인해 동일한 데이터가 프로그램된 싱글 레벨 셀들 각각에 형성된 문턱 전압은 일정한 범위의 산포(distribution)를 가지게 된다. 예를 들어, 메모리 셀로부터 판독된 전압이 0.5-1.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "1"이고, 메모리 셀로부터 판독된 전압이 2.5-3.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "0"으로 판정될 수 있다. 메모리 셀에 저장된 데이터는 판독 동작 시 메모리 셀의 전류/전압의 차이에 의하여 구분된다.
멀티 레벨 셀(MLC: multi-level cell) 메모리는 하나의 메모리 셀에 2비트 이상의 데이터를 프로그램할 수 있는 메모리이다. 멀티 레벨 셀 메모리는 멀티 비트 셀(MBC, multi-bit cell) 메모리로도 불린다. 멀티 레벨 셀 메모리는 저장되는 데이터의 밀도를 높일 수 있으므로 대용량 메모리를 구현하는 데 유리하다. 그러나, 하나의 메모리 셀에 프로그램되는 비트의 수가 증가할수록 신뢰성은 떨어지고, 판독 실패율(read failure rate)은 증가하게 된다. 하나의 메모리 셀에 m개의 비트를 프로그램하려면, 2m개의 문턱 전압 중 어느 하나가 상기 메모리 셀에 형성되어야 한다. 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램된 메모리 셀들의 문턱 전압들은 일정한 범위의 산포(distribution)를 형성할 수 있다. 이 때, m개의 비트에 의해 생성될 수 있는 2m 개의 데이터 값 각각에 하나씩의 문턱 전압 산포가 대응할 수 있다.
그러나, 메모리의 전압 윈도우(voltage window)는 제한되어 있기 때문에, m이 증가함에 따라 인접한 비트들 간의 문턱 전압(threshold)의 2m개의 산포들 간의 거리는 줄어들고, 산포들 간의 거리가 더욱 줄어들면 산포들끼리 겹칠 수 있다. 산포들끼리 겹치면 판독 실패율이 증가할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)를 도시하는 도면이다.
도 1을 참조하면 메모리 장치(100)는 메모리 셀 어레이(110), 제어부(120), 및 프로그래밍부(130)를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함할 수 있다.
복수의 메모리 셀들 각각은 행(row) 및 열(column)로 식별될 수 있으며 하나의 행에 포함되는 메모리 셀들은 하나의 워드 라인(word line)에 연결될 수 있다. 하나의 열에 포함되는 메모리 셀들은 하나의 비트 라인(bit line)에 연결될 수 있다.
메모리 셀은 금속(metal) 또는 폴리실리콘(poly-silicon)으로 이루어진 게이트 단자를 가지고, 게이트 단자 및 채널 사이에 부유 게이트(floating gate, FG)를 가질 수도 있다. 부유 게이트(FG)는 금속 또는 폴리실리콘으로 이루어질 수 있다.
메모리 장치(100)는 메모리 셀의 FG에 반송자(carrier)를 저장할 수 있다. FG에 반송자가 저장되면 메모리 셀의 문턱 전압 (threshold voltage)이 변화할 수 있다.
FG에 반송자를 저장하는 방법으로는 F-N tunneling 또는 Hot Carrier Effect (HCE)가 이용될 수 있다. 이 때 반송자의 예로는 전자(electron) 또는 정공(hole) 등을 들 수 있다.
메모리 셀에 저장될 데이터의 값에 기초하여 프로그래밍부(130)는 목표 문턱 전압을 결정할 수 있다. 프로그래밍부(130)는 메모리 셀의 문턱 전압이 목표 문턱 전압에 대응할 때까지 FG에 반송자를 저장하는 동작을 반복적으로 수행할 수 있다. 메모리 셀에 저장된 데이터를 소거(erase)하기 위해서는 프로그래밍부(130)는 메모리 셀의 FG에 저장된 FG를 제거할 수 있다.
프로그래밍부(130)가 데이터를 저장하기 위해 메모리 셀의 FG에 반송자를 저장하는 과정을 프로그램 과정이라 할 수 있으며 데이터를 소거하기 위해 메모리 셀의 FG에 저장된 FG를 제거하는 과정을 소거(erase) 과정이라 할 수 있다.
메모리 장치(100)가 메모리 셀에 데이터를 저장 (프로그램)하기 위해서는 메모리 셀을 소거할 필요가 있다. 메모리 장치(100)가 메모리 셀에 데이터를 프로그램하고 메모리 셀을 소거하는 사이클을 P/E cycle이라 하기도 한다.
메모리 셀이 프로그램 과정 및 소거 과정을 반복하여 경험할수록 메모리 셀의 전하 보유 특성(charge retention characteristics)은 열화(degraded)될 수 있다. 프로그램 과정은 FG에 반송자가 축적되는 과정에 대응할 수 있고, 소거 과정은 FG로부터 반송자가 빠져나가는 과정에 대응할 수 있다.
프로그램 및 소거 과정이 반복됨에 따라 FG 및 FG 주변의 절연체 간의 경계는 손상(damage)될 수 있다. 또는 FG 및 채널(channel) 간의 절연체가 손상될 수 있다. 이러한 손상으로 인해 FG에 축적된 반송자가 자연적인 확산(diffusion)에 의하여 유실(lost)되거나 누설 경로(leaking path)가 형성되어 FG로부터 빠져나갈 수 있다.
전하 보유 특성이 열화되면 프로그램된 메모리 셀의 문턱 전압은 원치 않는 변화를 일으킬 수 있다. 이러한 원치 않는 변화에 의하여 메모리 셀에 저장된 데이터는 오염(corrupted)될 수 있다.
메모리 장치(100)는 복수의 메모리 셀들 중 데이터가 프로그램될 목표 메모리 셀을 선택함에 있어서, 복수의 메모리 셀들 각각의 소거된 횟수에 기초하여 목표 메모리 셀을 선택할 수 있다. 메모리 장치(100)는 복수의 메모리 셀들 중 소거된 횟수가 가장 작은 메모리 셀을 목표 메모리 셀로 선택할 수 있다.
메모리 장치(100)는 복수의 메모리 셀들 각각이 소거된 횟수를 평준화 (equalize)할 수 있다. 이처럼 복수의 메모리 셀들 각각이 소거된 횟수를 평준화하는 과정을 웨어 레벨링(wear leveling)이라 하기도 한다.
메모리 장치(100)에 의하여 동시에 소거되는 메모리 셀의 집합을 소거 블록(erase block) 또는 블록(block)이라 하기도 한다. 하나의 블록에 포함되는 복수의 메모리 셀들이 소거된 횟수는 같으므로 메모리 장치(100)는 블록 단위로 웨어 레벨링을 수행할 수 있다.
설명의 편의 상 메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들 중 제1 메모리 셀 및 제2 메모리 셀에 대하여 기술하기로 한다.
메모리 장치(100)는 제1 메모리 셀이 소거된 횟수 및 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 메모리 셀에 대한 웨어 레벨링(wear leveling) 을 수행할 수 있다. 또한 메모리 장치(100)는 제2 메모리 셀이 소거된 횟수 및 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 메모리 셀에 대한 웨어 레벨링(wear leveling)을 수행할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 횟수, 제1 메모리 셀이 소거된 후 경과된 시간, 제2 메모리 셀이 소거된 횟수 및 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 메모리 셀 및 제2 메모리 셀 중 어느 하나를 선택할 수 있다.
프로그래밍부(130)는 상기 선택된 메모리 셀에 데이터를 프로그램할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 횟수 및 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 파라미터를 생성하고, 제2 메모리 셀이 소거된 횟수 및 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 파라미터를 생성할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 횟수가 클수록 제1 파라미터를 크게 조정하고, 제1 메모리 셀이 소거된 후 경과된 시간이 길수록 제1 파라미터를 작게 조정하고, 제2 메모리 셀이 소거된 횟수가 클수록 제2 파라미터를 크게 조정하고, 제2 메모리 셀이 소거된 후 경과된 시간이 길수록 제2 파라미터를 작게 조정할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 후 경과된 시간 t1 에 대한 함수 f(t1)를 설정할 수 있다. 함수 f(t1)는 no dimension인 결과를 제공하는 함수일 수 있다. 제어부(120)는 제1 메모리 셀이 소거된 횟수에서 f(t1)를 감 산(subtract)한 값을 제1 파라미터로 생성할 수 있다. 이 때 제1 파라미터는 제1 메모리 셀의 effective P/E cycle로 간주될 수 있다.
마찬가지로, 제어부(120)는 제2 메모리 셀이 소거된 후 경과된 시간 t2 에 대한 함수 f(t2)를 설정할 수 있다. 제어부(120)는 제2 메모리 셀이 소거된 횟수에서 f(t2)를 감산(subtract)한 값을 제2 파라미터로 생성할 수 있다. 이 때 제2 파라미터는 제2 메모리 셀의 effective P/E cycle로 간주될 수 있다.
제어부(120)는 제1 파라미터가 제2 파라미터보다 크면 제2 메모리 셀을 선택하고, 제1 파라미터가 제2 파라미터보다 작으면 제1 메모리 셀을 선택할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 횟수가 제1 임계 값 이상인 경우, 상기 제1 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값 이상일 때까지 상기 제1 메모리 셀을 선택하지 않을 수 있다. 메모리 장치(100)는 제1 메모리 셀이 소거 과정을 거친 후 손상(damage)된 제1 메모리 셀이 회복될 시간을 보장할 수 있다. 제1 메모리 셀은 제2 임계 값에 대응하는 시간 동안 회복할 수 있으므로 제1 메모리 셀의 전하 보유 특성 (charge retention characteristic)은 향상될 수 있다.
제2 임계 값에 대응하는 시간 동안 제1 메모리 셀의 FG 및 절연체 간의 경계면은 손상으로부터 회복될 수 있다. 마찬가지로 제1 메모리 셀의 FG 및 채널(channel) 간의 절연체 또한 손상으로부터 회복될 수 있다.
이 때 제1 임계 값이 클수록 제2 임계 값이 크도록 설정될 수 있다. 제어부(120)는 제1 메모리 셀이 소거된 횟수가 클수록 제1 메모리 셀이 소거된 후 다시 사용되기까지 긴 시간을 부여할 수 있다.
제1 메모리 셀이 소거된 후 경과된 시간 t1이 증가함에 따라 제1 메모리 셀의 회복 정도는 비선형(non-linear)으로 증가할 수 있다. 메모리 장치(100)는 시간 t1이 증가함에 따른 제1 메모리 셀의 회복 정도에 기초하여 f(t1)을 결정할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 횟수가 제2 메모리 셀이 소거된 횟수와 같거나 비슷하면 제1 메모리 셀이 소거된 후 경과된 시간 및 제2 메모리 셀이 소거된 후 경과된 시간을 비교할 수 있다. 이 때 제어부(120)는 제1 메모리 셀이 소거된 후 경과된 시간이 제2 메모리 셀이 소거된 후 경과된 시간보다 길면 제1 메모리 셀을 선택할 수 있다.
제어부(120)는 제1 메모리 셀이 소거된 후 경과된 시간을 제1 메모리 셀에 대한 메타 데이터(meta data)로서 저장할 수 있다. 또한 제어부(120)는 제2 메모리 셀이 소거된 후 경과된 시간을 제2 메모리 셀에 대한 메타 데이터(meta data)로서 저장할 수 있다.
메모리 셀 어레이(110)는 하나 이상의 모니터링 셀을 포함할 수 있다. 모니터링 셀은 effective한 데이터를 저장하지 않고 테스트 데이터를 저장할 수 있다. 메모리 장치(100)는 모니터링 셀의 문턱 전압을 모니터할 수 있다. 메모리 장치(100)는 모니터링 셀의 문턱 전압의 변화 경향을 추적하여 메모리 셀이 소거된 후 경과된 시간을 추정할 수 있다.
예를 들어 제1 블록이 제1 메모리 셀을 포함하고, 제2 블록이 제2 메모리 셀을 포함하는 경우를 가정할 수 있다. 제1 블록은 제1 모니터링 셀을 포함하고, 제 2 블록은 제2 모니터링 셀을 포함할 수 있다.
메모리 장치(100)는 제1 모니터링 셀의 문턱 전압의 변화 경향에 기초하여 제1 메모리 셀이 소거된 후 경과된 시간을 추정할 수 있고, 제2 모니터링 셀의 문턱 전압의 변화 경향에 기초하여 제2 메모리 셀이 소거된 후 경과된 시간을 추정할 수 있다.
도 2는 도 1의 메모리 장치(100)의 프로그램 과정에 의하여 형성되는 산포(distribution)의 일 예를 도시하는 도면이다.
프로그래밍부(130)는 데이터 "11"이 저장될 메모리 셀의 목표 문턱 전압을 전압 레벨(211)로 결정할 수 있다. 프로그래밍부(130)는 결정된 목표 문턱 전압에 기초하여 메모리 셀의 문턱 전압을 조정할 수 있다.
복수의 메모리 셀들 각각의 특성이 미세하게 다르므로 데이터 "11"이 저장된 메모리 셀들의 문턱 전압들은 산포(210)를 형성할 수 있다.
마찬가지로 프로그래밍부(130)의 프로그램 과정에 의하여 데이터 "10"이 저장된 메모리 셀들의 문턱 전압들은 산포(220)를 형성할 수 있고, 데이터 "00"이 저장된 메모리 셀들의 문턱 전압들은 산포(230)를 형성할 수 있고, 데이터 "01"이 저장된 메모리 셀들의 문턱 전압들은 산포(240)를 형성할 수 있다.
프로그래밍부(130)는 데이터 "10"이 저장될 메모리 셀의 목표 문턱 전압을 전압 레벨(221)로 결정할 수 있다. 프로그래밍부(130)는 데이터 "10"이 저장될 복수의 메모리 셀들 각각의 문턱 전압을 목표 문턱 전압 이상이 될 때까지 증가시킬 수 있다. 프로그래밍부(130)가 데이터 "10"이 저장될 메모리 셀들 모두의 문턱 전 압을 전압 레벨(221) 이상이 되도록 증가시키면 데이터 "10"이 저장된 메모리 셀들의 문턱 전압들은 산포(220)를 형성할 수 있다.
프로그래밍부(130)는 데이터 "00"이 저장될 메모리 셀의 목표 문턱 전압을 전압 레벨(231)로 결정하고, 데이터 "01"이 저장될 메모리 셀의 목표 문턱 전압을 전압 레벨(241)로 결정할 수 있다.
프로그래밍부(130)가 데이터 "00"이 저장될 메모리 셀들 모두의 문턱 전압을 전압 레벨(231) 이상이 되도록 증가시키면 데이터 "00"이 저장된 메모리 셀들의 문턱 전압들은 산포(230)를 형성할 수 있다.
프로그래밍부(130)가 데이터 "01"이 저장될 메모리 셀들 모두의 문턱 전압을 전압 레벨(241) 이상이 되도록 증가시키면 데이터 "01"이 저장된 메모리 셀들의 문턱 전압들은 산포(240)를 형성할 수 있다.
산포(210)는 문턱 전압 상태 P0에 대응한다고 말하기도 한다. 마찬가지로 산포(220), 산포(230), 및 산포(240)는 각각 P1, P2 및 P3에 대응할 수 있다.
메모리 장치(100)는 목표 문턱 전압에 기초하여 프로그램 후의 산포들(210 내지 240)을 예측할 수 있다. 따라서 메모리 장치(100)는 복수의 기준 문턱 전압 구간 (reference threshold voltage interval) 들을 설정하고 복수의 기준 문턱 전압 구간들 각각에 대하여 판정 데이터를 할당(assign)할 수 있다.
도 3은 도 1의 메모리 장치(100)의 데이터 판정(decision) 과정의 일 예를 도시하는 도면이다.
산포(310)는 데이터 "11"이 프로그램된 복수의 메모리 셀들의 문턱 전압들의 산포이다. 산포(320), 산포(330) 및 산포(340)는 각각 데이터 "10", "00" 및 "01"이 프로그램된 복수의 메모리 셀들의 문턱 전압들의 산포이다.
메모리 장치(100)는 동시에 다수의 메모리 셀들의 문턱 전압을 측정할 수 있다. 예를 들어 메모리 장치(100)는 동시에 다수의 메모리 셀들의 문턱 전압이 읽기 레벨(read level)(321)보다 높은지 여부를 측정할 수 있다.
메모리 장치(100)는 읽기 레벨(311), 읽기 레벨(321), 또는 읽기 레벨(331)을 이용하여 복수의 메모리 셀들 각각의 문턱 전압의 범위를 결정할 수 있다. 메모리 장치(100)는 읽기 레벨(311), 읽기 레벨(321), 및 읽기 레벨(331)에 의하여 구분되는 4개의 문턱 전압 구간들 각각에 대하여 판정 데이터를 할당(assign)할 수 있다.
메모리 장치(100)는 읽기 레벨(311)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "11"로 판정할 수 있다. 이 때 읽기 레벨(311)보다 낮은 문턱 전압에 대응하는 기준 문턱 전압 구간에 데이터 "11"이 할당된 것으로 생각할 수 있다.
메모리 장치(100)는 읽기 레벨(311)보다 높고 읽기 레벨(321)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "10"로 판정할 수 있다. 이 때 읽기 레벨(311)보다 높고 읽기 레벨(321)보다 낮은 문턱 전압에 대응하는 기준 문턱 전압 구간에 데이터 "10"이 할당된 것으로 생각할 수 있다.
메모리 장치(100)는 읽기 레벨(321)보다 높고 읽기 레벨(331)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "00"로 판정할 수 있다.
메모리 장치(100)는 읽기 레벨(331)보다 높은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "01"로 판정할 수 있다.
메모리 장치(100)는 2비트의 데이터를 판정하기 위하여 3개의 읽기 레벨들(311, 321, 331)을 이용할 수 있다. 이 같은 읽기 방법을 integral read라 하며 각 문턱 전압 구간들에는 판정 데이터가 할당될 수 있다. 이 때의 판정 방법을 경판정(hard decision)이라 하기도 한다.
메모리 장치(100)는 integral read 보다 많은 읽기 레벨들을 이용하여 복수의 메모리 셀들 각각의 문턱 전압의 범위를 결정할 수도 있다. 이 같은 읽기 방법을 fractional read라 하기도 한다. 메모리 장치(100)는 3개의 읽기 레벨들(311, 321, 331) 뿐만 아니라 도시되지 않은 복수의 읽기 레벨들을 더 이용하여 복수의 메모리 셀들 각각에 저장된 데이터를 확률(probability)로 나타낼 수 있다. 이 때의 판정 방법을 연판정(soft decision)이라 하기도 한다.
메모리 셀이 소거된 횟수가 증가함에 따라 메모리 셀의 손상(damage)이 증가하고, 따라서 메모리 셀의 FG에 축적된 반송자(carrier)의 양이 변화할 수 있음은 앞에서 설명한 바와 같다. 이 때의 반송자의 양의 변화는 원치 않는 변화이고, 원치 않는 변화로 인해 메모리 셀에 데이터가 프로그램된 후 메모리 셀의 문턱 전압이 변화할 수 있다.
메모리 셀에 데이터가 프로그램된 후 메모리 셀의 문턱 전압이 변화하여 예측된 기준 문턱 전압 구간(reference threshold voltage interval)을 벗어나면 데이터 판정 과정에서 오류가 발생할 수 있다.
메모리 장치(100)는 메모리 셀이 소거된 후 메모리 셀이 손상으로부터 회복할 시간을 보장함으로써 메모리 셀의 문턱 전압의 원치 않는 변화를 줄일 수 있다. 메모리 장치(100)는 메모리 셀의 문턱 전압의 변화를 줄임으로써 데이터 판정 과정의 오류를 줄일 수 있다.
메모리 장치(100)는 메모리 셀이 소거된 횟수 뿐만 아니라 메모리 셀이 소거된 후 경과된 시간에 더 기초하여 웨어 레벨링을 수행함으로써 메모리 셀의 endurance를 증가시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 웨어 레벨링 방법을 도시하는 동작 흐름도이다.
도 4를 참조하면 웨어 레벨링 방법은 제1 메모리 셀이 소거된 횟수 및 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 파라미터를 생성한다(S410).
웨어 레벨링 방법은 제2 메모리 셀이 소거된 횟수 및 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 파라미터를 생성한다(S420).
웨어 레벨링 방법은 제1 파라미터 및 제2 파라미터에 기초하여 제1 메모리 셀 및 제2 메모리 셀 중 어느 하나를 선택한다(S430).
웨어 레벨링 방법은 제1 메모리 셀 및 제2 메모리 셀 중 선택된 메모리 셀에 데이터를 프로그램한다(S440).
단계(S410)는 단계(S420)가 수행되는 동안 병렬적으로 수행될 수 있다.
단계(S410)에서, 웨어 레벨링 방법은 제1 메모리 셀이 소거된 횟수가 클수록 제1 파라미터를 크게 조정할 수 있다. 또한, 웨어 레벨링 방법은 단계(S410)에서 제1 메모리 셀이 소거된 후 경과된 시간이 길수록 제1 파라미터를 작게 조정할 수 있다.
단계(S420)에서, 웨어 레벨링 방법은 제2 메모리 셀이 소거된 횟수가 클수록 제2 파라미터를 크게 조정할 수 있다. 또한, 웨어 레벨링 방법은 단계(S420)에서 제2 메모리 셀이 소거된 후 경과된 시간이 길수록 제2 파라미터를 작게 조정할 수 있다.
웨어 레벨링 방법은 단계(S430)에서 제1 파라미터가 제2 파라미터보다 크면 제2 메모리 셀을 선택할 수 있다.
도 5는 본 발명의 일 실시예에 따른 웨어 레벨링 방법을 도시하는 동작 흐름도이다.
도 5를 참조하면 웨어 레벨링 방법은 메모리 셀이 소거된 횟수가 제1 임계 값보다 큰지 여부를 판정한다(S510).
웨어 레벨링 방법은, 메모리 셀이 소거된 횟수가 제1 임계 값보다 크면 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값보다 작은지 여부를 판정한다(S520).
웨어 레벨링 방법은 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값보다 작으면 현재 메모리 셀을 제외한 나머지 메모리 셀 중에서 하나를 선택한다(S540).
웨어 레벨링 방법은 단계(S540)에서 선택된 새로운 메모리 셀에 대하여 단계(S510)를 수행한다.
웨어 레벨링 방법은 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값 이상이면 메모리 셀에 데이터를 프로그램한다(S530).
또는, 웨어 레벨링 방법은 메모리 셀이 소거된 횟수가 제1 임계 값 이하이면 메모리 셀에 데이터를 프로그램한다(S530).
본 발명의 실시예들에 따른 웨어 레벨링 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명의 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
본 발명의 실시예들은 메모리 셀의 문턱 전압을 변화시켜 데이터를 저장하는 메모리 장치에 적용될 수 있다. 이러한 종류의 메모리 장치의 예로는 플래시 메모리(flash memory), EEPROM(Electrically Erasable Programmable Read Only Memory), PRAM(Phase Shift Random Access Memory), MRAM(Magnetic Random Access Memory) 등이 포함될 수 있다.
본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 구현될 수 있다.
플래시 메모리 장치와 메모리 컨트롤러는 메모리 카드를 구성할 수 있다. 이러한 경우, 메모리 컨트롤러는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 수 있다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이 터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용될 수 있다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
본 발명의 실시예들에 따른 컴퓨팅 시스템은 버스에 전기적으로 연결된 마이크로프로세서, 사용자 인터페이스, 베이스밴드 칩셋(baseband chipset)과 같은 모뎀, 메모리 컨트롤러, 그리고 플래시 메모리 장치를 포함한다. 플래시 메모리 장치에는 마이크로프로세서에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러를 통해 저장될 것이다. 본 발명의 실시예들에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리가 추가적으로 제공될 것이다.
본 발명의 실시예들에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 컨트롤러와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해 져야 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)를 도시하는 도면이다.
도 2는 도 1의 메모리 장치(100)의 프로그램 과정에 의하여 형성되는 산포(distribution)의 일 예를 도시하는 도면이다.
도 3은 도 1의 메모리 장치(100)의 데이터 판정(decision) 과정의 일 예를 도시하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 웨어 레벨링 방법을 도시하는 동작 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 웨어 레벨링 방법을 도시하는 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 메모리 장치
110: 메모리 셀 어레이
120: 제어부
130: 프로그래밍부
문턱 전압: threshold voltage

Claims (14)

  1. 제1 메모리 셀 및 제2 메모리 셀을 포함하는 메모리 셀 어레이;
    상기 제1 메모리 셀이 소거된 횟수, 상기 제1 메모리 셀이 소거된 후 경과된 시간, 상기 제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택하는 제어부; 및
    상기 선택된 메모리 셀에 데이터를 프로그램하는 프로그래밍부
    를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 횟수 및 상기 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 파라미터를 생성하고, 상기 제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 파라미터를 생성하는 메모리 장치.
  3. 제2항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 횟수가 클수록 상기 제1 파라미터를 크게 조정 하고, 상기 제1 메모리 셀이 소거된 후 경과된 시간이 길수록 상기 제1 파라미터를 작게 조정하고, 상기 제2 메모리 셀이 소거된 횟수가 클수록 상기 제2 파라미터를 크게 조정하고, 상기 제2 메모리 셀이 소거된 후 경과된 시간이 길수록 상기 제2 파라미터를 작게 조정하는 메모리 장치.
  4. 제2항에 있어서,
    상기 제어부는
    상기 제1 파라미터가 상기 제2 파라미터보다 크면 상기 제2 메모리 셀을 선택하는 메모리 장치.
  5. 제1항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 횟수가 제1 임계 값 이상인 경우, 상기 제1 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값 이상일 때까지 상기 제1 메모리 셀을 선택하지 않는 메모리 장치.
  6. 제1항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 횟수가 상기 제2 메모리 셀이 소거된 횟수와 같으면 상기 제1 메모리 셀이 소거된 후 경과된 시간 및 상기 제2 메모리 셀이 소 거된 후 경과된 시간을 비교하는 메모리 장치.
  7. 제6항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 후 경과된 시간이 상기 제2 메모리 셀이 소거된 후 경과된 시간보다 길면 상기 제1 메모리 셀을 선택하는 메모리 장치.
  8. 제1항에 있어서,
    상기 제어부는
    상기 제1 메모리 셀이 소거된 후 경과된 시간 및 상기 제2 메모리 셀이 소거된 후 경과된 시간을 메타 데이터로서 저장하는 메모리 장치.
  9. 제1항에 있어서,
    상기 제어부는
    모니터링 셀의 문턱 전압 변화를 모니터하고, 상기 모니터된 결과에 기초하여 상기 제1 메모리 셀이 소거된 후 경과된 시간 및 상기 제2 메모리 셀이 소거된 후 경과된 시간을 추정하는 메모리 장치.
  10. 제1 메모리 셀이 소거된 횟수 및 상기 제1 메모리 셀이 소거된 후 경과된 시간에 기초하여 제1 파라미터를 생성하는 단계;
    제2 메모리 셀이 소거된 횟수 및 상기 제2 메모리 셀이 소거된 후 경과된 시간에 기초하여 제2 파라미터를 생성하는 단계;
    상기 제1 파라미터 및 상기 제2 파라미터에 기초하여 상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택하는 단계; 및
    상기 선택된 메모리 셀에 데이터를 프로그램하는 단계
    를 포함하는 웨어 레벨링 방법.
  11. 제10항에 있어서,
    상기 제1 파라미터를 생성하는 단계는
    상기 제1 메모리 셀이 소거된 횟수가 클수록 상기 제1 파라미터를 크게 조정하는 단계; 및
    상기 제1 메모리 셀이 소거된 후 경과된 시간이 길수록 상기 제1 파라미터를 작게 조정하는 단계
    를 포함하는 웨어 레벨링 방법.
  12. 제10항에 있어서,
    상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택하는 단계는
    상기 제1 파라미터가 상기 제2 파라미터보다 크면 상기 제2 메모리 셀을 선택하는 웨어 레벨링 방법.
  13. 제10항에 있어서,
    상기 제1 메모리 셀 및 상기 제2 메모리 셀 중 어느 하나를 선택하는 단계는
    상기 제1 메모리 셀이 소거된 횟수가 제1 임계 값 이상인 경우, 상기 제1 메모리 셀이 소거된 후 경과된 시간이 제2 임계 값 이상일 때까지 상기 제1 메모리 셀을 선택하지 않는 웨어 레벨링 방법.
  14. 제10항 내지 제13항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020080075020A 2008-07-31 2008-07-31 메모리 장치 및 웨어 레벨링 방법 KR20100013485A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080075020A KR20100013485A (ko) 2008-07-31 2008-07-31 메모리 장치 및 웨어 레벨링 방법
US12/379,273 US8473668B2 (en) 2008-07-31 2009-02-18 Memory device and wear leveling method
JP2009158924A JP2010040165A (ja) 2008-07-31 2009-07-03 メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075020A KR20100013485A (ko) 2008-07-31 2008-07-31 메모리 장치 및 웨어 레벨링 방법

Publications (1)

Publication Number Publication Date
KR20100013485A true KR20100013485A (ko) 2010-02-10

Family

ID=41608209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075020A KR20100013485A (ko) 2008-07-31 2008-07-31 메모리 장치 및 웨어 레벨링 방법

Country Status (3)

Country Link
US (1) US8473668B2 (ko)
JP (1) JP2010040165A (ko)
KR (1) KR20100013485A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368834B1 (ko) * 2012-03-08 2014-03-04 한양대학교 산학협력단 내구도를 복수의 단계로 구분하는 플래시 메모리 제어장치
WO2014081469A1 (en) * 2012-11-21 2014-05-30 Intel Corporation Flexible wear management for non-volatile memory
US8934304B2 (en) 2011-05-16 2015-01-13 Samsung Electronics Co., Ltd. Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
US9223656B2 (en) 2012-08-07 2015-12-29 Samsung Electronics Co., Ltd. Operating method for memory system including nonvolatile RAM and NAND flash memory
KR20160072884A (ko) * 2014-12-15 2016-06-24 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160072882A (ko) * 2014-12-15 2016-06-24 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160077343A (ko) * 2014-12-22 2016-07-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170027927A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법
US9612773B2 (en) 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
KR20170136257A (ko) * 2016-06-01 2017-12-11 삼성전자주식회사 빠른 재사용 메모리 블록 검출 방법 및 이를 이용한 메모리 블록 관리 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130553B2 (en) * 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
CN102222044B (zh) * 2010-04-16 2015-09-02 慧荣科技股份有限公司 存储器的数据写入方法及数据储存装置
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
US8874994B2 (en) 2011-07-22 2014-10-28 Sandisk Technologies Inc. Systems and methods of storing data
US9064071B2 (en) * 2011-11-29 2015-06-23 International Business Machines Corporation Usage-based temporal degradation estimation for memory elements
CN103959258B (zh) * 2011-12-05 2017-03-29 英特尔公司 背景重排序——具有有限开销的预防性的磨损控制机制
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
KR102456104B1 (ko) 2015-08-24 2022-10-19 삼성전자주식회사 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법
KR102393323B1 (ko) 2015-08-24 2022-05-03 삼성전자주식회사 재사용 주기를 이용하여 사용자 데이터를 쓰기 위한 워드라인을 결정하는 저장 장치의 동작 방법
US10496289B2 (en) * 2016-06-16 2019-12-03 Nuvoton Technology Corporation System and methods for increasing useful lifetime of a flash memory device
KR20210039872A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 프리 블록의 할당을 관리하는 호스트 시스템, 이를 포함하는 데이터 처리 시스템 및 호스트 시스템의 동작방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469899A (ja) * 1990-07-09 1992-03-05 Seiko Instr Inc 半導体不揮発性メモリ
JPH0528788A (ja) * 1991-03-28 1993-02-05 Nec Corp 不揮発性メモリ装置
JP4396765B2 (ja) * 1991-11-28 2010-01-13 株式会社日立製作所 フラッシュメモリを備えた情報機器
JP3578478B2 (ja) * 1993-12-14 2004-10-20 富士通株式会社 不揮発性半導体記憶装置
JPH08147988A (ja) * 1994-11-17 1996-06-07 Sony Corp 半導体不揮発性記憶装置
JP3562043B2 (ja) * 1995-07-19 2004-09-08 ソニー株式会社 不揮発性記憶装置
GB2317722B (en) * 1996-09-30 2001-07-18 Nokia Mobile Phones Ltd Memory device
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
KR100251226B1 (ko) * 1997-12-06 2000-05-01 윤종용 불휘발성 반도체 메모리를 소거하는 회로 및 방법
JP2002278850A (ja) * 2001-03-14 2002-09-27 Nec Corp 半導体装置
JP3812933B2 (ja) * 2001-04-19 2006-08-23 シャープ株式会社 ファイルシステムおよびその制御方法
US6614694B1 (en) * 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
US6985992B1 (en) 2002-10-28 2006-01-10 Sandisk Corporation Wear-leveling in non-volatile storage systems
US6973531B1 (en) 2002-10-28 2005-12-06 Sandisk Corporation Tracking the most frequently erased blocks in non-volatile memory systems
ATE372578T1 (de) 2002-10-28 2007-09-15 Sandisk Corp Automatischer abnutzungsausgleich in einem nicht- flüchtigen speichersystem
JP2004310930A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004310650A (ja) 2003-04-10 2004-11-04 Renesas Technology Corp メモリ装置
JP4175991B2 (ja) * 2003-10-15 2008-11-05 株式会社東芝 不揮発性半導体記憶装置
JP4041052B2 (ja) * 2003-10-16 2008-01-30 京セラミタ株式会社 画像形成装置
JP2006196650A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法
JP4634229B2 (ja) * 2005-06-03 2011-02-16 シャープ株式会社 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器
KR100848315B1 (ko) 2005-12-08 2008-07-24 한국전자통신연구원 이중 저널링을 이용한 데이터 저장 공간 확보 방법
KR101061932B1 (ko) * 2006-09-06 2011-09-02 후지쯔 가부시끼가이샤 비휘발성 메모리
US9153337B2 (en) * 2006-12-11 2015-10-06 Marvell World Trade Ltd. Fatigue management system and method for hybrid nonvolatile solid state memory system
JP5367977B2 (ja) * 2007-12-12 2013-12-11 セイコーインスツル株式会社 不揮発性半導体記憶装置およびその書き込み方法と読み出し方法
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934304B2 (en) 2011-05-16 2015-01-13 Samsung Electronics Co., Ltd. Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
KR101368834B1 (ko) * 2012-03-08 2014-03-04 한양대학교 산학협력단 내구도를 복수의 단계로 구분하는 플래시 메모리 제어장치
US9223656B2 (en) 2012-08-07 2015-12-29 Samsung Electronics Co., Ltd. Operating method for memory system including nonvolatile RAM and NAND flash memory
WO2014081469A1 (en) * 2012-11-21 2014-05-30 Intel Corporation Flexible wear management for non-volatile memory
US9501405B2 (en) 2012-11-21 2016-11-22 Intel Corporation Flexible wear management for non-volatile memory
US9612773B2 (en) 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
KR20160072884A (ko) * 2014-12-15 2016-06-24 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160072882A (ko) * 2014-12-15 2016-06-24 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11567864B2 (en) 2014-12-15 2023-01-31 Samsung Electronics Co., Ltd. Operating method of storage device
KR20160077343A (ko) * 2014-12-22 2016-07-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170027927A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법
KR20170136257A (ko) * 2016-06-01 2017-12-11 삼성전자주식회사 빠른 재사용 메모리 블록 검출 방법 및 이를 이용한 메모리 블록 관리 방법

Also Published As

Publication number Publication date
US20100027335A1 (en) 2010-02-04
US8473668B2 (en) 2013-06-25
JP2010040165A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
KR20100013485A (ko) 메모리 장치 및 웨어 레벨링 방법
KR101528167B1 (ko) 메모리 장치 및 메모리 데이터 판정 방법
KR101412690B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101516577B1 (ko) 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101378602B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101506655B1 (ko) 메모리 장치 및 메모리 데이터 오류 관리 방법
KR101414494B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR101437102B1 (ko) 메모리 장치 및 멀티 비트 셀 특성 추정 방법
KR101423052B1 (ko) 메모리 장치 및 읽기 레벨 제어 방법
US9564237B2 (en) Nonvolatile memory device and read method thereof
JP5090538B2 (ja) メモリ装置およびメモリデータ読み出し方法
KR101368694B1 (ko) 메모리 프로그래밍 장치 및 방법
KR20100054566A (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
US7468924B2 (en) Non-volatile memory device capable of reducing threshold voltage distribution
KR101466697B1 (ko) 메모리 장치 및 메모리 데이터 프로그래밍 방법
KR20100013847A (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR20090131105A (ko) 멀티-비트 플래시 메모리 장치 및 그것의 플래그 셀 분석방법
KR101437103B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR101379820B1 (ko) 멀티-비트 프로그래밍 장치와 메모리 데이터 검출 장치
KR101400691B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101492857B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application