JPH0469899A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPH0469899A JPH0469899A JP2181349A JP18134990A JPH0469899A JP H0469899 A JPH0469899 A JP H0469899A JP 2181349 A JP2181349 A JP 2181349A JP 18134990 A JP18134990 A JP 18134990A JP H0469899 A JPH0469899 A JP H0469899A
- Authority
- JP
- Japan
- Prior art keywords
- write
- memory
- circuit
- array
- store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000003491 array Methods 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
この発明はコンビ二一夕などの電子機器に用いられる半
導体不揮発性メモリに関する。
導体不揮発性メモリに関する。
この発明は複数のメモリアレイを有し、まずは１つのメ
モリアレイのみ動作させ、書込みによる特性変化により
書込み限界まで動作させた後、次のメモリアレイに順次
切換えていくことにより、書換え特性を向上させた半導
体不揮発性メモリである。
モリアレイのみ動作させ、書込みによる特性変化により
書込み限界まで動作させた後、次のメモリアレイに順次
切換えていくことにより、書換え特性を向上させた半導
体不揮発性メモリである。
半導体不揮発性メモリ、特にＭＯ３型メモリはチャネル
ホットエレクトロンやトンネリング電流などを利用して
浮遊ゲート電極の電位を変えることにより記憶保持を行
っている。第２図は一般的な半導体不揮発性メモリの書
換え特性である。異なる信号“１”および１０”に対応
したメモリの浮遊ゲート電極の電位ＶＴＦＧの差は通常
不揮発性メモリの書込みｗｉｎｄｏｗと呼ばれている。
ホットエレクトロンやトンネリング電流などを利用して
浮遊ゲート電極の電位を変えることにより記憶保持を行
っている。第２図は一般的な半導体不揮発性メモリの書
換え特性である。異なる信号“１”および１０”に対応
したメモリの浮遊ゲート電極の電位ＶＴＦＧの差は通常
不揮発性メモリの書込みｗｉｎｄｏｗと呼ばれている。
このｗｉｎｄｏｗ幅は、薄い絶縁膜中を電子が移動す
る際に作られるキャリアトラップにより、書換えのたび
に狭くなり、不揮発性メモリの最大書換え回数を決定し
ている。通常ＭＯ３型不揮発性メモリの最大書換え回数
は １０’−１０’回であるが、メモリのユーザからは
書換え回数の増大が要求されてい第２図に従来の半導体
不揮発性メモリのプロ。
る際に作られるキャリアトラップにより、書換えのたび
に狭くなり、不揮発性メモリの最大書換え回数を決定し
ている。通常ＭＯ３型不揮発性メモリの最大書換え回数
は １０’−１０’回であるが、メモリのユーザからは
書換え回数の増大が要求されてい第２図に従来の半導体
不揮発性メモリのプロ。
り構成図を示す。不揮発性メモリアレイＩＩにロウデコ
ーダ２およびセンスアンプを含むＩ１０回路４、カラム
デコーダ３が接続されている。さらに１７０回８４には
プログラムパルス発生回路５が接続されている。八〇〜
Ａ、、はアドレス入力端子、ｌ１０１〜ｌ１０７はデー
タ入出力端子、Ｒはデータ読出し端子、ＰＲＯＧは書込
み時のプログラム制御端子である。
ーダ２およびセンスアンプを含むＩ１０回路４、カラム
デコーダ３が接続されている。さらに１７０回８４には
プログラムパルス発生回路５が接続されている。八〇〜
Ａ、、はアドレス入力端子、ｌ１０１〜ｌ１０７はデー
タ入出力端子、Ｒはデータ読出し端子、ＰＲＯＧは書込
み時のプログラム制御端子である。
従来は不揮発性メモリアレイの内部状態にかかわらず、
統計的に求められた最大書換え回数になると使用不可と
していた。さらに、メモリアレイと同等の書込み特性を
モニタ素子の書込み特性を使って最大書換え回数を増や
そうとしたものである。
統計的に求められた最大書換え回数になると使用不可と
していた。さらに、メモリアレイと同等の書込み特性を
モニタ素子の書込み特性を使って最大書換え回数を増や
そうとしたものである。
最大書換え回数を大幅に増大させようとする場合、従来
は不揮発性メモリデバイスの構造やプロセスの改良を行
うしか方法はなかった。
は不揮発性メモリデバイスの構造やプロセスの改良を行
うしか方法はなかった。
Ｃ課題を解決するための手段〕
本発明は不揮発性メモリアレイを複数個（ｎ）用意し、
１つのメモリアレイのみを選択的に動作させる制御回路
を通して、書込み／続出し動作を行う。不揮発性のカウ
ンタ回路により、最大書換え回数に達した場合、あるい
は書込みレベルモニタにより書込み限界に近づいた場合
に制御回路により次のメモリアレイに順次切換えて不揮
発性メモリ動作を連続させるものである。
１つのメモリアレイのみを選択的に動作させる制御回路
を通して、書込み／続出し動作を行う。不揮発性のカウ
ンタ回路により、最大書換え回数に達した場合、あるい
は書込みレベルモニタにより書込み限界に近づいた場合
に制御回路により次のメモリアレイに順次切換えて不揮
発性メモリ動作を連続させるものである。
不揮発性メモリデバイスの構造やプロセスの改良なしに
、最大書換え回数をアレイ数倍に増加させることができ
る。
、最大書換え回数をアレイ数倍に増加させることができ
る。
第１図に本発明の実施例である半導体不揮発性メモリの
ブロック構成図を示す。Ａ０〜Ａ、はアドレス入力端子
、Ｉｌｏ、〜Ｉ １０．はデータ入出力端子、Ｒはデー
タリード端子、ＳＴＯはデータ書込み（ストア）端子で
ある。本実施例では全く同じサイズ、全く同じ特性の不
揮発性メモリアレイ１１〜１４が設けられている。この
メモリアレイ１１〜１４にロウデコーダ２とカラムデコ
ーダ３およびセンスアンプ等を含むＩ１０回路４が接続
され、周辺回路１を構成している。不揮発性メモリの書
込みは、ＳＴＯ信号によりストアパルス発生回路２２で
ストアパルスを発生し、コントロール回路２１とメモリ
アレイ切換え回路２１を通してメモリアレイ１１〜１４
のいずれか１つにストアパルスを供給する。
ブロック構成図を示す。Ａ０〜Ａ、はアドレス入力端子
、Ｉｌｏ、〜Ｉ １０．はデータ入出力端子、Ｒはデー
タリード端子、ＳＴＯはデータ書込み（ストア）端子で
ある。本実施例では全く同じサイズ、全く同じ特性の不
揮発性メモリアレイ１１〜１４が設けられている。この
メモリアレイ１１〜１４にロウデコーダ２とカラムデコ
ーダ３およびセンスアンプ等を含むＩ１０回路４が接続
され、周辺回路１を構成している。不揮発性メモリの書
込みは、ＳＴＯ信号によりストアパルス発生回路２２で
ストアパルスを発生し、コントロール回路２１とメモリ
アレイ切換え回路２１を通してメモリアレイ１１〜１４
のいずれか１つにストアパルスを供給する。
詳細な動作説明を以下に述べる。まず電源が投入される
とメモリアレイ１１とモニタ素子３１が動作するように
ストアコントロール回路を設定しておく。ここでモニタ
素子３１〜３４はメモリアレイ１１〜１４と全く同じ構
造のものを用いている。
とメモリアレイ１１とモニタ素子３１が動作するように
ストアコントロール回路を設定しておく。ここでモニタ
素子３１〜３４はメモリアレイ１１〜１４と全く同じ構
造のものを用いている。
ストア信号ＳＴＯが入ると、１０〜２０Ｖのストアパル
スが発生し、メモリアレイ切換え回路２６を通してメモ
リアレイ１１のみ書換え動作が行われる。
スが発生し、メモリアレイ切換え回路２６を通してメモ
リアレイ１１のみ書換え動作が行われる。
またモニタ素子３１にも同様のストアパルスが供給され
るが、書換え時のデータ信号は“１°／“０″発生回路
２３により“１”と′０′が交互に与えられる。これは
“１”／“０”信号での書換えが、書換え特性変化に対
して一番厳しいため、この状態でモニタ素子を監視して
おけば、メモリアレイ１１が書込み不可となる危険性が
一番受ないためである。
るが、書換え時のデータ信号は“１°／“０″発生回路
２３により“１”と′０′が交互に与えられる。これは
“１”／“０”信号での書換えが、書換え特性変化に対
して一番厳しいため、この状態でモニタ素子を監視して
おけば、メモリアレイ１１が書込み不可となる危険性が
一番受ないためである。
モニタ素子３１の占込みレベルはその都度、書込みレベ
ル検出回路２５でチエツクされ書込み限界まで書込みが
行われる。書込みレベル検出回路２５にて限界値を検出
した場合には、速やかにメモリアレイ１２およびモニタ
素子３２に切換えるようにストアコントロール回路が動
作する。また電源投入時にメモリアレイ１２とモニタ素
子３２に切り換わるようにしておく。
ル検出回路２５でチエツクされ書込み限界まで書込みが
行われる。書込みレベル検出回路２５にて限界値を検出
した場合には、速やかにメモリアレイ１２およびモニタ
素子３２に切換えるようにストアコントロール回路が動
作する。また電源投入時にメモリアレイ１２とモニタ素
子３２に切り換わるようにしておく。
このようにして、１つのメモリアレイが書込み限界にき
たら他のメモリアレイに順次切り換わるようにする。
たら他のメモリアレイに順次切り換わるようにする。
第４図は本発明の他の実施例で、第１図にて、切換え条
件をモニタ素子の書込みレベルで判断していたのに対し
、各メモリアレイの推定あるいは標準書込み回数により
、メモリアレイ１１〜１４の切換えを行うものである。
件をモニタ素子の書込みレベルで判断していたのに対し
、各メモリアレイの推定あるいは標準書込み回数により
、メモリアレイ１１〜１４の切換えを行うものである。
この場合、ストア信号を数えるカウンタ２７は不揮発性
動作可能でなければならないので実際の使用は難しい。
動作可能でなければならないので実際の使用は難しい。
以上述べたように本発明により、デバイス／プロセスの
改良なしに確実に従来の数倍の書換え特性が得られる。
改良なしに確実に従来の数倍の書換え特性が得られる。
第１図のブロック図から分かるように、本発明はメモリ
セルを複数個用いるので、千ノブ面積は増大する。しか
し、小容量でも高書換え回数を必要としている不揮発性
メモリの構成には最適である。
セルを複数個用いるので、千ノブ面積は増大する。しか
し、小容量でも高書換え回数を必要としている不揮発性
メモリの構成には最適である。
第１図は本発明の実施例である不（１発性メモリのブロ
ック図、第２図は従来の不揮発性メモリのブロック図、
第３図は不揮発性メモリの書換え特性図、第４図は本発
明の他の実施例である不揮発性メモリのブロック図であ
る。 １１〜１，４・ ２０・ ・ ・ ２１・ ・ ２２・ ２３・ ・ ・ ２４・ ・ ・ ・ ２５・ ・ ・ ２Ｇ・ ・ ・ ・ ２７・ ・ ・ ・ ３１〜３４・ ・ ・メモ１ノアレイ ・制御回路 ・ス］・アコントロール回路 ・ストアパルス発生回路 “１゛／“０“信号発生回路 モニタ素子切換え回路 ・書込みレベル検出回路 ・メモリアレイ切換え回路 ・不揮発性カウンタ モニタ素子
ック図、第２図は従来の不揮発性メモリのブロック図、
第３図は不揮発性メモリの書換え特性図、第４図は本発
明の他の実施例である不揮発性メモリのブロック図であ
る。 １１〜１，４・ ２０・ ・ ・ ２１・ ・ ２２・ ２３・ ・ ・ ２４・ ・ ・ ・ ２５・ ・ ・ ２Ｇ・ ・ ・ ・ ２７・ ・ ・ ・ ３１〜３４・ ・ ・メモ１ノアレイ ・制御回路 ・ス］・アコントロール回路 ・ストアパルス発生回路 “１゛／“０“信号発生回路 モニタ素子切換え回路 ・書込みレベル検出回路 ・メモリアレイ切換え回路 ・不揮発性カウンタ モニタ素子
Claims (1)
- “１”、“０”の２値信号に対応する２つの安定な状態
により不揮発性の記憶保持を司どる記憶素子からなる複
数のメモリアレイと、前記メモリアレイの１つにアドレ
ス選択や読出し等を行う周辺回路と、前記メモリアレイ
の１つを書込限界まで動作させた後に他のメモリアレイ
へ切換え、さらに書込み限界まで動作させる作業を繰り
返す制御回路からなる半導体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181349A JPH0469899A (ja) | 1990-07-09 | 1990-07-09 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181349A JPH0469899A (ja) | 1990-07-09 | 1990-07-09 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469899A true JPH0469899A (ja) | 1992-03-05 |
Family
ID=16099157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181349A Pending JPH0469899A (ja) | 1990-07-09 | 1990-07-09 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040165A (ja) * | 2008-07-31 | 2010-02-18 | Samsung Electronics Co Ltd | メモリ装置 |
-
1990
- 1990-07-09 JP JP2181349A patent/JPH0469899A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040165A (ja) * | 2008-07-31 | 2010-02-18 | Samsung Electronics Co Ltd | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039458B2 (ja) | 不揮発性半導体メモリ | |
| US6125055A (en) | Sector write protect CAMS for a simultaneous operation flash memory | |
| US6628563B1 (en) | Flash memory array for multiple simultaneous operations | |
| JPS6032918B2 (ja) | 不揮発性半導体メモリ・システム | |
| JPH0845290A (ja) | メモリ集積回路およびそのメモリセルのプログラム方法 | |
| US5210716A (en) | Semiconductor nonvolatile memory | |
| JPH06325580A (ja) | Ｎａｎｄ形セル構造を有する不揮発性半導体メモリ | |
| US6249457B1 (en) | Nonvolatile memory device and inspection method therefor | |
| KR100308745B1 (ko) | 방해가감소된플래쉬메모리시스템및방법 | |
| JPH06150672A (ja) | 不揮発性半導体記憶装置 | |
| JP2004509426A (ja) | ブロック・レベルの書き込み時読み取り方法および方法 | |
| JPS63271798A (ja) | 消去可能なプログラマブル論理装置 | |
| JPH0469899A (ja) | 半導体不揮発性メモリ | |
| JPH0314272A (ja) | 不揮発性半導体記憶装置 | |
| US6934195B2 (en) | Method and system for efficiently reading and programming of dual cell memory elements | |
| JPS61165894A (ja) | 半導体記憶装置 | |
| JPS5931156B2 (ja) | 電子装置 | |
| JPH0479098A (ja) | 半導体記憶装置 | |
| JP2003331585A (ja) | 不揮発性半導体記憶装置 | |
| JP2618065B2 (ja) | 半導体回路装置 | |
| CA1104721A (en) | Monostable memory cell and random access memory utilizing the same | |
| JP3476479B2 (ja) | 半導体記憶装置 | |
| JP3580408B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH03248399A (ja) | 不揮発性半導体記憶装置 | |
| JP3197858B2 (ja) | 半導体メモリ装置 |