KR20100013847A - 메모리 장치 및 메모리 프로그래밍 방법 - Google Patents

메모리 장치 및 메모리 프로그래밍 방법 Download PDF

Info

Publication number
KR20100013847A
KR20100013847A KR1020080075559A KR20080075559A KR20100013847A KR 20100013847 A KR20100013847 A KR 20100013847A KR 1020080075559 A KR1020080075559 A KR 1020080075559A KR 20080075559 A KR20080075559 A KR 20080075559A KR 20100013847 A KR20100013847 A KR 20100013847A
Authority
KR
South Korea
Prior art keywords
data page
level
program
program level
memory
Prior art date
Application number
KR1020080075559A
Other languages
English (en)
Inventor
설광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080075559A priority Critical patent/KR20100013847A/ko
Priority to US12/382,035 priority patent/US20100027351A1/en
Priority to JP2009066374A priority patent/JP2010040162A/ja
Priority to CN200910137878A priority patent/CN101640071A/zh
Publication of KR20100013847A publication Critical patent/KR20100013847A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 장치 및 메모리 프로그래밍 방법이 제공된다. 본 발명의 실시예에 따른 메모리 장치는 복수의 멀티 레벨 셀을 포함하는 멀티 레벨 셀 어레이, 상기 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하고, 상기 제1 데이터 페이지가 프로그램된 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 프로그래밍부, 및 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지에 대한 프로그램 레벨을 안정화하는 프로그램 레벨 안정화부를 포함할 수 있다.
멀티 레벨 셀, 프로그램 레벨, 안정화, 데이터 페이지, 재결합

Description

메모리 장치 및 메모리 프로그래밍 방법{MEMORY DEVICE AND MEMORY PROGRAMMING METHOD}
본 발명의 실시예들은 멀티 레벨 셀(Multi-level Cell, MLC) 또는 멀티 레벨 셀(Multi-Bit Cell, MBC) 메모리 장치에 데이터를 프로그램하는 장치 및 그 방법에 관한 것이다.
싱글 레벨 셀(SLC: single-level cell) 메모리는 하나의 메모리 셀에 1비트의 데이터를 저장하는 메모리이다. 싱글 레벨 셀 메모리는 싱글 비트 셀(SBC: single-bit cell) 메모리로도 불린다. 싱글 레벨 셀 메모리의 메모리 셀(싱글 레벨 셀)에 데이터를 저장하는 과정은 프로그램 과정이라고도 불리며, 메모리 셀의 문턱 전압(threshold voltage)을 변화시킬 수 있다. 예를 들어, 싱글 레벨 셀에 논리 "1"의 데이터가 저장된 경우에는 싱글 레벨 셀은 1.0 Volt의 문턱 전압을 가질 수 있으며, 논리 "0"의 데이터가 저장된 경우에는 싱글 레벨 셀은 3.0 Volt의 문턱 전압을 가질 수 있다.
싱글 레벨 셀들 간의 미세한 전기적 특성의 차이로 인해 동일한 데이터가 프로그램된 싱글 레벨 셀들 각각에 형성된 문턱 전압은 일정한 범위의 산 포(distribution)를 가지게 된다. 예를 들어, 메모리 셀로부터 판독된 전압이 0.5-1.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "1"이고, 메모리 셀로부터 판독된 전압이 2.5-3.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "0"으로 판정될 수 있다. 메모리 셀에 저장된 데이터는 판독 동작 시 메모리 셀의 전류/전압의 차이에 의하여 구분된다.
한편, 메모리의 고집적화 요구에 응답하여 하나의 메모리 셀에 2비트 이상의 데이터를 프로그램할 수 있는 멀티 레벨 셀(MLC: multi-level cell) 메모리가 제안되었다. 멀티 레벨 셀 메모리는 멀티 비트 셀(MBC: multi-bit cell) 메모리로도 불린다. 그러나, 하나의 메모리 셀에 프로그램되는 비트의 수가 증가할수록 신뢰성은 떨어지고, 판독 실패율(read failure rate)은 증가하게 된다. 하나의 메모리 셀에 m개의 비트를 프로그램하려면, 2m개의 문턱 전압 중 어느 하나가 상기 메모리 셀에 형성되어야 한다. 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램된 메모리 셀들의 문턱 전압들은 일정한 범위의 산포(distribution)를 형성할 수 있다. 이 때, m개의 비트에 의해 생성될 수 있는 2m 개의 데이터 값 각각에 하나씩의 문턱 전압 산포가 대응할 수 있다.
그러나, 메모리의 전압 윈도우(voltage window)는 제한되어 있기 때문에, m이 증가함에 따라 인접한 비트들 간의 문턱 전압(threshold)의 2m개의 산포들 간의 거리는 줄어들고, 산포들 간의 거리가 더욱 줄어들면 산포들끼리 겹칠 수 있다. 산포들끼리 겹치면 판독 실패율이 증가할 수 있다.
뿐만 아니라, 메모리 셀에 저장된 데이터를 장기간 유지하는 경우, 메모리 장치의 신뢰성(reliability)에 영향을 주는 인자들로 인하여, 산포들의 분포 영역이 중첩하게 되어 셀에 저장된 정보의 상태(state)를 정확하게 판독할 수 없는 오류가 발생할 수도 있다.
본 발명의 실시예에 따른 메모리 장치는 복수의 멀티 레벨 셀을 포함하는 멀티 레벨 셀 어레이, 상기 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하고, 상기 제1 데이터 페이지가 프로그램된 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 프로그래밍부, 및 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지에 대한 프로그램 레벨을 안정화하는 프로그램 레벨 안정화부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 프로그래밍 방법은 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하는 단계, 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨을 안정화하는 단계, 및 상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 프로그래밍 방법은 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하는 단계, 상기 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 단계, 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 및 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화하는 단계, 및 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지 및 상기 안정화된 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 재프로그램하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면 메모리 셀의 구조의 특징으로 인한 데이터를 장기간 유지할 경우 발생할 수 있는 문턱 전압 변화를 억제하여 메모리 장치의 신뢰성(reliability)을 높일 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 메모리 장치 및 메모리 데이터 프로그래밍 방법을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)의 구성요소를 설명하기 위한 것이다.
도 1을 참조하면, 메모리 장치(100)는 멀티 레벨 셀 어레이(110), 프로그래밍부(120), 및 프로그램 레벨 안정화부(130)를 포함한다.
멀티 레벨 셀 어레이(110)는 복수의 멀티 레벨 셀들을 포함한다. 플래시 메모리(flash memory) 또는 EEPROM(Electrically Erasable and Programmable Read Only Memory) 등의 비휘발성 메모리(non-volatile memory)의 멀티 레벨 셀에 데이 터를 저장하는 과정은 프로그램 과정이라고도 불리며, 멀티 레벨 셀의 문턱 전압을 변경하는 과정일 수 있다.
비휘발성 메모리의 멀티 레벨 셀에 데이터를 프로그램하는 과정은 F-N 터널링 (Fowler-Nordheim tunneling, F-N tunneling) 또는 핫 캐리어 이펙트(hot carrier effect) 등의 메커니즘을 이용하여 수행될 수 있다. F-N 터널링은 멀티 레벨 셀의 문턱 전압을 변화시킬 수 있다. 싱글 비트 셀은 낮은 문턱 전압 레벨 또는 높은 문턱 전압 레벨을 가질 수 있고, 상기 2개의 문턱 전압 레벨들을 이용하여 "0" 또는 "1"의 데이터를 표현할 수 있다.
또한, 전하 트랩형 플래시(CTF, Charge Trap Flash) 메모리인 경우, 멀티 레벨 셀 어레이(110)는 전하를 트랩할 수 있는 전하 트랩 사이트를 포함하는 절연층을 포함할 수 있다,
프로그래밍부(120)는 멀티 레벨 셀들 각각의 문턱 전압을 변경시켜 멀티 레벨 셀들 각각에 데이터를 프로그램할 수 있다. 멀티 레벨 셀이 m비트의 데이터를 저장할 수 있으면 상기 멀티 레벨 셀의 문턱 전압은 2m 개의 전압 레벨들 중 어느 하나일 수 있다.
프로그래밍부(120)가 멀티 레벨 셀에 데이터를 프로그램하는 과정에는 메모리 장치(100)가 멀티 레벨 셀에 저장된 데이터를 읽는 과정에 걸리는 시간보다 매우 긴 시간이 걸릴 수 있다. 프로그래밍부(120)는 전체 프로그래밍 시간을 단축하기 위하여 복수의 멀티 레벨 셀들에 동시에 데이터를 프로그램할 수 있다.
본 명세서에서는 동시에 프로그램되는 멀티 레벨 셀들의 집합을 메모리 페이지라 명명하기로 한다. 메모리 페이지(111)는 프로그래밍부(120)에 의하여 동시에 프로그램되는 멀티 레벨 셀들의 집합일 수 있다. 메모리 페이지(111)의 멀티 레벨 셀들 각각이 m비트 데이터를 저장하면 메모리 페이지(111)는 m개의 데이터 페이지들을 저장할 수 있다.
프로그래밍부(120)는 상기 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하고, 상기 제1 데이터 페이지가 프로그램된 멀티 레벨 셀에 제2 데이터 페이지를 프로그램한다.
실시예에 따라서는 프로그래밍부(120)는 제1 페이지 프로그래밍 동작(first page programming operation)을 수행함으로써 MSB(Most Significant Bit)를 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램할 수 있다. 이 때, 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램되는 MSB의 집합을 제1 데이터 페이지라 할 수 있다.
프로그래밍부(120)는 제2 페이지 프로그래밍 동작을 수행함으로써 제2 비트를 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램할 수 있다. 이 때 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램되는 제2 비트의 집합을 제2 데이터 페이지라 할 수 있다.
프로그래밍부(120)는 제m 페이지 프로그래밍 동작을 수행함으로써 LSB(Least Significant Bit)를 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램할 수 있다. 이 때 메모리 페이지(111)의 멀티 레벨 셀들에 프로그램되는 LSB의 집합을 제m 데이터 페이지라 할 수 있다.
프로그램 레벨 안정화부(130)는 제1 데이터 페이지, 제2 데이터 페이지, 또는 제m 데이터 페이지에 대한 프로그램 레벨을 안정화한다. 상기 프로그램 레벨은 상기 제1 데이터 페이지, 상기 제2 데이터 페이지, 또는 제m 데이터 페이지가 프로그램된 상태를 의미하는 것일 수 있다.
실시예에 따라서는 프로그램 레벨 안정화부(130)는 상기 제1 데이터 페이지, 상기 제2 데이터 페이지, 또는 상기 제m 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨, 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨, 또는 상기 제m 데이터 페이지에 대한 제m 프로그램 레벨을 안정화 시킬 수 있다.
또한, 실시예에 따라서는 프로그램 레벨 안정화부(130)는 복수의 멀티 레벨 셀의 문턱 전압 분포를 안정화시킬 수 있다.
상기 문턱 전압 변화는 상기 복수의 멀티 레벨 셀에 존재하는 전자 및 전공의 재결합(recombination)에 의한 것일 수 있다.
실시예에 따라서는 프로그래밍부(120)는 프로그램 레벨 안정화부(130)를 통한 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지, 상기 안정화된 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지, 또는 상기 안정화된 제m 프로그램 레벨에 대응하는 상기 제m 데이터 페이지를 재프로그램할 수 있다.
또한, 실시예에 따라서는 프로그램 레벨 안정화부(130)는 상기 제1 데이터 페이지, 상기 제2 데이터 페이지, 또는 상기 제m 데이터 페이지에 대응하는 복수의 멀티 레벨 셀에 존재하는 전자 및 전공(hole)을 재결합(recombination) 시킬 수도 있다.
또한, 실시예에 따라서는 프로그램 레벨 안정화부(130)는 프로그래밍부(120)가 상기 제1 데이터 페이지를 프로그램한 이후, 상기 제1 프로그램 레벨을 안정화시킬 수 있다. 이후, 프로그램 레벨 안정화부(130)가 상기 제1 프로그램 레벨을 안정화시킨 이후, 프로그래밍부(120)는 상기 안정화된 제1 프로그램 레벨을 기반으로 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램할 수 있다.
이 경우, 실시예에 따라서는 프로그래밍부(120)는 전체 프로그래밍 시간을 단축하기 위하여 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램하는 동시에, 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지를 재프로그램할 수 있다.
또한, 실시예에 따라서는 프로그램 레벨 안정화부(130)는 상기 프로그래밍부(120)가 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 프로그램한 이후, 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킬 수 있다.
이 경우, 실시예에 따라서는 프로그래밍부(120)는 상기 안정화된 제1 프로그램 레벨 및 상기 안정화된 제2 프로그램 레벨을 기반으로 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 재프로그램할 수 있다. 프로그래밍부(120)는 전체 프로그래밍 시간을 단축하기 위하여 복수의 멀티 레벨 셀들에 동시에 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 재프로그램할 수 있다.
본 발명의 일실시예에 따른 메모리 장치(100)는 전하 트랩형 플래시 메모리 장치일 수 있다.
이를 통해 메모리 장치(100)는 메모리 셀의 구조의 특징으로 인한 데이터를 장기간 유지할 경우 발생할 수 있는 문턱 전압 변화를 억제하여 메모리 장치의 신뢰성(reliability)을 높일 수 있다. 이하에서는 도 2를 참조하여, 본 발명의 실시예에 따른 메모리 장치(100)의 동작을 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 메모리 장치에서 수행될 수 있는 메모리 장치의 동작을 설명하기 위한 일 예를 도시한 것이다.
도 2는 문턱 전압 및 문턱 전압에 대응하는 멀티 레벨 셀들의 개수를 도시한 것으로서, 도 2는 프로그램의 진행에 따라 도시된 것일 수 있다.
멀티 레벨 셀들의 문턱 전압의 산포(distribution)는 문턱 전압에 대응하는 멀티 레벨 셀들의 개수로 나타내어진다.
멀티 레벨 셀들 각각의 전기적 특성이 미세하게 다르기 때문에 멀티 레벨 셀들의 문턱 전압은 일정 범위를 가지는 산포를 형성할 수 있다.
산포(211), 산포(221), 또는 산포(231)는 데이터 "11"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(212), 산포(222), 또는 산포(232)는 데이터 "10"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(233)는 데이터 "00"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(234)는 데이터 "01"이 저장된 멀티 레벨 셀들을 도시한 것이다.
일반적으로 멀티 레벨 셀이 2m개의 문턱 전압 레벨들 중 어느 하나를 가질 수 있는 경우 상기 멀티 레벨 셀은 최대 m비트의 데이터를 저장할 수 있다. 멀티 레벨 셀에 저장되는 m비트의 데이터는 최상위 비트(most significant bit, MSB)로부터 최하위 비트(least significant bit, LSB)로 정렬될 수 있다.
메모리 장치(100)가 전하 트랩형 플래시 메모리인 경우, 삭제 상태인 산포(211)에서 일정량의 전자를 주입하여 일정 문턱 전압 분포를 갖도록 산포(231), 산포(232), 산포(233), 및 산포(234)를 형성하였다고 가정하면, 프로그램 동작을 통하여 선정된 양의 전자를 전하 트랩 사이트를 포함하는 절연층에 주입하여도 삭제 상태인 산포(211)에 존재하던 전공(hole)의 일부가 전하 트랩 사이트를 포함하는 절연층에 잔존한다.
이러한 각 프로그램 상태에서의 잔존하는 전공의 개수는 프로그램 및 삭제 동작이 반복되는 횟수가 증가할수록 누적되어 증가한다. 산포(231), 산포(232), 산포(233), 및 산포(234)가 형성하여 프로그램 동작이 완료된 상태에서 데이터를 장기간 보존하는 경우, 전하 트랩 사이트를 포함하는 절연층 내의 존재하던 전공 및 전자는 재결합(recombination)하여 소멸할 수 있다.
이러한 재결합 과정을 통하여 프로그램이 완료된 후의 각 프로그램 상태의 문턱 전압 분포와 장기간 데이터를 보존할 경우의 문턱 전압 분포 사이에는 차이가 발생할 수 있다. 즉, 프로그램이 완료된 후에는 일정 문턱 전압 분포를 갖는 산포(231), 산포(232), 산포(233), 또는 산포(234)를 형성하였다고 하더라도, 장기간 데이터를 보존할 경우에는 산포(232)는 산포(242)로, 산포(233)는 산포(243)로, 산포(234)는 산포(244)로 문턱 전압 분포가 변화할 수 있다.
상기 문턱 전압 분포의 변화로 인하여 인접한 비트들 간의 문턱 전압(threshold)의 2m개의 산포들 간의 거리는 줄어들고, 산포들 간의 거리가 더욱 줄어들면 산포들끼리 겹칠 수 있다. 산포들끼리 겹치면 판독 실패율이 증가할 수 있다. 이러한 판독 오류는 프로그램 과정 및 삭제를 수행하여, 반복 횟수가 증가함에 따라 전공의 개수가 누적되어 증가하고, 전하 재결합에 의하여 상기 문턱 전압 분포의 변화는 더 커질 수 있다.
본 발명의 실시예에 따라서 메모리 장치(100)는 제1 데이터 페이지, 제2 데이터 페이지, 또는 제m 데이터 페이지에 대한 프로그램 레벨을 안정화한다. 실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지, 상기 제2 데이터 페이지, 또는 상기 제m 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨, 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨, 또는 상기 제m 데이터 페이지에 대한 제m 프로그램 레벨을 안정화 시킬 수 있다.
실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지를 프로그램한 이후, 상기 제1 프로그램 레벨을 안정화시킬 수 있고, 상기 제1 프로그램 레벨을 안정화시킨 이후, 상기 안정화된 제1 프로그램 레벨을 기반으로 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램할 수 있다.
또한, 메모리 장치(100)는 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램하는 동시에, 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지를 재프로그램할 수 있다.
도 2를 참조하여 구체적으로 설명하면, 화살표(210)은 메모리 장치(100)가 산포(211)의 멀티 레벨 셀에 제1 데이터 페이지의 프로그램 동작을 수행하여 산포(212)를 형성한 것을 나타낸다.
제1 데이터 페이지의 프로그램 동작 수행 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(212) 에 대응할 수 있다.
화살표(220)은 메모리 장치(100)가 제1 데이터 페이지의 프로그램 동작 수행 이후, 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨을 안정화시키는 것을 나타낸다. 메모리 장치(100)는 상기 제1 프로그램 레벨을 안정화시켜 산포(222)를 형성하도록 할 수 있다.
실시예에 따라서는 메모리 장치(100)는 멀티 레벨 셀에 존재하는 전자 및 전공의 재결합에 의한, 상기 제1 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 프로그램 레벨을 안정화시킬 수 있다.
또한, 실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지에 대응하는 복수의 멀티 레벨 셀에 존재하는 전자 및 전공(hole)을 재결합(recombination) 시켜 상기 제1 프로그램 레벨을 안정화시킬 수 있고, 이를 통해 문턱 전압 분포를 안정화시킬 수 있다.
제1 프로그램 레벨을 안정화시킨 이후, 멀티 레벨 셀 어레이(110)의 멀티 레 벨 셀들의 문턱 전압은 산포(222) 에 대응할 수 있다.
화살표(240)은 메모리 장치(100)가 상기 제1 프로그램 레벨을 안정화시킨 이후, 상기 안정화된 제1 프로그램 레벨을 기반으로 제2 데이터 페이지의 프로그램 동작을 수행하여 산포(233) 및 산포(234)를 형성한 것을 나타낸다.
제2 데이터 페이지의 프로그램 동작 수행 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(233) 및 산포(234)에 대응할 수 있다.
화살표(230)은 메모리 장치(100)가 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지의 프로그램 동작 수행과 동시에 상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지의 재프로그램 동작을 수행하여 산포(232)를 형성한 것을 나타낸다.
제1 데이터 페이지의 재프로그램 동작 수행 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(232)에 대응할 수 있다.
이를 통하여 메모리 셀의 구조의 특징으로 인한, 데이터를 장기간 유지할 경우 발생할 수 있는 문턱 전압 변화를 억제하여 메모리 장치의 신뢰성(reliability)을 높일 수 있다. 이하에서는 도 3을 참조하여, 본 발명의 다른 실시예에 따른 메모리 장치(100)의 동작을 구체적으로 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 장치에서 수행될 수 있는 메모리 장치의 동작을 설명하기 위한 다른 일 예를 도시한 것이다.
멀티 레벨 셀들의 문턱 전압의 산포(distribution)는 문턱 전압에 대응하는 멀티 레벨 셀들의 개수로 나타내어진다.
멀티 레벨 셀들 각각의 전기적 특성이 미세하게 다르기 때문에 멀티 레벨 셀들의 문턱 전압은 일정 범위를 가지는 산포를 형성할 수 있다.
산포(311), 산포(321), 또는 산포(331)는 데이터 "11"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(312), 산포(322), 또는 산포(332)는 데이터 "10"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(313), 산포(323), 또는 산포(333)는 데이터 "00"이 저장된 멀티 레벨 셀들을 도시한 것이다.
산포(314), 산포(324), 또는 산포(334)는 데이터 "01"이 저장된 멀티 레벨 셀들을 도시한 것이다.
메모리 장치(100)가 전하 트랩형 플래시 메모리인 경우, 삭제 상태인 산포(311)에서 제1 데이터 페이지의 프로그램 동작 및 제2 데이터 페이지의 프로그램 동작을 수행하여 일정 문턱 전압 분포를 갖도록 산포(311), 산포(312), 산포(313), 및 산포(314)를 형성할 수 있다.
전술한 바와 같이 전하의 재결합 과정을 통하여 프로그램이 완료된 후의 각 프로그램 상태의 문턱 전압 분포와 장기간 데이터를 보존할 경우의 문턱 전압 분포 사이에는 차이가 발생할 수 있다. 즉, 프로그램이 완료된 후에는 일정 문턱 전압 분포를 갖는 산포(311), 산포(312), 산포(313), 및 산포(314)를 형성하였다고 하더라도, 장기간 데이터를 보존할 경우에는 산포(311), 산포(312), 산포(313), 및 산포(314)의 문턱 전압 분포는 변할 수 있다.
상기 문턱 전압 분포의 변화로 인하여 인접한 비트들 간의 문턱 전압(threshold)의 2m개의 산포들 간의 거리는 줄어들고, 산포들 간의 거리가 더욱 줄어들면 산포들끼리 겹칠 수 있다. 산포들끼리 겹치면 판독 실패율이 증가할 수 있다. 이러한 판독 오류는 프로그램 과정 및 삭제를 수행하여, 반복 횟수가 증가함에 따라 전공의 개수가 누적되어 증가하고, 전하 재결합에 의하여 상기 문턱 전압 분포의 변화는 더 커질 수 있다.
본 발명의 실시예에 따라서 메모리 장치(100)는 제1 데이터 페이지 또는 제2 데이터 페이지에 대한 프로그램 레벨을 안정화한다. 실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 또는 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화 시킬 수 있다.
실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 프로그램한 이후, 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킬 수 있다.
또한 실시예에 따라서는 메모리 장치(100)는 상기 안정화된 제1 프로그램 레벨 및 상기 안정화된 제2 프로그램 레벨을 기반으로 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 재프로그램할 수 있다.
도 3을 참조하여 구체적으로 설명하면, 메모리 장치(100)는 산포(311)로부터 제1 데이터 페이지의 프로그램 동작 및 제2 데이터 페이지의 프로그램 동작을 수행 하여 산포(311), 산포(312), 산포(313), 및 산포(314)를 형성할 수 있다.
상기 제1 데이터 페이지의 프로그램 동작 및 상기 제2 데이터 페이지의 프로그램 동작 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(311), 산포(312), 산포(313), 및 산포(314)에 대응할 수 있다.
화살표(320)은 메모리 장치(100)가 제1 데이터 페이지 및 제2 데이터 페이지를 프로그램한 이후, 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 및 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화시키는 것을 나타낸다.
메모리 장치(100)는 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시켜 산포(321), 산포(322), 산포(323), 및 산포(324)를 형성할 수 있다.
실시예에 따라서는 메모리 장치(100)는 멀티 레벨 셀에 존재하는 전자 및 전공의 재결합에 의한, 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킬 수 있다.
또한, 실시예에 따라서는 메모리 장치(100)는 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지에 대응하는 복수의 멀티 레벨 셀에 존재하는 전자 및 전공(hole)을 재결합(recombination) 시켜 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킬 수 있고, 이를 통해 문턱 전압 분포를 안정화시킬 수 있다.
상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킨 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(321), 산포(322), 산포(323), 및 산포(324)에 대응할 수 있다.
화살표(330)은 메모리 장치(100)가 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시킨 이후, 상기 안정화된 제1 프로그램 레벨 및 상기 안정화된 제2 프로그램 레벨을 기반으로 제1 데이터 페이지의 재프로그램 동작 및 제 데이터 페이지의 재프로그램 동작을 수행하여 산포(331), 산포(332), 산포(333), 및 산포(344)를 형성한 것을 나타낸다.
상기 제1 데이터 페이지의 재프로그램 동작 및 상기 제2 데이터 페이지의 재프로그램 동작 이후, 멀티 레벨 셀 어레이(110)의 멀티 레벨 셀들의 문턱 전압은 산포(331), 산포(332), 산포(333), 및 산포(334)에 대응할 수 있다.
이를 통하여 메모리 셀의 구조의 특징으로 인한, 데이터를 장기간 유지할 경우 발생할 수 있는 문턱 전압 변화를 억제하여 메모리 장치의 신뢰성(reliability)을 높일 수 있다. 이하에서는 본 발명의 메모리 장치에서 수행될 수 있는 메모리 페이지 데이터의 프로그래밍 방법을 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 메모리 프로그래밍 방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 메모리 프로그래밍 방법은 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램한다(S410).
또한, 메모리 프로그래밍 방법은 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨을 안정화한다(S420).
실시예에 따라서는 메모리 프로그래밍 방법은 멀티 레벨 셀에 존재하는 전자 및 전공의 재결합에 의한, 상기 제1 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 프로그램 레벨을 안정화시킬 수 있다.
또한, 실시예에 따라서는 메모리 프로그래밍 방법은 상기 제1 데이터 페이지에 대응하는 복수의 멀티 레벨 셀에 존재하는 전자 및 전공(hole)을 재결합(recombination) 시켜 상기 제1 프로그램 레벨을 안정화시킬 수 있고, 이를 통해 문턱 전압 분포를 안정화시킬 수 있다.
또한, 메모리 프로그래밍 방법은 상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램한다(S430). 즉, 상기 안정화된 제1 프로그램 레벨을 기반으로 제2 데이터 페이지의 프로그램 동작을 수행한다.
또한, 메모리 프로그래밍 방법은 상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지를 재프로그램한다(S440).
도 5는 본 발명의 다른 실시예에 따른 메모리 프로그래밍 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 메모리 프로그래밍 방법은 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램한다(S510).
또한, 메모리 프로그래밍 방법은 상기 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램한다(S520).
또한, 메모리 프로그래밍 방법은 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 및 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화한 다(S530).
실시예에 따라서는 메모리 프로그래밍 방법은 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 또는 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화 시킨다.
또한, 메모리 프로그래밍 방법은 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지 및 상기 안정화된 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 재프로그램한다(S540).
본 발명의 실시예들은 메모리 셀의 문턱 전압을 변화시켜 데이터를 저장하는 메모리 장치에 적용될 수 있다. 이러한 종류의 메모리 장치의 예로는 플래시 메모리(flash memory), EEPROM(Electrically Erasable Programmable Read Only Memory) 등이 포함될 수 있다.
본 발명의 실시예들에 따른 메모리 프로그래밍 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 구현될 수 있다.
플래시 메모리 장치와 메모리 컨트롤러는 메모리 카드를 구성할 수 있다. 이러한 경우, 메모리 컨트롤러는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 수 있다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용될 수 있다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
본 발명이 실시예들에 따른 컴퓨팅 시스템은 버스에 전기적으로 연결된 마이크로프로세서, 사용자 인터페이스, 베이스밴드 칩셋(baseband chipset)과 같은 모뎀, 메모리 컨트롤러, 그리고 플래시 메모리 장치를 포함한다. 플래시 메모리 장치에는 마이크로프로세서에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러를 통해 저장될 것이다. 본 발명의 실시예들에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리가 추가적으로 제공될 것이다.
본 발명의 실시예들에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 컨트롤러와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)의 구성요소를 설명하기 위한 것이다.
도 2는 본 발명의 실시예에 따른 메모리 장치에서 수행될 수 있는 메모리 장치의 동작을 설명하기 위한 일 예를 도시한 것이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 장치에서 수행될 수 있는 메모리 장치의 동작을 설명하기 위한 다른 일 예를 도시한 것이다.
도 4는 본 발명의 실시예에 따른 메모리 프로그래밍 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 프로그래밍 방법을 설명하기 위한 흐름도이다.

Claims (15)

  1. 복수의 멀티 레벨 셀을 포함하는 멀티 레벨 셀 어레이;
    상기 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하고, 상기 제1 데이터 페이지가 프로그램된 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 프로그래밍부; 및
    상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지에 대한 프로그램 레벨을 안정화하는 프로그램 레벨 안정화부
    를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 프로그램 레벨 안정화부는 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지의 문턱 전압 변화를 고려하여 상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 또는 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화하는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서,
    상기 문턱 전압 변화는 상기 복수의 멀티 레벨 셀에 존재하는 전자 및 전공의 재결합(recombination)에 의한 것임을 특징으로 하는 메모리 장치.
  4. 제1항에 있어서,
    상기 프로그래밍부는 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지 또는 상기 안정화된 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 재프로그램하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서,
    상기 프로그램 레벨 안정화부는 상기 제1 데이터 페이지 또는 상기 제2 데이터 페이지에 대응하는 상기 복수의 멀티 레벨 셀에 존재하는 전자 및 전공(hole)을 재결합(recombination) 시키는 것을 특징으로 하는 메모리 장치.
  6. 제1항에 있어서,
    상기 프로그램 레벨 안정화부는 상기 복수의 멀티 레벨 셀의 문턱 전압 분포를 안정화시키는 것을 특징으로 하는 메모리 장치.
  7. 제1항에 있어서,
    상기 프로그래밍부가 상기 제1 데이터 페이지를 프로그램한 이후, 상기 프로그램 레벨 안정화부는 상기 제1 프로그램 레벨을 안정화시키는 것을 특징으로 하는 메모리 장치.
  8. 제7항에 있어서,
    상기 프로그램 레벨 안정화부가 상기 제1 프로그램 레벨을 안정화시킨 이후, 상기 프로그래밍부는 상기 안정화된 제1 프로그램 레벨을 기반으로 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램하는 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서,
    상기 프로그래밍부는 상기 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 프로그램하는 동시에, 상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지를 재프로그램하는 것을 특징으로 하는 메모리 장치.
  10. 제1항에 있어서,
    상기 프로그래밍부가 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 프로그램한 이후, 상기 프로그램 레벨 안정화부는 상기 제1 프로그램 레벨 및 상기 제2 프로그램 레벨을 안정화시키는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서,
    상기 프로그래밍부는 상기 안정화된 제1 프로그램 레벨 및 상기 안정화된 제2 프로그램 레벨을 기반으로 상기 제1 데이터 페이지 및 상기 제2 데이터 페이지를 재프로그램하는 것을 특징으로 하는 메모리 장치.
  12. 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하는 단계;
    상기 제1 데이터 페이지에 대한 제1 프로그램 레벨을 안정화하는 단계; 및
    상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 단계
    를 포함하는 메모리 프로그래밍 방법.
  13. 제12항에 있어서,
    제2 데이터 페이지를 프로그램하는 상기 단계는,
    상기 안정화된 제1 프로그램 레벨에 대응하는 제1 데이터 페이지를 재프로그램하는 단계
    를 더 포함하는 것을 특징으로 하는 메모리 프로그래밍 방법.
  14. 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하는 단계;
    상기 제1 데이터 페이지가 프로그램된 상기 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 단계;
    상기 제1 데이터 페이지에 대한 제1 프로그램 레벨 및 상기 제2 데이터 페이지에 대한 제2 프로그램 레벨을 안정화하는 단계; 및
    상기 안정화된 제1 프로그램 레벨에 대응하는 상기 제1 데이터 페이지 및 상기 안정화된 제2 프로그램 레벨에 대응하는 상기 제2 데이터 페이지를 재프로그램하는 단계
    를 포함하는 메모리 프로그래밍 방법.
  15. 제12항 내지 제14항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.
KR1020080075559A 2008-08-01 2008-08-01 메모리 장치 및 메모리 프로그래밍 방법 KR20100013847A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080075559A KR20100013847A (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 프로그래밍 방법
US12/382,035 US20100027351A1 (en) 2008-08-01 2009-03-06 Memory device and memory programming method
JP2009066374A JP2010040162A (ja) 2008-08-01 2009-03-18 メモリ装置およびメモリプログラミング方法
CN200910137878A CN101640071A (zh) 2008-08-01 2009-05-05 存储装置和存储器编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075559A KR20100013847A (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 프로그래밍 방법

Publications (1)

Publication Number Publication Date
KR20100013847A true KR20100013847A (ko) 2010-02-10

Family

ID=41608220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075559A KR20100013847A (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 프로그래밍 방법

Country Status (4)

Country Link
US (1) US20100027351A1 (ko)
JP (1) JP2010040162A (ko)
KR (1) KR20100013847A (ko)
CN (1) CN101640071A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8473809B2 (en) * 2009-11-20 2013-06-25 Sandisk Technologies Inc. Data coding for improved ECC efficiency
TWI453759B (zh) * 2010-11-30 2014-09-21 Macronix Int Co Ltd 快閃記憶體的操作方法
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US9190162B2 (en) * 2012-03-13 2015-11-17 Micron Technology, Inc. Nonconsecutive sensing of multilevel memory cells
US10817196B2 (en) * 2017-07-07 2020-10-27 Sap Se Page list based crash recovery
CN110136767B (zh) * 2018-02-09 2021-05-25 展讯通信（上海）有限公司 Rom阵列及其版图结构
CN111771243B (zh) * 2020-04-29 2022-07-12 长江存储科技有限责任公司 存储器件及其编程方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7259995B2 (en) * 2004-12-17 2007-08-21 Macronix International Co., Ltd. Memory device
US7218554B2 (en) * 2005-06-08 2007-05-15 Macronix International Co., Ltd. Method of refreshing charge-trapping non-volatile memory using band-to-band tunneling hot hole (BTBTHH) injection
US7372732B2 (en) * 2005-11-23 2008-05-13 Macronix International Co., Ltd. Pulse width converged method to control voltage threshold (Vt) distribution of a memory cell
US7242622B2 (en) * 2005-12-06 2007-07-10 Macronix International Co., Ltd. Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
US7952922B2 (en) * 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
US7366017B2 (en) * 2006-08-22 2008-04-29 Micron Technology, Inc. Method for modifying data more than once in a multi-level cell memory location within a memory array
KR20090011249A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 비휘발성 메모리 셀 프로그래밍 방법
US7855913B2 (en) * 2008-06-10 2010-12-21 Micron Technology, Inc. Dynamically configurable MLC state assignment

Also Published As

Publication number Publication date
US20100027351A1 (en) 2010-02-04
CN101640071A (zh) 2010-02-03
JP2010040162A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
KR101423052B1 (ko) 메모리 장치 및 읽기 레벨 제어 방법
KR101412690B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101413137B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101528167B1 (ko) 메모리 장치 및 메모리 데이터 판정 방법
US8473668B2 (en) Memory device and wear leveling method
KR101401558B1 (ko) 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
US9159440B2 (en) Read method for nonvolatile memory device, and data storage system using the same
KR101412974B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
US8891300B2 (en) Nonvolatile memory device, memory system having the same and block managing method, and program and erase methods thereof
JP5599145B2 (ja) マルチビットフラッシュメモリ装置及びそれのプログラム及び読み出し方法
KR101378602B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101368694B1 (ko) 메모리 프로그래밍 장치 및 방법
KR101493873B1 (ko) 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
KR20100013847A (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR20090076338A (ko) 메모리 장치 및 멀티 비트 셀 특성 추정 방법
KR20090117172A (ko) 메모리 장치 및 메모리 데이터 읽기 방법
US8218371B2 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
KR20100006712A (ko) 메모리 장치 및 메모리 데이터 프로그래밍 방법
KR20090082755A (ko) 플래시 메모리 장치 및 그것의 소거 방법
KR20100000776A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101400691B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101492857B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR20090124291A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid