KR20100054566A - 불휘발성 메모리 장치 및 그것의 읽기 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 읽기 방법 Download PDF

Info

Publication number
KR20100054566A
KR20100054566A KR1020080113531A KR20080113531A KR20100054566A KR 20100054566 A KR20100054566 A KR 20100054566A KR 1020080113531 A KR1020080113531 A KR 1020080113531A KR 20080113531 A KR20080113531 A KR 20080113531A KR 20100054566 A KR20100054566 A KR 20100054566A
Authority
KR
South Korea
Prior art keywords
word line
read
voltage
memory cell
read operation
Prior art date
Application number
KR1020080113531A
Other languages
English (en)
Other versions
KR101490426B1 (ko
Inventor
이창현
최정달
최병인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080113531A priority Critical patent/KR101490426B1/ko
Priority to US12/607,518 priority patent/US8107295B2/en
Priority to CN200910220889.3A priority patent/CN101740129B/zh
Publication of KR20100054566A publication Critical patent/KR20100054566A/ko
Priority to US13/355,834 priority patent/US8737129B2/en
Priority to US14/280,920 priority patent/US9224493B2/en
Application granted granted Critical
Publication of KR101490426B1 publication Critical patent/KR101490426B1/ko
Priority to US14/946,848 priority patent/US9564237B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 목적은 플래시 메모리 셀의 문턱 전압 변화를 보상함으로써 향상된 신뢰성을 가지는 불휘발성 메모리 장치를 제공하는 데 있다.
본 발명에 따른 불휘발성 메모리 장치는 복수의 워드 라인에 연결되는 메모리 셀 어레이; 및 읽기 동작 시에, 상기 복수의 워드 라인 중에서 선택 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하기 위한 전압 발생기를 포함하되, 상기 전압 발생기는 상기 선택 워드 라인과의 인접 여부에 따라 상기 비선택 읽기 전압의 레벨을 달리한다.
본 발명에 따른 불휘발성 메모리 장치는 여러 원인에 의해 증가 또는 감소된 문턱 전압을 보상한다. 본 발명에 의하면, 불휘발성 메모리 장치의 신뢰성이 향상된다.

Description

불휘발성 메모리 장치 및 그것의 읽기 방법{NONVOLATILE MEMORY DEVICE AND READ METHOD THEREOF}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 더욱 상세하게는 향상된 신뢰성을 갖는 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다.
불휘발성 메모리 장치는 데이터를 저장하기 위해 사용된다. 불휘발성 메모리 장치는 크게 휘발성(volatile) 메모리 장치와 불휘발성(nonvolatile) 메모리 장치로 구분된다. 휘발성 메모리 장치에 저장된 데이터는 전원 공급이 중단되면 소멸된다. 반면에, 불휘발성 메모리 장치에 저장된 데이터는 전원 공급이 중단되더라도 소멸되지 않는다.
불휘발성 메모리 장치는 저전력으로 데이터를 저장할 수 있기 때문에, 휴대용 기기의 저장 매체로서 각광받고 있다. 불휘발성 메모리 장치의 일종으로 플래시 메모리 장치가 있다. 이하에서는, 플래시 메모리 장치가 불휘발성 메모리 장치의 예로서 설명된다. 단, 본 발명의 범위는 이에 제한되지 않고 다른 불휘발성 메모리 장치들(예를 들면, 전하 트랩 플래시 메모리, PRAM, FRAM, MRAM 등)에 적용될 수 있다.
플래시 메모리 장치(또는 전하 트랩 플래시 메모리)에서는 메모리 셀의 문턱 전압(threshold voltage)을 측정함으로써 저장된 데이터가 구별된다. 메모리 셀의 문턱 전압은 플로팅 게이트에 저장된 전자(electron)의 양에 따라 결정된다. 플로팅 게이트에 저장된 전자가 많을수록 문턱 전압이 높아진다.
플로팅 게이트에 저장된 전자는 여러 원인에 의해 누설(leakage)될 수 있다. 먼저, 플로팅 게이트에 저장된 전자는 외부 자극(예를 들어, 열)에 의해 누설될 수 있다. 또한, 플로팅 게이트에 저장된 전자는 메모리 셀의 마모(wearing)에 의해 누설될 수 있다. 플래시 메모리 장치에 대한 액세스(access) 동작의 반복은 채널 영역과 플로팅 게이트 사이의 절연막을 마모시킨다. 액세스 동작에는 프로그램, 소거, 및 독출 동작이 포함된다. 절연막이 마모되면 플로팅 게이트에 저장된 전자가 쉽게 누설된다. 문턱 전압의 감소는 읽기 오류를 야기시켜 결국 플래시 메모리 장치의 신뢰성을 저하시킨다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 플래시 메모리 셀의 문턱 전압 변화를 보상함으로써 향상된 신뢰성을 가지는 불휘발성 메모리 장치를 제공하는 데 있다.
본 발명에 따른 불휘발성 메모리 장치는 복수의 워드 라인에 연결되는 메모리 셀 어레이; 및 읽기 동작 시에, 상기 복수의 워드 라인 중에서 선택 워드 라인 에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하기 위한 전압 발생기를 포함하되, 상기 전압 발생기는 상기 선택 워드 라인과의 인접 여부에 따라 상기 비선택 읽기 전압의 레벨을 달리한다.
실시 예로서, 상기 전압 발생기는 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 감소한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 낮은 비선택 읽기 전압을 제공한다. 상기 전압 발생기는 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 증가한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 높은 비선택 읽기 전압을 제공한다.
본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 선택 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하여 제 1 읽기 동작을 수행하는 단계; 상기 제 1 읽기 동작에서 오류가 발생하는지 여부를 검출하는 단계; 및 상기 제 1 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 인접한 워드 라인의 전압을 변경하여 제 2 읽기 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 감소한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 낮은 비선택 읽기 전압을 제공한다. 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 증가한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 높은 비선택 읽기 전압을 제공한다. 상기 제 1 읽기 동작에서 오류가 발생하는지 여부는 오류 정정 회로(ECC)에 의해 검출된다. 상기 제 1 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 상기 제 2 읽기 동작을 수행하는 단계를 더 포함한다. 상기 제 2 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 제 3 읽기 동작을 수행하는 단계를 더 포함한다.
다른 실시 예로서, 본 발명에 따른 읽기 방법은 상기 제 2 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과하였는지 여부를 검출하는 단계; 및 상기 선택 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 제 3 읽기 동작을 수행하는 단계를 더 포함한다.
본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 모니터링 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하여 읽기 동작을 수행하는 단계; 상기 모니터링 워드 라인에 연결된 모니터링 셀에 저장된 데이터가 정상적으로 독출되는지 여부를 검출하는 단계; 및 상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되지 않는 경우에, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압을 변경하여 상기 모니터링 셀에 대한 읽기 동작을 다시 수 행하는 단계를 포함한다.
실시 예로서, 상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되는 경우에, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압과 동일한 레벨의 전압을 선택 워드 라인에 인접한 워드 라인에 제공하여 선택 메모리 셀에 대한 읽기 동작을 수행하는 단계를 포함한다. 상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되지 않고, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과한 경우에, 상기 모니터링 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 상기 모니터링 셀에 대한 읽기 동작을 다시 수행하는 단계를 더 포함한다.
본 발명에 따른 불휘발성 메모리 장치는 여러 원인에 의해 증가 또는 감소된 문턱 전압을 보상한다. 본 발명에 의하면, 불휘발성 메모리 장치의 신뢰성이 향상된다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 용도에 따라 수정되거나 변경될 수 있다.
도 1은 플래시 메모리 장치의 메모리 셀을 보여주는 단면도이다. 도 1을 참조하면, 소오스(S) 및 드레인(D)은 채널 영역을 사이에 두고 반도체 기판(substrate)에 형성된다. 플로팅 게이트(floating gate)는 얇은 절연막을 사이에 두고 채널(channel) 영역 위에 형성된다. 컨트롤 게이트(control gate)는 절연막을 사이에 두고 플로팅 게이트 위에 형성된다. 상기 소오스(S), 드레인(D), 플로팅 게이트, 컨트롤 게이트, 그리고 반도체 기판에는 프로그램(program), 소거(erase) 및 읽기(read) 동작에 필요한 전압들을 인가하기 위한 단자들이 연결된다.
도 2는 전하 트랩(charge trap) 플래시 메모리 장치를 보여주는 단면도이다. 도 2(a)를 참조하면, 소오스 영역과 드레인 영역(120)이 형성된 기판(110) 상에, 터널 산화막(130), 전하 트랩막(140), 블록킹 절연막(150), 및 게이트 전극(160)이 순서대로 형성되어 있다. 이 경우에는, 전하 트랩막(140)은 질화 실리콘으로 형성되며, 블록킹 절연막(150)은 산화 알루미늄으로 형성된다. 또한, 게이트 전극(160)은 질화 탄탈륨으로 형성된다. 이러한 구조의 전하 트랩 플래시 메모리 소자는 MONOS의 일종으로서 특히 TANOS(Thallium-Aluminum oxide-Nitride-Oxide-Semiconductor)라고 한다.
도 2(b)를 참조하면, 소오스 영역과 드레인 영역(120a)이 형성된 기판(110a) 상에, 터널 산화막(130a), 전하 트랩막(140a), 블록킹 절연막(150a), 및 게이트 전극(160a)이 순서대로 형성되어 있다. 이 경우에는 전하 트랩막(140a)은 적층된 세 층으로 형성된다. 즉, 제1 질화 실리콘막(142a), 제1 산화 알루미늄막(144a), 및 제2 질화 실리콘막(146a)이 차례로 적층되어 있다. 또한, 블록킹 절연막(150a)은 산화 알루미늄으로 형성된다. 또한, 게이트 전극(160a)은 질화 탄탈륨으로 형성된다. 이러한 구조의 전하 트랩 플래시 메모리 소자는 NAN(Nitride-Aluminumoxide-Nitride)이라고 한다.
상술한 플래시 메모리 장치들에서는 메모리 셀의 문턱 전압(threshold voltage)의 구별에 의해 데이터가 독출된다. 메모리 셀의 문턱 전압은 플로팅 게이트 또는 전하 트랩 막에 저장된 전자(electron)의 양에 따라 결정된다. 플로팅 게이트 또는 전하 트랩 막에 저장된 전자가 많을수록 문턱 전압이 높아진다.
그런데, 플로팅 게이트 또는 전하 트랩 막에 저장된 전자는 여러 원인에 의해 도 1의 화살표 방향으로 누설(leakage)될 수 있다. 먼저, 플로팅 게이트 또는 전하 트랩 막에 저장된 전자는 외부 자극(예를 들어, 열)에 의해 누설될 수 있다. 또한, 플로팅 게이트 또는 전하 트랩 막에 저장된 전자는 메모리 셀의 마모(wearing)에 의해 누설될 수 있다. 플래시 메모리 장치에 대한 액세스(access) 동작의 반복은 채널 영역과 플로팅 게이트 또는 전하 트랩 막 사이의 절연막을 마모시킨다. 액세스 동작에는 프로그램, 소거, 및 독출 동작이 포함된다. 절연막이 마모되면 플로팅 게이트 또는 전하 트랩 막에 저장된 전자가 쉽게 누설된다.
도 3은 메모리 셀의 문턱 전압 분포를 보여주는 그래프이다. 도 3을 참조하면, 가로축은 문턱 전압(threshold voltage: Vth)을 나타내고, 세로축은 메모리 셀의 수를 나타낸다. 싱글 레벨 셀(Single Level Cell; SLC)의 경우, 메모리 셀의 문턱 전압은 두 개의 상태들('S0', 'S1') 중 하나를 갖는다.
읽기 전압(Vr)이 메모리 셀의 컨트롤 게이트(도 1 참조)에 인가될 때, 'S0' 상태의 메모리 셀은 턴-온(turn-on) 된다. 반면에, 'S1' 상태의 메모리 셀은 턴-오프(turn-off) 된다. 메모리 셀이 턴-온 되면 메모리 셀을 통해 전류가 흐르고, 메모리 셀이 턴-오프 되면 메모리 셀을 통해 전류가 흐르지 않는다. 따라서, 메모리 셀의 턴-온 여부에 따라 데이터가 구별될 수 있다. 결국, 메모리 셀에 저장된 데이터를 정확하게 감지하기 위해서는 메모리 셀의 문턱 전압이 일정하게 유지되어야 한다. 그러나, 상술한 바와 같이 메모리 셀의 문턱 전압은 외부 환경 그리고/또는 마모에 의해 감소될 수 있다.
도 4는 도 3에 도시된 메모리 셀의 문턱 전압이 감소된 경우를 보여주는 그래프이다. 도 4를 참조하면, 실선은 메모리 셀의 초기 문턱 전압(initial threshold voltage)을 나타내고, 점선은 외부 자극 그리고/또는 마모에 의해 감소된 문턱 전압을 나타낸다. 도 4의 빗금친 부분에 속하는 메모리 셀들은 'S1' 상태로 프로그램되었음에도 불구하고 문턱 전압의 감소에 의해 'S0' 상태인 것으로 판단될 수 있다. 이는 읽기 오류를 발생시켜 불휘발성 메모리 장치의 신뢰성을 저하시킨다. 또한, 문턱 전압의 변화는 특히 멀티 레벨 셀(Multi Level Cell; MLC)에서 문제된다. 불휘발성 메모리 장치의 집적도를 높이기 위해 하나의 멀티 레벨 셀(MLC)에는 다수의 데이터 비트들이 저장된다.
도 5는 3-비트 멀티 레벨 셀(MLC)의 문턱 전압 분포를 보여주는 그래프이다. 도 5를 참조하면, 3-비트 멀티 레벨 셀(MLC)의 문턱 전압은 모두 8개의 상태들('S0'~'S7') 중 어느 하나를 갖는다. 'S0'는 소거 상태이고, 'S1' 내지 'S7' 상태는 프로그램 상태를 나타낸다. 싱글 레벨 셀(SLC)에 비해 멀티 레벨 셀(MLC)의 문턱 전압 간격(voltage margin)은 좁다. 따라서, 멀티 레벨 셀(MLC)에서는 문턱 전압의 작은 변화에 의해 중대한 문제가 야기될 수 있다.
도 6은 도 5에 도시된 멀티 레벨 셀(MLC)의 문턱 전압이 감소된 경우를 보여주는 그래프이다. 도 6을 참조하면, 실선은 메모리 셀의 초기 문턱 전압을 나타내고, 점선은 외부 자극 그리고/또는 마모에 의해 감소된 문턱 전압을 나타낸다. 문턱 전압의 감소에 의해 빗금친 부분에 대응되는 메모리 셀들에 대해 읽기 오류가 발생할 수 있다.
도 7은 본 발명에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 7을 참조하면,본 발명에 따른 불휘발성 메모리 장치는 메모리 셀 어레이(210), 행 선택 회로(220), 입/출력 회로(250), 전압 생성기(230), 그리고 제어 로직 회로(240)를 포함한다. 이하, 도 7을 참조하여 본 발명에 따른 불휘발성 메모리 장치의 읽기 동작이 설명될 것이다.
도시되지는 않았지만, 메모리 셀 어레이(210)는 복수의 메모리 블록을 포함한다. 플래시 메모리에 있어서, 소거 동작은 각각의 블록에 대해 수행될 수 있다. 각각의 블록은 행들(또는 워드라인들)과 열들(또는 비트라인들)의 매트릭스 형태로 배열된 메모리 셀들로 구성된다. 메모리 셀들은 낸드(NAND) 구조를 갖도록 또는 노어(NOR) 구조를 갖도록 배열될 수 있다.
행 선택 회로(220)는 행 어드레스(도면에는 도시되지 않음)에 응답하여 선택된(selected) 행 및 비선택된(unselected) 행들을 각각 구동한다. 구동 전압은 전압 생성기(230)에 의해 생성된다. 읽기 동작시 행 선택 회로(220)는 선택된 행에 읽기 기준 전압(read reference voltage)을 인가하고, 비선택된 행에 읽기 전압(Vread)을 인가한다.
입/출력 회로(250)는 읽기 동작시 감지 증폭기(sense amplifier)로서 동작한다. 읽기 동작시, 입/출력 회로(250)는 메모리 셀 어레이(210)로부터 데이터를 읽어낸다. 제어 로직 회로(240)는 전압 생성기(230)와 입/출력 회로(250)를 제어하여 메모리 셀 어레이(210)에 저장된 데이터가 독출되도록 한다.
도 8은 선택 메모리 셀이 이에 인접한 상위 워드 라인 및 하위 워드 라인에 의해 받는 영향을 설명하기 위한 도면이다. 선택 메모리 셀이라 함은 읽기 동작의 목표가 되는 메모리 셀을 의미한다. 선택 워드 라인이라 함은 선택 메모리 셀이 연결된 워드 라인을 의미한다. 본 발명에 따른 실시 예에 있어서, 선택 메모리 셀의 문턱 전압 변화에 따라 선택 워드 라인(WLn)의 상위 워드 라인(WLn+1) 및 하위 워드 라인(WLn-1)에 인가되는 읽기 전압이 조절된다.
선택 워드 라인(WLn)에 연결된 선택 메모리 셀의 채널 전압은 상위 워드 라인(WLn+1) 및 하위 워드 라인(WLn-1)의 전압에 의해 영향을 받을 수 있다. 불휘발성 메모리 장치의 집적도가 향상됨에 따라 인접한 워드 라인 전압에 의한 간섭의 정도가 커진다. 또한, 선택 메모리 셀의 채널 전압은 선택 워드 라인 전압(WLn)에 의해 영향을 받을 뿐만 아니라, 인접한 상위 워드 라인(WLn+1) 전압 및 하위 워드 라인(WLn-1) 전압에 의해 영향을 받기도 한다. 이는 선택 메모리 셀의 문턱 전압을 변경시킬 수 있다. 예를 들어, 불휘발성 메모리 장치의 읽기 동작시, 상위 워드 라인(WLn+1) 및 하위 워드 라인(WLn-1)에 인가되는 읽기 전압(Vread)에 의해 선택 메모리 셀이 영향을 받을 수 있다. 이는 후술 될 도 9를 참조하여 설명될 것이다.
도 9는 읽기 동작 시, 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압에 따른 선택 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다. 도 9를 참조하면, Vread는 프로그램 검증(program verify) 동작 시에 비선택 워드 라인에 인가되는 전압을 의미한다. Vread 전압에 의해 비선택 워드 라인에 연결된 메모리 셀들이 턴-온 될 것이다. 메모리 셀에 Iref의 전류가 흐르는 경우, 메모리 셀은 턴-온 된 것으로 인정되고 그때의 게이트 전압이 문턱 전압이 된다.
본 실시 예에 있어서, 읽기 동작 시에 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 Vread' 전압이 인가된다. (1)의 경우는 읽기 동작 시 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 Vread 보다 높은 레벨의 Vread'가 인가되는 경우를 보여준다. 이때, 선택 메모리 셀의 게이트 전압이 Vth1일 때 선택 메모리 셀을 통해 Iref 전류가 흐른다. 즉, Vth1이 문턱 전압이 된다.
(2)의 경우는 읽기 동작 시 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 Vread와 같은 레벨의 Vread'가 인가되는 경우를 보여준다. 이때, 선택 메모리 셀의 게이트 전압이 Vth2일 때 선택 메모리 셀을 통해 Iref 전류가 흐른다. 즉, Vth2가 문턱 전압이 된다.
(3)의 경우는 읽기 동작 시 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 Vread 보다 낮은 레벨의 Vread'가 인가되는 경우를 보여준다. 이때, 선택 메모리 셀의 게이트 전압이 Vth3일 때 선택 메모리 셀을 통해 Iref 전류가 흐른다. 즉, Vth3이 문턱 전압이 된다.
요약하면, 읽기 동작시 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')의 크기에 따라 선택 메모리 셀의 문턱 전압이 변화된다. 따라서, 읽기 동작시 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')을 조절함으로써 선택 메모리 셀의 문턱 전압을 보상할 수 있다.
도 10은 본 발명에 따른 불휘발성 메모리 장치의 검증 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 검증 읽기 동작은 메모리 셀이 정상적으로 프로그램되었는지 여부를 검출하기 위해 수행된다. 도 10을 참조하면, 편의상 하나의 메모리 셀 스트링만이 도시된다. 메모리 셀 어레이는 복수의 메모리 셀 스트링들을 포함할 것이다. 메모리 셀 스트링은 스트링 선택 라인(SSL)에 연결된 스트링 선택 트랜지스터, 각각의 워드 라인(WL0~WL31)에 연결된 플로팅 게이트 트랜지스터, 접지 선택 라인(GSL)에 연결된 접지 선택 트랜지스터를 포함한다.
검증 읽기 동작 시, 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 검증 전압(Vvf)이 인가된다. 검증 전압(Vvf)이 인가됨에 따라 데이터 상태에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 프로그램된 선택 메모리 셀은 턴 오프 될 것이고, 프로그램되지 않은 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
도 11은 본 발명에 따른 불휘발성 메모리 장치의 제 1 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 11을 참조하면, 읽기 동작 시 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압(Rx)이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라 인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 상위 워드 라인(WL29) 및 하위 워드 라인(WL27)에 Vread 보다 낮은 레벨의 Vread'가 인가된다. 상위 워드 라인(WL29) 및 하위 워드 라인(WL27) 전압의 간섭에 의해 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 높아진다. 따라서, 전류 누설에 의해 낮아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 12는 본 발명에 따른 불휘발성 메모리 장치의 제 2 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 12를 참조하면, 읽기 동작 시 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압(Rx)이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 하위 워드 라인(WL27)에 Vread 보다 낮은 레벨의 Vread'가 인가된다. 하위 워드 라인(WL27) 전압의 간섭에 의해 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 높아진다. 따라서, 전류 누설에 의해 낮아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 13은 본 발명에 따른 불휘발성 메모리 장치의 제 3 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 13을 참조하면, 읽기 동작 시 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압(Rx)이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 상위 워드 라 인(WL29)에 Vread 보다 낮은 레벨의 Vread'가 인가된다. 따라서, 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 높아진다. 따라서, 전류 누설에 의해 낮아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 14는 도 11 내지 도 13에 도시된 바이어스 조건에 따른 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다. 도 14를 참조하면, 점선은 누설 전류 등에 의한 메모리 셀의 문턱 전압 감소를 보여준다. 본 발명에 따른 실시 예에 있어서, 선택 워드 라인의 상위 워드 라인 및/또는 하위 워드 라인에 읽기 전압(Vread)보다 낮은 레벨의 Vread' 전압을 인가함으로써 메모리 셀의 문턱 전압이 증가한다. 따라서, 누설 전류 등에 의해 감소된 메모리 셀의 문턱 전압이 보상될 수 있다.
종래의 불휘발성 메모리 장치의 경우, 읽기 기준 전압을 변경함으로써 감소된 메모리 셀의 문턱 전압을 보상한다. 반면에, 본 발명의 경우, 메모리 셀의 문턱 전압을 증가시킴으로써 읽기 기준 전압의 변경 없이 읽기 동작을 수행하는 것이 가능하다.
그런데, 경우에 따라 메모리 셀의 문턱 전압은 상승할 수 있다. 예를 들어, 인접 메모리 셀에 의한 커플링에 의해 메모리 셀의 문턱 전압이 상승할 수 있다. 상승한 메모리 셀의 문턱 전압은 읽기 동작의 정확도를 감소시키며 불휘발성 메모리 장치의 신뢰성을 저하시킬 수 있다. 이하, 본 발명에 따른 메모리 셀의 문턱 전압이 상승한 경우의 읽기 방법이 참조 도면을 참조하여 자세히 설명될 것이다.
도 15는 본 발명에 따른 불휘발성 메모리 장치의 제 4 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 15를 참조하면, 읽기 동작 시, 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 상위 워드 라인(WL29) 및 하위 워드 라인(WL27)에 Vread 보다 높은 레벨의 Vread'가 인가된다. 따라서, 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 낮아진다. 따라서, 커플링 등에 의해 높아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 16은 본 발명에 따른 불휘발성 메모리 장치의 제 5 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 16을 참조하면, 읽기 동작 시 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨 에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압(Rx)이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 하위 워드 라인(WL27)에 Vread보다 높은 레벨의 Vread'가 인가된다. 따라서, 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 낮아진다. 따라서, 커플링 등에 의해 높아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 17은 본 발명에 따른 불휘발성 메모리 장치의 제 6 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다. 도 17을 참조하면, 읽기 동작 시 스트링 선택 라인(SSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 스트링 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 비트 라인(BL)에 연결된다. 비선택 워드 라인들에는 읽기 전압(Vread)이 인가된다. 읽기 전압(Vread)이 인가됨에 따라 비선택 워드 라인들에 연결된 비선택 메모리 셀들이 턴 온 될 것이다.
선택 워드 라인(WL28)에는 읽기 기준 전압(Rx)이 인가된다. 읽기 기준 전압(Rx)이 인가됨에 따라 선택 메모리 셀은 턴 온 되거나 턴 오프 될 것이다. 만약, 선택 메모리 셀이 프로그램된 경우에는 선택 메모리 셀은 턴 오프 될 것이고, 선택 메모리 셀이 프로그램되지 않은 경우에는 선택 메모리 셀은 턴 온 될 것이다. 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc)이 인가됨에 따라 접지 선택 트랜지스터는 턴 온 된다. 따라서, 메모리 셀 스트링이 공통 소오스 라인(CSL)에 연결된다.
본 발명에 따른 실시 예에 있어서, 선택 워드 라인(WL28)의 상위 워드 라인(WL29)에 Vread 보다 높은 레벨의 Vread'가 인가된다. 따라서, 선택 워드 라인(WL28)에 연결된 선택 메모리 셀의 문턱 전압이 낮아진다. 따라서, 커플링 등에 의해 높아진 선택 메모리 셀의 문턱 전압을 보상하는 것이 가능해진다.
도 18은 도 15 내지 도 17의 바이어스 조건에 따른 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다. 도 18을 참조하면, 점선은 커플링 등에 의한 메모리 셀의 문턱 전압 증가를 보여준다. 본 발명에 따른 실시 예에 있어서, 선택 워드 라인의 상위 워드 라인 및/또는 하위 워드 라인에 읽기 전압(Vread)보다 높은 레벨의 읽기 전압(Vread')을 인가함으로써 메모리 셀의 문턱 전압이 낮아진다. 따라서, 커플링 등에 의해 증가된 메모리 셀의 문턱 전압이 보상될 수 있다.
종래의 불휘발성 메모리 장치의 경우, 읽기 기준 전압을 변경함으로써 증가 된 메모리 셀의 문턱 전압을 보상한다. 반면에, 본 발명의 경우, 메모리 셀의 문턱 전압을 감소시킴으로써 읽기 기준 전압의 변경 없이 읽기 동작을 수행하는 것이 가능하다. 이는 불휘발성 메모리 장치의 구성을 단순화시킨다.
그런데, 플래시 메모리 장치에 있어서, 메모리 셀에 대한 프로그램 패스 이후에 곧바로 메모리 셀의 문턱 전압이 감소할 수 있다. 이러한 현상은 메모리 셀의 프로그램에 의해 전하가 순간적으로 트랩핑(trapping) 된 후에 전하가 다시 순간적으로 디트랩핑(detrapping)되는 현상에 기인한다. 따라서, 메모리 셀의 프로그램 및 프로그램 검증 동작 완료 후에 곧바로 읽기 동작을 하는 경우, 메모리 셀이 프로그램되지 않은 것으로 판정되는 문제가 생길 수 있다.
본 발명에 따른 제 7 실시 예에 의하면 이러한 문제가 제거될 수 있다. 읽기 동작 시에 상위 워드 라인 및 하위 워드 라인에 프로그램 검증 동작시에 인가하는 Vread 전압보다 낮은 Vread' 전압을 인가한다. 문턱 전압의 초기 감소량은 통계적 데이터의 형태로 확보될 수 있다. 따라서, 통계적 데이터를 참조하여 프로그램 반복 횟수에 따른 문턱 전압 초기 감소량을 미리 결정하고 이에 따른 Vread' 전압을 인가할 수 있다. 통계적 데이터는 불휘발성 메모리 장치 내에 또는 외부에 저장될 수 있다.
도 19는 본 발명에 따른 불휘발성 메모리 장치의 제 8 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 도 19를 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 읽기 동작 수행 단계, 에러 검출 단계, 그리고, 읽기 전압 변경 단계를 포함한다.
S110 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. 예를 들어, 불휘발성 메모리 장치는 메모리 컨트롤러로부터 읽기 명령어(read instruction)를 입력받을 수 있다. S120 단계에서, 불휘발성 메모리 장치는 읽기 명령어(read instruction)에 응답하여 읽기 동작을 수행한다. 읽기 동작은 잘 알려진 바이어스 조건을 이용하여 수행될 것이다. S130 단계에서, 읽기 동작 중 에러가 발생하고, 발생한 에러를 정정할 수 없는 경우에는 S140 단계가 수행된다. 반면에, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S140 단계에서, 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')이 변경된다. 예를 들어, 메모리 셀의 문턱 전압이 감소한 경우에는 읽기 전압(Vread')이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가한 경우에는 읽기 전압(Vread')이 증가될 것이다. 변경된 읽기 전압(Vread')은 비휘발성, 휘발성, 또는 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다. S150 단계에서, 변경된 읽기 전압(Vread')을 상위 워드 라인 및 하위 워드 라인에 인가하여 읽기 동작을 다시 수행한다. S160 단계에서, 읽기 동작 중 에러가 발생하고, 발생한 에러를 정정할 수 없는 경우에는 다시 S140 단계가 수행된다. 반면에, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
본 발명에 따른 실시 예에 있어서, 읽기 동작 중에 발생한 오류의 정정 가능 여부에 따라 읽기 전압(Vread')의 레벨이 변경된다. 읽기 전압(Vread')을 변경시킴 으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다.
도 20은 본 발명에 따른 불휘발성 메모리 장치의 제 9 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 도 20을 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 읽기 동작 수행 단계, 에러 검출 단계, 읽기 전압 변경 단계, 그리고 읽기 기준 전압 변경 단계를 포함한다.
S205 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. S210 단계에서, 불휘발성 메모리 장치는 읽기 명령어(read instruction)에 응답하여 읽기 동작을 수행한다. 읽기 동작은 잘 알려진 바이어스 조건을 이용하여 수행될 것이다. S215 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 S220 단계가 수행된다. 반면에, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S220 단계에서, 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 전압(Vread')이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 전압(Vread')이 증가될 것이다. 변경된 읽기 전압(Vread')은 비휘발성, 휘발성, 또는 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다. S225 단계에서, 변경된 읽기 전압(Vread')을 상위 워드 라인 및 하위 워드 라인에 인가하여 읽기 동작을 수행한다. S230 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 S235 단계가 수행된다. 반면에, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S235 단계에서, 읽기 전압 변경 횟수(Vread' change cnt)가 기준 횟수(reference cnt)를 초과하였는지 여부가 검출된다. 읽기 전압 변경 횟수가 기준 횟수를 초과하지 않은 경우에는 다시 S220 단계가 수행된다. 읽기 전압 변경 횟수가 기준 횟수를 초과한 경우에는 S240 단계가 수행된다. S240 단계에서, 읽기 기준 전압(read reference voltage)이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 기준 전압이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 기준 전압이 증가될 것이다. 변경된 읽기 기준 전압은 비휘발성, 휘발성, 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다. S245 단계에서, 변경된 읽기 기준 전압을 선택 워드 라인에 인가하여 읽기 동작을 수행한다. S250 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 다시 S240 단계가 수행된다. 또는, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
본 발명에 따른 실시 예에 있어서, 읽기 동작 중에 발생한 오류의 정정 가능 여부에 따라 읽기 전압(Vread')의 레벨을 변경시킨다. 읽기 전압(Vread')을 변경시킴으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다. 또한, 읽기 전압(Vread')의 변경 횟수가 기준 횟수를 초과한 경우에는 읽기 기준 전압을 변경시킴으로써 메모리 셀에 저장된 데이터를 정확하게 읽어낼 수 있다.
도 21은 본 발명에 따른 불휘발성 메모리 장치의 제 10 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 도 21을 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 읽기 동작 수행 단계, 에러 검출 단계, 읽기 전압 변경 단계, 그리고 읽기 기준 전압 변경 단계를 포함한다.
S310 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. S320 단계에서, 불휘발성 메모리 장치는 읽기 명령어(read instruction)에 응답하여 읽기 동작을 수행한다. 읽기 동작은 잘 알려진 바이어스 조건을 이용하여 수행될 것이다. S330 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 S340 단계가 수행된다. 반면에, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S340 단계에서, 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 전압(Vread')이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 전압(Vread')이 증가될 것이다. 변경된 읽기 전압(Vread')은 비휘발성, 휘발성, 또는 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다.
S350 단계에서, 선택 워드 라인에 인가되는 읽기 기준 전압이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 기준 전압이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 기준 전압이 증가될 것이다. 변경된 읽기 기준 전압은 비휘발성, 휘발성, 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다.
S360 단계에서, 변경된 읽기 전압(Vread') 및 읽기 기준 전압을 이용하여 읽기 동작을 수행한다. S370 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 다시 S340 단계가 수행된다. 또는, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
본 발명에 따른 실시 예에 있어서, 읽기 동작 중에 발생한 오류가 정정 가능하지 않은 경우, 읽기 전압(Vread')의 레벨과 읽기 기준 전압의 레벨을 함께 변경시킨다. 읽기 전압(Vread')을 변경시킴으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다. 또한, 읽기 기준 전압을 변경시킴으로써 메모리 셀에 저장된 데이터를 정확하게 읽어낼 수 있다.
도 22는 본 발명에 따른 불휘발성 메모리 장치의 제 11 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 도 22를 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 읽기 동작 수행 단계, 에러 검출 정정 단계, 읽기 전압 변경 단계, 그리고 읽기 기준 전압 변경 단계를 포함한다.
S410 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. S420 단계에서, 불휘발성 메모리 장치는 읽기 명령어(read instruction)에 응답하여 읽기 동작을 수행한다. 읽기 동작은 잘 알려진 바이어스 조건에 따라 수행될 것이다. S430 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 S440 단계가 수행된다. 또는, 읽기 동 작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S440 단계에서, 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 전압(Vread')이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 전압(Vread')이 증가될 것이다. 변경된 읽기 전압(Vread')은 비휘발성, 휘발성, 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다.
S450 단계에서, 변경된 읽기 전압(Vread')을 이용하여 읽기 동작을 수행한다. S460 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 S470 단계가 수행된다. 또는, 읽기 동작 중 에러가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다.
S470 단계에서, 선택 워드 라인에 인가되는 읽기 기준 전압이 변경된다. 예를 들어, 불휘발성 메모리 장치의 문턱 전압이 감소된 경우에는 읽기 기준 전압이 감소되고, 불휘발성 메모리 장치의 문턱 전압이 증가된 경우에는 읽기 기준 전압이 증가될 것이다. 변경된 읽기 기준 전압은 비휘발성, 휘발성, 플래시 메모리 컨트롤러에 저장되어 다음 읽기 동작시에 사용될 수 있다.
S480 단계에서, 변경된 읽기 전압(Vread') 및 읽기 기준 전압을 이용하여 읽기 동작을 수행한다. S490 단계에서, 읽기 동작 중 에러가 발생하고, 발생된 에러를 정정할 수 없는 경우에는 다시 S440 단계가 수행된다. 또는, 읽기 동작 중 에러 가 발생하지 않거나, 발생된 에러가 정정 가능한 경우에는 읽기 동작이 종료된다. 본 실시 예에서 읽기 전압(Vread') 변경과 읽기 기준 전압 변경 단계의 순서는 무관하다. 따라서, 읽기 기준 전압이 먼저 변경된 후에 읽기 전압(Vread')이 변경될 수 있다.
본 발명에 따른 실시 예에 있어서, 읽기 동작 중에 발생한 오류가 정정 가능하지 않은 경우, 읽기 전압(Vread')의 레벨이 변경된다. 읽기 전압(Vread')을 변경시킴으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다. 또한, 읽기 전압(Vread')의 변경에 의해서도 오류가 발생하는 경우, 읽기 기준 전압이 변경된다. 읽기 기준 전압을 변경시킴으로써 메모리 셀에 저장된 데이터를 정확하게 읽어낼 수 있다.
도 23은 본 발명에 따른 불휘발성 메모리 장치의 제 12 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 본 실시 예에 있어서, 불휘발성 메모리 장치는 모니터링 셀(monitoring cell)을 추가로 포함한다. 모니터링 셀은 메모리 셀 어레이에 존재하며 메모리 셀과 동일한 구조를 가진다. 따라서, 모니터링 셀의 특성을 검출함으로써 메모리 셀의 특성이 예측될 수 있다. 모니터링 셀에 저장된 초기 데이터는 이미 알려져 있다.
도 23을 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 모니터링 셀 읽기 단계, 에러 검출 단계, 그리고, 읽기 전압 변경 단계를 포함한다. S510 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. S520 단계에서, 불휘발성 메모리 장치는 선택 워드 라 인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')을 변경시킨다. S530 단계에서, 불휘발성 메모리 장치는 모니터링 셀에 대한 읽기 동작을 수행한다. S540 단계에서, 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 비교된다. 만약, 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 다른 경우에는 다시 S520 단계가 수행된다. 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 동일한 경우에는 메모리 셀에 대한 읽기 동작이 수행된다.
본 발명에 따른 실시 예에 있어서, 미리 설정된 읽기 전압(Vread')을 이용하여 모니터링 셀에 저장된 데이터를 읽는다. 모니터링 셀에 저장된 데이터가 정확하게 읽혀진 경우에는 읽기 전압(Vread')이 적절함을 의미한다. 따라서, 읽기 전압(Vread')을 이용하여 메모리 셀에 대한 읽기 동작을 수행한다. 반면에, 모니터링 셀에 저장된 데이터가 정확하게 읽혀지지 않은 경우에는 읽기 전압(Vread')이 적절하지 않음을 의미한다. 따라서, 읽기 전압(Vread')을 변경시킨다. 읽기 전압(Vread')을 변경시킴으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다.
도 24는 본 발명에 따른 불휘발성 메모리 장치의 제 13 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다. 본 발명에 따른 불휘발성 메모리 장치는 모니터링 셀을 추가로 구비한다. 모니터링 셀은 메모리 셀 어레이에 존재하며 메모리 셀과 동일한 구조를 가진다. 따라서, 모니터링 셀의 특성을 검출함으로써 메모리 셀의 특성을 예측할 수 있다. 모니터링 셀에 저장된 초기 데이터는 이미 알려져 있다.
도 24를 참조하면, 본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은 모니터링 셀 읽기 단계, 에러 검출 단계, 읽기 전압 변경 단계, 그리고 읽기 기준 전압 변경 단계를 포함한다. S610 단계에서, 불휘발성 메모리 장치는 외부로부터 읽기 명령어(read instruction)를 입력받는다. S620 단계에서, 불휘발성 메모리 장치는 선택 워드 라인의 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압(Vread')을 설정한다. S630 단계에서, 불휘발성 메모리 장치는 모니터링 셀에 대한 읽기 동작을 수행한다. S640 단계에서, 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 비교된다. 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 다른 경우에는 S650 단계가 수행된다. 모니터링 셀로부터 읽혀진 데이터와 기준 데이터가 동일한 경우에는 메모리 셀에 대한 읽기 동작이 수행된다.
S650 단계에서, 읽기 전압 변동 횟수(Vread' change cnt)가 기준 횟수(Reference cnt)를 초과하였는지 여부가 검출된다. 읽기 전압 변동 횟수가 기준 횟수를 초과하지 않은 경우에는 다시 S620 단계가 수행된다. 읽기 전압 변동 횟수가 기준 횟수를 초과한 경우에는 S660 단계가 수행된다. S660 단계에서, 읽기 기준 전압이 변화되고, 다시 S620 단계가 수행된다.
본 발명에 따른 실시 예에 있어서, 미리 설정된 읽기 전압(Vread')을 이용하여 모니터링 셀에 저장된 데이터를 읽는다. 모니터링 셀에 저장된 데이터가 정확하게 읽혀진 경우에는 설정된 읽기 전압(Vread')을 이용하여 메모리 셀에 대한 읽기 동작을 수행한다. 반면에, 모니터링 셀에 저장된 데이터가 정확하게 읽혀지지 않은 경우에는 읽기 전압(Vread')과 읽기 기준 전압을 변경시킨다. 읽기 전압(Vread')과 읽기 기준 전압을 변경시킴으로써 메모리 셀의 감소 또는 증가된 문턱 전압을 보상하는 것이 가능해진다.
도 25는 본 발명에 따른 플래시 메모리를 포함한 컴퓨팅 시스템(300)을 개략적으로 보여주는 블록도이다. 도 25를 참조하면, 컴퓨팅 시스템(300)은 프로세서(310), 메모리 컨트롤러(320), 입력 장치들(330), 출력 장치들(340), 플래시 메모리(350), 그리고 주 기억 장치(360)를 포함한다. 도면에서 실선은 데이터 또는 명령이 이동하는 시스템 버스(System bus)를 나타낸다.
메모리 컨트롤러(320)와 플래시 메모리(350)는 메모리 카드를 구성할 수 있다. 그리고, 프로세서(310), 입력 장치들(330), 출력 장치들(340), 그리고 주 기억 장치(360)는 메모리 카드를 기억 장치로 사용하는 호스트를 구성할 수 있다. 본 발명에 따른 컴퓨팅 시스템(300)은 입력 장치들(330)(키보드, 카메라 등)을 통해 외부로부터 데이터를 입력받는다. 입력된 데이터는 사용자에 의한 명령이거나 카메라 등에 의한 영상 데이터 등의 멀티 미디어 데이터일 수 있다. 입력된 데이터는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다.
프로세서(310)에 의한 처리 결과는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다. 출력 장치들(340)은 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된 데이터를 출력한다. 출력 장치들(340)은 디지털 데이터를 인간이 감지 가능한 형태로 출력한다. 예를 들어, 출력 장치(340)는 디스플레이 또는 스피커 등을 포함한다. 플래시 메모리(350)에는 본 발명에 따른 읽기 방법이 적용될 것이다. 플래시 메모리(350)의 신뢰도가 향상됨에 따라 컴퓨팅 시스템(300)의 집적도 및 신뢰도 역시 향상될 것이다.
플래시 메모리(350), 그리고/또는 메모리 컨트롤러(320)는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 플래시 메모리(350) 그리고/또는 컨트롤러(320)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
비록 도면에는 도시되지 않았지만 컴퓨팅 시스템(300)의 동작에 필요한 전원을 공급하기 위한 전원 공급부(Power supply)가 요구됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 그리고, 컴퓨팅 시스템(300)이 휴대용 기기(mobile device)인 경우, 컴퓨팅 시스템(300)의 동작 전원을 공급하기 위한 배터리(battery)가 추가로 요구될 것이다.
도 26은 본 발명에 따른 SSD 시스템의 구성을 간략히 보여주는 블록도이다. 도 26을 참조하면, SSD 시스템(400)은 SSD 컨트롤러(410)와 플래시 메모리들(420~423)을 포함한다.
본 발명에 따른 불휘발성 메모리 장치는 SSD(Solid State Drive)에도 적용될 수 있다. 최근 하드디스크 드라이브(HDD)를 교체해 나갈 것으로 예상되는 SSD 제품이 차세대 메모리 시장에서 각광을 받고 있다. SSD는 일반적인 하드 디스크 드라이브에서 사용되는 회전 접시 대신에 데이터를 저장하는데 플래시 메모리와 같은 메모리 칩들을 사용한 데이터 저장 장치이다. SSD는 기계적으로 움직이는 하드디스크 드라이브에 비해 속도가 빠르고 외부 충격에 강하며, 소비전력도 낮다는 장점을 가진다.
다시 도 26을 참조하면, 중앙처리장치(411)는 호스트로부터 명령어를 전달받아 호스트로부터의 데이터를 플래시 메모리에 저장할지 혹은 플래시 메모리의 저장 데이터를 독출하여 호스트로 전송할지의 여부를 결정하고 제어한다. ATA 인터페이스(412)는 상술한 중앙처리장치(411)의 제어에 따라 호스트 측과 데이터를 교환한다. ATA 인터페이스(212)는 S-ATA(serial ATA) 규격 및 P-ATA(parallel ATA) 규격을 포함한다. ATA 인터페이스(412)는 호스트 측으로부터 명령어 및 어드레스를 패치하여 CPU 버스를 통해서 중앙처리장치(411)로 전달한다. ATA 인터페이스(412)를 통해 호스트로부터 입력되는 데이터나 호스트로 전송되어야 할 데이터는 중앙처리장치(411)의 제어에 따라 CPU 버스를 경유하지 않고 SRAM 캐시(213)를 통해 전달된다.
SRAM 캐시(413)는 호스트와 플래시 메모리들(420~423) 간의 이동 데이터를 일시 저장한다. 또한 SRAM 캐시(413)는 중앙처리장치(411)에 의해서 운용될 프로그램을 저장하는 데에도 사용된다. SRAM 캐시(413)는 일종의 버퍼 메모리로 간주할 수 있으며, 반드시 SRAM으로 구성할 필요는 없다. 플래시 인터페이스(414)는 저장 장치로 사용되는 불 휘발성 메모리들과 데이터를 주고받는다. 플래시 인터페이스(414)는 낸드 플래시 메모리, One-NAND 플래시 메모리, 혹은 멀티-레벨 플래시 메모리를 지원하도록 구성될 수 있다. 본 발명에 따른 불휘발성 메모리 장치는 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 플래시 메모리 장치의 메모리 셀을 보여주는 단면도이다.
도 2는 전하 트랩(charge trap) 플래시 메모리 장치를 보여주는 단면도이다.
도 3은 메모리 셀의 문턱 전압 분포를 보여주는 그래프이다.
도 4는 도 3에 도시된 메모리 셀의 문턱 전압이 감소된 경우를 보여주는 그래프이다.
도 5는 3-비트 멀티 레벨 셀(MLC)의 문턱 전압 분포를 보여주는 그래프이다.
도 6은 도 5에 도시된 멀티 레벨 셀(MLC)의 문턱 전압이 감소된 경우를 보여주는 그래프이다.
도 7은 본 발명에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 8은 선택 메모리 셀이 이에 인접한 상위 워드 라인 및 하위 워드 라인에 의해 받는 영향을 설명하기 위한 도면이다.
도 9는 읽기 동작 시, 상위 워드 라인 및 하위 워드 라인에 인가되는 읽기 전압에 따른 선택 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다.
도 10은 본 발명에 따른 불휘발성 메모리 장치의 검증 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 11은 본 발명에 따른 불휘발성 메모리 장치의 제 1 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 12는 본 발명에 따른 불휘발성 메모리 장치의 제 2 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 13은 본 발명에 따른 불휘발성 메모리 장치의 제 3 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 14는 도 11 내지 도 13에 도시된 바이어스 조건에 따른 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다.
도 15는 본 발명에 따른 불휘발성 메모리 장치의 제 4 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 16은 본 발명에 따른 불휘발성 메모리 장치의 제 5 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 17은 본 발명에 따른 불휘발성 메모리 장치의 제 6 실시 예에 따른 읽기 동작 시의 바이어스 조건을 보여주는 도면이다.
도 18은 도 15 내지 도 17의 바이어스 조건에 따른 메모리 셀의 문턱 전압 변화를 보여주는 그래프이다.
도 19는 본 발명에 따른 불휘발성 메모리 장치의 제 8 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 20은 본 발명에 따른 불휘발성 메모리 장치의 제 9 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 21은 본 발명에 따른 불휘발성 메모리 장치의 제 10 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 22는 본 발명에 따른 불휘발성 메모리 장치의 제 11 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 23은 본 발명에 따른 불휘발성 메모리 장치의 제 12 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 24는 본 발명에 따른 불휘발성 메모리 장치의 제 13 실시 예에 따른 읽기 방법을 설명하기 위한 순서도이다.
도 25는 본 발명에 따른 플래시 메모리를 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 26은 본 발명에 따른 SSD 시스템의 구성을 간략히 보여주는 블록도이다.

Claims (13)

  1. 복수의 워드 라인에 연결되는 메모리 셀 어레이; 및
    읽기 동작 시에, 상기 복수의 워드 라인 중에서 선택 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하기 위한 전압 발생기를 포함하되,
    상기 전압 발생기는 상기 선택 워드 라인과의 인접 여부에 따라 상기 비선택 읽기 전압의 레벨을 달리하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 전압 발생기는 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 감소한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 낮은 비선택 읽기 전압을 제공하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 전압 발생기는 상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 증가한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 높은 비선택 읽기 전압을 제공하는 불휘발성 메모리 장치.
  4. 선택 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하여 제 1 읽기 동작을 수행하는 단계;
    상기 제 1 읽기 동작에서 오류가 발생하는지 여부를 검출하는 단계; 및
    상기 제 1 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 인접한 워드 라인의 전압을 변경하여 제 2 읽기 동작을 수행하는 단계를 포함하는 읽기 방법.
  5. 제 4 항에 있어서,
    상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 감소한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 낮은 비선택 읽기 전압을 제공하는 읽기 방법.
  6. 제 4 항에 있어서,
    상기 선택 워드 라인에 연결된 선택 메모리 셀의 문턱 전압이 증가한 경우, 상기 선택 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 적어도 하나에 나머지 비선택 워드 라인에 제공되는 비선택 읽기 전압보다 높은 비선택 읽기 전압을 제공하는 읽기 방법.
  7. 제 4 항에 있어서,
    상기 제 1 읽기 동작에서 오류가 발생하는지 여부는 오류 정정 회로(ECC)에 의해 검출되는 것을 특징으로 하는 읽기 방법.
  8. 제 4 항에 있어서,
    상기 제 1 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 상기 제 2 읽기 동작을 수행하는 단계를 더 포함하는 불휘발성 메모리 장치의 읽기 방법.
  9. 제 4 항에 있어서,
    상기 제 2 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 제 3 읽기 동작을 수행하는 단계를 더 포함하는 불휘발성 메모리 장치의 읽기 방법.
  10. 제 4 항에 있어서,
    상기 제 2 읽기 동작에서 오류가 발생한 경우에, 상기 선택 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과하였는지 여부를 검출하는 단계; 및
    상기 선택 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과한 경우에, 상기 선택 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 제 3 읽기 동작을 수행하는 단계를 더 포함하는 불휘발성 메모리 장치의 읽기 방법.
  11. 모니터링 워드 라인에 선택 읽기 전압을 제공하고, 비선택 워드 라인에 비선택 읽기 전압을 제공하여 읽기 동작을 수행하는 단계;
    상기 모니터링 워드 라인에 연결된 모니터링 셀에 저장된 데이터가 정상적으로 독출되는지 여부를 검출하는 단계; 및
    상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되지 않는 경우에, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압을 변경하여 상기 모니터링 셀에 대한 읽기 동작을 다시 수행하는 단계를 포함하는 읽기 방법.
  12. 제 11 항에 있어서,
    상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되는 경우에, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압과 동일한 레벨의 전압을 선택 워드 라인에 인접한 워드 라인에 제공하여 선택 메모리 셀에 대한 읽기 동작을 수행하는 단계를 포함하는 읽기 방법.
  13. 제 11 항에 있어서,
    상기 모니터링 셀에 저장된 데이터가 정상적으로 독출되지 않고, 상기 모니터링 워드 라인에 인접한 워드 라인의 전압 변경 횟수가 기준 횟수를 초과한 경우 에, 상기 모니터링 워드 라인에 제공되는 상기 선택 읽기 전압을 변경하여 상기 모니터링 셀에 대한 읽기 동작을 다시 수행하는 단계를 더 포함하는 읽기 방법.
KR20080113531A 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그것의 읽기 방법 KR101490426B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20080113531A KR101490426B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그것의 읽기 방법
US12/607,518 US8107295B2 (en) 2008-11-14 2009-10-28 Nonvolatile memory device and read method thereof
CN200910220889.3A CN101740129B (zh) 2008-11-14 2009-11-16 非易失性存储装置及其读取方法
US13/355,834 US8737129B2 (en) 2008-11-14 2012-01-23 Nonvolatile memory device and read method thereof
US14/280,920 US9224493B2 (en) 2008-11-14 2014-05-19 Nonvolatile memory device and read method thereof
US14/946,848 US9564237B2 (en) 2008-11-14 2015-11-20 Nonvolatile memory device and read method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080113531A KR101490426B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그것의 읽기 방법

Publications (2)

Publication Number Publication Date
KR20100054566A true KR20100054566A (ko) 2010-05-25
KR101490426B1 KR101490426B1 (ko) 2015-02-06

Family

ID=42171973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080113531A KR101490426B1 (ko) 2008-11-14 2008-11-14 불휘발성 메모리 장치 및 그것의 읽기 방법

Country Status (3)

Country Link
US (1) US8107295B2 (ko)
KR (1) KR101490426B1 (ko)
CN (1) CN101740129B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441856B2 (en) 2010-11-11 2013-05-14 Samsung Electronics Co., Ltd. Method of providing an operating voltage in a memory device and a memory controller for the memory device
US8705279B2 (en) 2011-10-26 2014-04-22 SK Hynix Inc. Nonvolatile memory device and reading method thereof
US11127475B2 (en) 2018-08-13 2021-09-21 SK Hynix Inc. Memory device controlling operating voltage of select transistor and method of operating the same
KR102458340B1 (ko) * 2021-11-22 2022-10-21 삼성전자주식회사 메모리 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737129B2 (en) * 2008-11-14 2014-05-27 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method thereof
KR101678907B1 (ko) * 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
JP2013122793A (ja) 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
US9147501B2 (en) * 2013-03-13 2015-09-29 Macronix International Co., Ltd. Retention logic for non-volatile memory
US9367391B2 (en) * 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
US10076517B2 (en) 2014-09-22 2018-09-18 Inserm (Institut National De La Santé Et De Ka Recherche Médicale Methods and pharmaceutical compositions for the treatment of fibrosis
KR102504294B1 (ko) * 2016-03-25 2023-02-28 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이에 대한 독출/검증 동작 방법
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system
CN110648710A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
KR102651440B1 (ko) * 2018-11-15 2024-03-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10910057B2 (en) * 2019-04-22 2021-02-02 Western Digital Technologies, Inc. CAM storage schemes and CAM read operations for detecting matching keys with bit errors
CN110223724A (zh) * 2019-05-10 2019-09-10 北京兆易创新科技股份有限公司 一种nand flash的读操作方法和装置
CN111344792B (zh) * 2020-02-10 2021-08-31 长江存储科技有限责任公司 包括多个部分并且用于降低编程干扰的存储器及其编程方法
CN114420185A (zh) * 2021-12-02 2022-04-29 长江存储科技有限责任公司 存储器及其读取操作方法、存储器系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829088B2 (ja) 2001-03-29 2006-10-04 株式会社東芝 半導体記憶装置
JP3884448B2 (ja) * 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
DE602006014987D1 (de) * 2005-10-14 2010-07-29 Sandisk Corp Verfahren zur gesteuerten programmierung von nichtflüchtigem speicher, der bitleitungskopplung aufweist
KR100660543B1 (ko) * 2005-10-24 2006-12-22 삼성전자주식회사 낸드형 플래시 메모리 장치 및 그 제조 방법
ATE494614T1 (de) * 2006-03-03 2011-01-15 Sandisk Corp Leseoperation für nichtflüchtige speicherung mit floating-gate-kopplungskompensation
KR100874911B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법
JP2009193631A (ja) 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
JP4856138B2 (ja) 2008-09-12 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
KR101618063B1 (ko) * 2009-06-10 2016-05-04 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 독출 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441856B2 (en) 2010-11-11 2013-05-14 Samsung Electronics Co., Ltd. Method of providing an operating voltage in a memory device and a memory controller for the memory device
US9378837B2 (en) 2010-11-11 2016-06-28 Samsung Electronics Co., Ltd. Method of providing an operating voltage in a memory device and a memory controller for the memory device
US8705279B2 (en) 2011-10-26 2014-04-22 SK Hynix Inc. Nonvolatile memory device and reading method thereof
US11127475B2 (en) 2018-08-13 2021-09-21 SK Hynix Inc. Memory device controlling operating voltage of select transistor and method of operating the same
KR102458340B1 (ko) * 2021-11-22 2022-10-21 삼성전자주식회사 메모리 장치

Also Published As

Publication number Publication date
US20100124119A1 (en) 2010-05-20
KR101490426B1 (ko) 2015-02-06
US8107295B2 (en) 2012-01-31
CN101740129A (zh) 2010-06-16
CN101740129B (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101490426B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
US9564237B2 (en) Nonvolatile memory device and read method thereof
KR101498669B1 (ko) 반도체 메모리 시스템 및 그것의 액세스 방법
US9747997B2 (en) Non-volatile memory devices and methods of operating the same
CN109785887B (zh) 非易失性存储器设备及其操作方法
KR102015906B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
KR101478149B1 (ko) 더미 트랜지스터를 갖는 플래시 메모리 장치
KR102585221B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR101414494B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
US20160335027A1 (en) Method of operating memory controller and data storage device including memory controller
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
JP5773367B2 (ja) メモリ装置およびメモリプログラミング方法
KR20100013844A (ko) 메모리 장치 및 메모리 데이터 판정 방법
US9466360B2 (en) Semiconductor device and method of operating the same
KR20110092091A (ko) 플래시 메모리 장치 및 그것의 읽기 방법
JP2009037619A (ja) メモリシステム及びその読み出し方法
US9496013B1 (en) Semiconductor device and operating method thereof
KR20130142417A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20190012771A (ko) 컨트롤러 및 그 동작 방법
US20160104540A1 (en) Non-volatile memory device and operating method thereof
US20150332783A1 (en) Method of operating semiconductor device
US9152497B2 (en) Data recovery from blocks with gate shorts
US8218371B2 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
KR101642930B1 (ko) 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20090082755A (ko) 플래시 메모리 장치 및 그것의 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6