CN111344792B - 包括多个部分并且用于降低编程干扰的存储器及其编程方法 - Google Patents

包括多个部分并且用于降低编程干扰的存储器及其编程方法 Download PDF

Info

Publication number
CN111344792B
CN111344792B CN202080000267.4A CN202080000267A CN111344792B CN 111344792 B CN111344792 B CN 111344792B CN 202080000267 A CN202080000267 A CN 202080000267A CN 111344792 B CN111344792 B CN 111344792B
Authority
CN
China
Prior art keywords
voltage
word line
memory
word lines
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000267.4A
Other languages
English (en)
Other versions
CN111344792A (zh
Inventor
宋雅丽
赵向南
崔莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111114137.6A priority Critical patent/CN113851169A/zh
Publication of CN111344792A publication Critical patent/CN111344792A/zh
Application granted granted Critical
Publication of CN111344792B publication Critical patent/CN111344792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器包括第一部分、第二部分和控制器。第一部分包括第一字线到第k字线。第二部分形成于第一部分以上并且包括第(k+1)字线到第m字线。在使用第x字线执行编程操作时，控制器用于向第一字线到第(x‑2)字线施加第一电压，向第(x‑1)字线施加第二电压，并且向第(x+1)施加第三电压。x、k和m是正整数。

Description

包括多个部分并且用于降低编程干扰的存储器及其编程方法
技术领域
本公开涉及存储器和编程方法，并且更具体而言，涉及包括多个部分并且用于降低编程干扰(program disturbance)的存储器及其编程方法。
背景技术
为了提高存储器的容量，已经开发出了具有三维结构的存储器。例如，当前可获得三维堆叠NAND闪速存储器。
存储器的三维结构可以包括多个层，从而在相同区域上存储更多数据。这种结构已经被证明对于提高存储器的容量是有效的。
然而，在提高层数时，编程干扰将变得更加显著。编程干扰将导致对存储器进行编程的更高故障率。此外，在使用具有多个层的存储器时还会发生通过电压干扰。
因而，在本领域需要一种用于在操作三维存储器时降低编程干扰和通过电压干扰的解决方案。
发明内容
一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第一字线到第(x-2)字线施加第一电压，向第(x-1)字线施加第二电压，并且向第(x+1)字线施加第三电压。x、k和m是正整数。
一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分形成于第一部分以下，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压，向第(x+1)字线施加第二电压，向第(x-1)字线施加第三电压，向第(m+1)字线到第(x-2)字线施加第四电压，并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。
一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和第二部分。第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第一字线到第(x-2)字线施加第一电压；向第(x-1)字线施加第二电压；并且向第(x+1)字线施加第三电压。
一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和形成于第一部分以下的第二部分。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压；向第(x+1)字线施加第二电压；向第(x-1)字线施加第三电压；向第(m+1)字线到第(x-2)字线施加第四电压；并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。
附图说明
对于本领域技术人员而言，在阅读了下文对通过各幅附图和绘图例示的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。
图1示出了根据实施例的存储器。
图2示出了在另一条件下操作的图1的存储器。
图3示出了根据另一实施例的存储器。
图4和图5示出了在其他条件下操作的图3的存储器。
图6示出了根据另一实施例的存储器。
图7示出了根据另一实施例的存储器。
图8示出了在另一条件下操作的图7的存储器。
图9示出了根据另一实施例的存储器。
图10示出了在另一条件下操作的图9的存储器。
图11示出了根据另一实施例的存储器。
图12示出了根据实施例的编程方法的流程图。
图13示出了根据另一实施例的编程方法的流程图。
具体实施方式
图1示出了根据实施例的存储器100。存储器100可以包括第一部分110、第二部分120和控制器190。第一部分110可以包括从底部到顶部的第一字线WL1到第k字线WLk。第二部分120可以被形成在第一部分110以上，并且包括从底部到顶部的第(k+1)字线WL(k+1)到第m字线WLm。
在本文中，在称字线被编程时，其可以指使用字线执行编程操作。本文所称的编程操作可以是用于对使用例如一组晶体管形成的存储单元进行编程的操作。
在使用第x字线WLx执行编程操作时，控制器190可以对第x字线WLx施加编程电压Vpgm；控制器190可以对第一字线WL1到第(x-2)字线WL(x-2)施加第一电压V1；控制器190可以对第(x-1)字线WL(x-1)施加第二电压V2；并且控制器190可以对第(x+1)字线WL(x+1)施加第三电压V3。x、k和m是正整数，1<k<m，并且3≤x。
如图1所示，在使用第x字线WLx执行编程操作并且x<m-1时，控制器190可以对第(x+2)字线WL(x+2)到第m字线WLm施加第四电压V4。
在图1中，作为示例，第x字线WLx位于第一部分110中；然而，在另一条件下，第x字线WLx可以位于第二部分120中。
图2示出了在另一条件下操作的图1的存储器100。在图2中，第x字线WLx位于第二部分120中。关于所施加的电压，图2可以与图1相似，并且因而不再重复。
图1和图2只是示例，并且上文提及的字线WL(x-2)、WL(x-1)、WL(x+1)和WL(x+2)中的每一者被允许位于第一部分110或第二部分120中。
关于存储器100，如果第x字线WLx处于第一部分110中，则第一电压V1可以具有第一电平，并且如果第x字线WLx处于第二部分120中，则第一电压V1可以具有第二电平，其中，第一电平可以低于第二电平。例如，图1中的第一电压V1可以具有比图2中的第一电压V1低的值。
图3示出了根据另一实施例的存储器300。关于存储器100和300，存储器300除了第一部分110和第二部分120之外，还可以包括第三部分130。
第三部分130可以被形成在第二部分120以上，并且包括从底部到顶部的第(m+1)字线WL(m+1)到第n字线WLn。如图3所示，在使用第x字线WLx执行编程操作并且m<n,并且x<(n-1)时，控制器190可以对第(x+2)字线WL(x+2)到第n字线WLn施加第四电压V4。
图4和图5示出了在其他条件下操作的图3的存储器300。在图3中，用于执行编程操作的第x字线WLx处于第一部分110中。在图4和图5中，第x字线WLx分别处于第二部分120和第三部分130中。
图3到图5只是示例，并且上文提及的字线WL(x-2)、WL(x-1)、WL(x+1)和WL(x+2)中的每一者被允许位于第一部分110、第二部分120或第三部分130中。
关于存储器300，如果第x字线WLx处于第一部分110中，则第一电压V1可以具有第一电平，如果第x字线WLx处于第二部分120中，则第一电压V1可以具有第二电平，并且如果第x字线WLx处于第三部分130中，则第一电压V1可以具有第三电平，其中，第一电平可以低于第二电平，并且第二电平可以低于第三电平。例如，图3中的第一电压V1可以具有比图4中的第一电压V1低的值，并且图4中的第一电压V1可以具有比图5中的第一电压V1低的值。
图6示出了根据另一实施例的存储器600。存储器600可以与图1和图2的存储器100相似。然而，图1和图2的结构可以仅包括一个堆栈(deck)，并且存储器600可以具有由两个堆栈构成的结构。换言之，存储器100可以具有一个堆栈的结构，并且存储器600可以具有两个堆栈的结构。如图6所示，第一部分110具有堆栈DECK1，并且第二部分120具有堆栈DECK2。两个堆栈DECK1和DECK2可以通过接头(joint)氧化物层OL分开。存储器600可以包括下伪字线DL、上伪字线DU和接头氧化物层OL。下伪字线DL可以形成于第一部分110以上。上伪字线DU可以形成于第二部分120以下。接头氧化物层OL可以形成于下伪字线DL和上伪字线DU之间。根据实施例，施加至一个堆栈的结构的电压可以与施加至两个堆栈的结构的电压相像。例如，施加至存储器600的字线的电压可以与施加至图1和图2的存储器100的字线的电压相像，并且不再对其重复描述。
图7和图8示出了根据另一实施例的在两种条件下操作的存储器700。存储器700包括第一部分710、第二部分720和控制器190。第一部分710可以包括从底部到顶部的第(m+1)字线WL(m+1)到第n字线WLn。第二部分720可以被形成在第一部分710以下，并且包括从底部到顶部的第(k+1)字线WL(k+1)到第m字线WLm。
在使用第x字线执行编程操作时，控制器190可以对第(x+2)字线WL(x+2)到第n字线WLn施加第一电压V71；控制器190可以对第(x+1)字线WL(x+1)施加第二电压V72；并且控制器190可以对第(x-1)字线WL(x-1)施加第三电压V73。
如果字线WLx如图7所示位于第二部分720中，则在使用第x字线执行编程操作时，控制器190可以对第(k+1)字线WL(k+1)到第(x-2)字线WL(x-2)施加第五电压V75。在图7中，x、k和m为整数，(k+2)<x<(m+1)。图7的条件可以基本上与图1的条件相似；然而提供图7是为了介绍图8到图11。
如果用于执行编程操作的字线WLx如图8所示位于第一部分710中，则可以如图7所示，由控制器190施加第一电压V71、第二电压V72和第三电压V73；然而，控制器190可以向第(m+1)字线WL(m+1)到第(x-2)字线WL(x-2)施加第四电压V74。控制器可以向第(k+1)字线WL(k+1)到第m字线WLm施加第五电压V75。在图8中，x、k和m为整数，0≤k<m，(m+2)<x<(n-1)。第五电压V75可以低于第四电压V74。
根据另一实施例，如图6所示，图7和图8中所示的第一部分710和第二部分720可以分别具有两个堆栈，并且两个堆栈可以通过接头氧化物层分开。如图6所示，这两个堆栈可以分别具有上伪字线和下伪字线。
图9示出了根据另一实施例的存储器900。图10示出了在另一条件下操作的图9的存储器900。
如图9所示，存储器900可以具有三个部分910、920和930。第一部分910和第二部分920可以与图7所示的部分710和720相似。第三部分930可以被形成在第一部分910以上，并且包括从底部到顶部的多个字线WL(n+1)到WLq。图9的条件可以与图7相似，其中，用于执行编程操作的字线WLx位于最下部分920中。控制器190可以向图9的多个字线WL(n+1)到WLq施加第一电压V71。变量q为整数，并且q>(n+1)。
图10的存储器900可以具有与图9所示的相同的结构。图10的条件可以与图8相似，其中，用于执行编程操作的字线WLx位于最下部分920以上的部分910中。施加至部分910和920的电压可以与施加至图8的部分710和720的电压相像。如图9所示，控制器190可以向部分930的多个字线WL(n+1)到WLq施加第一电压V71。
图11示出了根据另一实施例的存储器1100。存储器1100的第一部分1110和第二部分1120可以与图8的部分710和720相像，并且存储器1100可以进一步包括形成于第二部分1120以下的第三部分1130。相似地，可以使用第x字线WLx执行编程操作。因而，存储器1100可以包括三个部分，并且具有与图9和图10的存储器900相像的结构。如图11所示，第三部分1130可以包括从底部到顶部的第一字线WL1到第k字线WLk。控制器190可以向第一字线WL1到第k字线WLk施加第六电压V76。0<k，并且第六电压V76低于第五电压V75。
尽管各部分和字线的编号不同，但是图9到图11的存储器900和1100可以被视为在不同条件下操作的相同存储器。
在图9中，用于执行编程操作的字线(例如，WLx)位于三个部分中的最下部分中。
在图10中，用于执行编程操作的字线(例如，WLx)位于三个部分中的次最下部分中。
在图11中，用于执行编程操作的字线(例如，WLx)位于三个部分中的最上部分中。
如图9到图11所示，当用于执行编程操作的字线WLx位于不同部分中时，可以根据对应的部分，向在字线WLx以下的字线施加不同的电压。
在图9到图11的示例中，在电压之间的关系可以是V76<V75<V74。换言之，可以向位于与用于执行编程操作的字线(例如，WLx)相对应的部分以下的相同部分的字线施加相同电压，并且可以向处于较下位置的部分的字线施加较低电压。
图12示出了根据实施例的编程方法1200的流程图。编程方法1200可以用于操作图1和图2的存储器100以及图3到图5的存储器300。方法1200可以包括以下步骤。
步骤1210：在使用第x字线WLx执行编程操作时，向第一字线WL1到第(x-2)字线WL(x-2)施加第一电压V1；
步骤1220：向第(x-1)字线WL(x-1)施加第二电压V2；以及
步骤1230：向第(x+1)字线WL(x+1)施加第三电压V3。
在使用第x字线WLx执行编程操作时，可以执行步骤1210到步骤1230。此外，在使用第x字线WLx执行编程操作时，可以如图1到图5所示并且如上文所述，施加第四电压V4。在图1到图5所示的电压(例如，V1、V2、V3和V4)之间的关系可以如上文所述。
图13示出了根据实施例的编程方法1300的流程图。可以使用编程方法1300操作图8的存储器700、图9和图10的存储器900以及图11的存储器1100。方法1300可以包括以下步骤。
步骤1310：在使用第x字线WLx执行编程操作时，向第(x+2)字线WL(x+2)到第n字线WLn施加第一电压V71；
步骤1320：向第(x+1)字线WL(x+1)施加第二电压V72；
步骤1330：向第(x-1)字线WL(x-1)施加第三电压V73；
步骤1340：向第(m+1)字线WL(m+1)到第(x-2)字线WL(x-2)施加第四电压V74；以及
步骤1350：向第(k+1)字线WL(k+1)到第m字线WLm施加第五电压V75。
在使用第x字线WLx执行编程操作时，可以执行步骤1310到步骤1350。此外，在使用第x字线WLx执行编程操作时，可以如图11所示并且如上文所述，施加第六电压V76。在图7到图11所示的电压(例如，V71、V72、V73、V74和V76)之间的关系可以如上文所述。
总之，根据模拟和实验，通过使用被划分为具有多个部分的存储器并且根据部分来向存储器的字线施加电压，可以降低编程干扰和通过电压干扰。此外，通过使用相同的电压源来向相同部分的字线或者向不同部分的字线施加电压，可以需要更少的电压源，并且系统的面积可以更小。因而，能够减少本领域的问题。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对器件和方法做出很多修改和变更。相应地，应当将上文的公开内容视为仅由所附权利要求的界限来限定。

Claims (18)

1.一种存储器，包括：
包括从底部到顶部的第一字线到第k字线的第一部分；以及
形成于所述第一部分以上、并且包括从底部到顶部的第(k+1)字线到第m字线的第二部分；以及
控制器，其被配置为：在使用第x字线执行编程操作时，向所述第一字线到第(x-2)字线施加第一电压，向第(x-1)字线施加第二电压，向第(x+1)字线施加第三电压，并且向其余的字线施加第四电压；
其中，x、k和m是正整数，1<k<m并且3≤x；
如果所述第x字线处于所述第一部分中，则所述第一电压具有第一电平；
如果所述第x字线处于所述第二部分中，则所述第一电压具有第二电平；并且其中，所述第一电平低于所述第二电平。
2.根据权利要求1所述的存储器，其中，所述控制器还被配置为：在使用所述第x字线执行所述编程操作并且x<(m-1)时，向第(x+2)字线到所述第m字线施加所述第四电压。
3.根据权利要求1所述的存储器，还包括形成于所述第二部分以上、并且包括从底部到顶部的第(m+1)字线到第n字线的第三部分，其中，所述控制器还被配置为：在使用所述第x字线执行所述编程操作、m<n并且x<(n-1)时，向第(x+2)字线到所述第n字线施加所述第四电压。
4.根据权利要求3所述的存储器，其中：
如果所述第x字线处于所述第三部分中，则所述第一电压具有第三电平；并且
所述第二电平低于所述第三电平。
5.根据权利要求1所述的存储器，还包括：
形成于所述第一部分以上的下伪字线；
形成于所述第二部分以下的上伪字线；
形成于所述下伪字线和所述上伪字线之间的接头氧化物层；
其中，所述存储器具有两个堆栈的结构。
6.一种存储器，包括：
包括从底部到顶部的第(m+1)字线到第n字线的第一部分；以及
形成于所述第一部分以下、并且包括从底部到顶部的第(k+1)字线到第m字线的第二部分；以及
控制器，其被配置为：在使用第x字线执行编程操作时，向第(x+2)字线到所述第n字线施加第一电压，向第(x+1)字线施加第二电压，向第(x-1)字线施加第三电压，向所述第(m+1)字线到第(x-2)字线施加第四电压，并且向所述第(k+1)字线到所述第m字线施加第五电压；
其中，x、k和m是整数，0≤k<m，(m+2)<x<(n-1)并且所述第五电压低于所述第四电压。
7.根据权利要求6所述的存储器，还包括形成于所述第二部分以下、并且包括从底部到顶部的第一字线到第k字线的第三部分，其中，所述控制器还被配置为：在使用所述第x字线执行所述编程操作、0<k时，向所述第一字线到所述第k字线施加第六电压，并且所述第六电压低于所述第五电压。
8.根据权利要求6所述的存储器，还包括形成于所述第一部分以上并且包括多个字线的第三部分，其中，所述控制器还被配置为：在使用所述第x字线执行所述编程操作时，向所述多个字线施加所述第一电压。
9.根据权利要求6所述的存储器，还包括：
形成于所述第一部分以下的上伪字线；
形成于所述第二部分以上的下伪字线；以及
形成于所述上伪字线和所述下伪字线之间的接头氧化物层；
其中，所述存储器具有两个堆栈的结构。
10.一种存储器的编程方法，所述存储器包括第一部分和第二部分，所述第一部分包括从底部到顶部的第一字线到第k字线，所述第二部分形成于所述第一部分以上、并且包括从底部到顶部的第(k+1)字线到第m字线，所述编程方法包括：
在使用第x字线执行编程操作时，向所述第一字线到第(x-2)字线施加第一电压；
向第(x-1)字线施加第二电压；
向第(x+1)字线施加第三电压；以及
向其余的字线施加第四电压；
其中，x、k和m是正整数，1<k<m并且3≤x；
如果所述第x字线处于所述第一部分中，则所述第一电压具有第一电平；如果所述第x字线处于所述第二部分中，则所述第一电压具有第二电平；并且所述第一电平低于所述第二电平。
11.根据权利要求10所述的编程方法，还包括：
向第(x+2)字线到所述第m字线施加所述第四电压；并且
其中，x<(m-1)。
12.根据权利要求10所述的编程方法，其中，所述存储器还包括形成于所述第二部分以上的第三部分，所述第三部分包括从底部到顶部的第(m+1)字线到第n字线，并且所述编程方法还包括：
向第(x+2)字线到所述第n字线施加所述第四电压；
其中，m<n，并且x<(n-1)。
13.根据权利要求12所述的编程方法，其中：
如果所述第x字线处于所述第三部分中，则所述第一电压具有第三电平；并且
所述第二电平低于所述第三电平。
14.根据权利要求10所述的编程方法，其中，所述存储器还包括：
形成于所述第一部分以上的下伪字线；
形成于所述第二部分以下的上伪字线；
形成于所述下伪字线和所述上伪字线之间的接头氧化物层；
其中，所述存储器具有两个堆栈的结构。
15.一种存储器的编程方法，所述存储器包括第一部分和形成于所述第一部分以下的第二部分，所述第一部分包括从底部到顶部的第(m+1)字线到第n字线，所述第二部分包括从底部到顶部的第(k+1)字线到第m字线，所述编程方法包括：
在使用第x字线执行编程操作时，向第(x+2)字线到所述第n字线施加第一电压；
向第(x+1)字线施加第二电压；
向第(x-1)字线施加第三电压；
向所述第(m+1)字线到第(x-2)字线施加第四电压；以及
向所述第(k+1)字线到所述第m字线施加第五电压；
其中，x、k和m是整数，0≤k<m，(m+2)<x<(n-1)并且所述第五电压低于所述第四电压。
16.根据权利要求15所述的编程方法，其中，所述存储器还包括形成于所述第二部分以下的第三部分，所述第三部分包括从底部到顶部的第一字线到第k字线，并且所述编程方法还包括：
向所述第一字线到所述第k字线施加第六电压；
其中，0<k，并且所述第六电压低于所述第五电压。
17.根据权利要求15所述的编程方法，其中，所述存储器还包括形成于所述第一部分以上的第三部分，所述第三部分包括多个字线，并且所述编程方法还包括：
向所述第三部分的所述多个字线施加所述第一电压。
18.根据权利要求15所述的编程方法，其中，所述存储器还包括：
形成于所述第一部分以下的上伪字线；
形成于所述第二部分以上的下伪字线；以及
形成于所述上伪字线和所述下伪字线之间的接头氧化物层；
其中，所述存储器具有两个堆栈的结构。
CN202080000267.4A 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法 Active CN111344792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111114137.6A CN113851169A (zh) 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/074580 WO2021159223A1 (en) 2020-02-10 2020-02-10 Memory including plurality of portions and used for reducing program disturbance and program method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111114137.6A Division CN113851169A (zh) 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法

Publications (2)

Publication Number Publication Date
CN111344792A CN111344792A (zh) 2020-06-26
CN111344792B true CN111344792B (zh) 2021-08-31

Family

ID=71187729

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080000267.4A Active CN111344792B (zh) 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法
CN202111114137.6A Pending CN113851169A (zh) 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111114137.6A Pending CN113851169A (zh) 2020-02-10 2020-02-10 包括多个部分并且用于降低编程干扰的存储器及其编程方法

Country Status (6)

Country Link
US (5) US11195590B2 (zh)
JP (2) JP7326582B2 (zh)
KR (1) KR20220019052A (zh)
CN (2) CN111344792B (zh)
TW (1) TWI744846B (zh)
WO (1) WO2021159223A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
CN101567213A (zh) * 2008-04-14 2009-10-28 三星电子株式会社 Nand闪速存储器件及其操作方法
CN101740129A (zh) * 2008-11-14 2010-06-16 三星电子株式会社 非易失性存储装置及其读取方法
CN102789814A (zh) * 2011-05-20 2012-11-21 海力士半导体有限公司 非易失性存储器件的编程方法
CN104916319A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体存储装置
CN108281166A (zh) * 2017-01-05 2018-07-13 爱思开海力士有限公司 存储装置及其操作方法
CN110189784A (zh) * 2018-02-22 2019-08-30 三星电子株式会社 存储器装置
CN110689913A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 非易失性存储器装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595901B2 (ja) * 2010-12-28 2014-09-24 株式会社東芝 不揮発性半導体記憶装置
KR20130074294A (ko) * 2011-12-26 2013-07-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US9171627B2 (en) * 2012-04-11 2015-10-27 Aplus Flash Technology, Inc. Non-boosting program inhibit scheme in NAND design
CN105427883B (zh) * 2014-09-09 2018-09-14 旺宏电子股份有限公司 用于三维与非门高速缓存的预读方法及写入方法
US9286987B1 (en) * 2014-09-09 2016-03-15 Sandisk Technologies Inc. Controlling pass voltages to minimize program disturb in charge-trapping memory
KR20160039960A (ko) * 2014-10-02 2016-04-12 에스케이하이닉스 주식회사 더미 메모리 셀을 포함하는 반도체 메모리 장치 및 그것의 프로그램 방법
KR20160136675A (ko) * 2015-05-20 2016-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US20190006021A1 (en) * 2017-06-29 2019-01-03 Sandisk Technologies Llc Leakage detection for inter-block sgd-wl shorts in storage devices
US10325665B2 (en) * 2017-12-08 2019-06-18 Intel Corporation Block by deck operations for NAND memory
JP2019109952A (ja) * 2017-12-19 2019-07-04 東芝メモリ株式会社 半導体記憶装置
CN109979509B (zh) * 2019-03-29 2020-05-08 长江存储科技有限责任公司 一种三维存储器及其编程操作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
CN101567213A (zh) * 2008-04-14 2009-10-28 三星电子株式会社 Nand闪速存储器件及其操作方法
CN101740129A (zh) * 2008-11-14 2010-06-16 三星电子株式会社 非易失性存储装置及其读取方法
CN102789814A (zh) * 2011-05-20 2012-11-21 海力士半导体有限公司 非易失性存储器件的编程方法
CN104916319A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体存储装置
CN108281166A (zh) * 2017-01-05 2018-07-13 爱思开海力士有限公司 存储装置及其操作方法
CN110189784A (zh) * 2018-02-22 2019-08-30 三星电子株式会社 存储器装置
CN110689913A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 非易失性存储器装置

Also Published As

Publication number Publication date
TW202131335A (zh) 2021-08-16
US20240096428A1 (en) 2024-03-21
CN113851169A (zh) 2021-12-28
US11594288B2 (en) 2023-02-28
WO2021159223A1 (en) 2021-08-19
TWI744846B (zh) 2021-11-01
JP2022542347A (ja) 2022-10-03
US20230162804A1 (en) 2023-05-25
US11875862B2 (en) 2024-01-16
JP7326582B2 (ja) 2023-08-15
CN111344792A (zh) 2020-06-26
US11195590B2 (en) 2021-12-07
US20210249091A1 (en) 2021-08-12
US11568941B2 (en) 2023-01-31
US20220028465A1 (en) 2022-01-27
US20210407599A1 (en) 2021-12-30
JP2023153181A (ja) 2023-10-17
KR20220019052A (ko) 2022-02-15

Similar Documents

Publication Publication Date Title
CN109427397B (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
KR20080078192A (ko) 메모리 소자의 독출 방법
US8605514B2 (en) Nonvolatile semiconductor memory device
CN109961820A (zh) 非易失性存储器装置和在其中编程的方法
US10373972B2 (en) Vertical memory devices and methods of manufacturing vertical memory devices
KR102273185B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 구동 방법
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
US10838726B1 (en) Asynchronous FIFO buffer for redundant columns in memory device
EP3772062A1 (en) Non-volatile memory device and operating method of the same
KR20170094659A (ko) 메모리 칩 및 이의 동작 방법
CN114664354A (zh) 执行擦除操作以保持数据可靠性的存储器件
US7864590B2 (en) Non-volatile memory device and method of operating the same
JP2022020276A (ja) 半導体記憶装置
CN111344792B (zh) 包括多个部分并且用于降低编程干扰的存储器及其编程方法
CN106782654B (zh) 半导体存储装置及其操作方法
JP2014235757A (ja) コントローラ
US20220246633A1 (en) Memory device and method of controlling memory device
US9633720B2 (en) Semiconductor memory device
US11978501B2 (en) Semiconductor memory device and method
CN115641886A (zh) 存储器装置及其操作方法
CN116110471A (zh) 闪存设备及其数据恢复读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant