JP3884448B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3884448B2 JP3884448B2 JP2004146112A JP2004146112A JP3884448B2 JP 3884448 B2 JP3884448 B2 JP 3884448B2 JP 2004146112 A JP2004146112 A JP 2004146112A JP 2004146112 A JP2004146112 A JP 2004146112A JP 3884448 B2 JP3884448 B2 JP 3884448B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- data
- voltage
- read
- pass voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
前記メモリセルユニット内の選択メモリセルにそのデータに応じてメモリセルがオン又はオフになる読み出し電圧を印加し、残りの非選択メモリセルにそのデータによらずメモリセルがオンするパス電圧を印加し、前記選択トランジスタをオンにして、前記データ転送線と基準電位線との間の電流の有無又は大小を検出して前記選択メモリセルのデータを判定するデータ読み出しモードを有しかつ、
前記データ読み出しモードにおいて、前記選択メモリセルのソース側にある非選択メモリセルに印加されるパス電圧はその非選択メモリセルの数が多い程高く設定される。
図1は、実施の形態1によるNAND型EEPROMの構成を示し、図2及び図3はメモリセルアレイ1とこれに接続されるセンスアンプ回路3の構成を示している。セルアレイ1は、図2に示すように、直列接続された複数のメモリセルを含むメモリセルユニット(即ちNANDセルユニット)NUをロウ方向及びカラム方向にそれぞれ複数個ずつ配列して構成される。
=(Ith・nk/βcell)[1/(Vread1/z −Vthw−V0)
−1/(Vread1/z−Vthe−V0)] …(1)
式(1)は、例えば、Vthw=1V,Vthe=−2Vとしたとき、中括弧内の第1項に比べて小さい第2項を無視することができる。従って式(1)は近似的に、下記式(2)で表すことができる。
ΔVD〜Ith・nk/[βcell・(Vread1/z−Vthw−V0)] …(2)
即ち、しきい値変動ΔVthが(Vread1/z−Vthw−V0)に逆比例するという近似式が得られる。選択セルのソース側電位は、Ithの一定電流を流している場合には変化しない。従って、ドレイン電圧によるしきい値低下効果(Drain−Induced Barrier Lowering)による選択セルのしきい値低下ΔVthは、ΔVDに比例するため、図11の実験特性を説明できることになる。
(g)読み出し時の判定しきい値と、“0”,“1”データのしきい値分布との間の分離電圧幅を大きく確保できる。言い換えれば、データ判定マージンを大きく確保することができ、従って誤読み出し頻度を小さくすることができる。よって、選択メモリセルのしきい値が判定しきい値より高い場合の読み出し電流を一定としたままで、選択メモリセルのしきい値が判定しきい値より低い場合の読み出し電流を増大させ、読み出し速度を高速化することができる。
次に、読み出し電流を実施の形態1とは逆に、共通ソース線SLからビット線BLの方向に流すようにした実施の形態2を説明する。図1〜図6Cに示したEEPROMの構成は、実施の形態1と同様であり、図9,10に示したVread発生回路の構成もそのまま用いられる。
上記各実施の形態で説明したEEPROMフラッシュメモリは、種々の電子機器に着脱可能に装着されるフラッシュメモリカードとして、或いはその他のフラッシュメモリシステムとして、種々の用途に適用可能である。
Claims (5)
- 複数個直列接続された電気的書き換え可能なメモリセルを有し、その直列接続されたメモリセルの両端がそれぞれ選択トランジスタを介してデータ転送線及び基準電位線に接続されるメモリセルユニットを備え、
前記メモリセルユニット内の選択メモリセルにそのデータに応じてメモリセルがオン又はオフになる読み出し電圧を印加し、残りの非選択メモリセルにそのデータによらずメモリセルがオンするパス電圧を印加し、前記選択トランジスタをオンにして、前記データ転送線と基準電位線との間の電流の有無又は大小を検出して前記選択メモリセルのデータを判定するデータ読み出しモードを有しかつ、
前記データ読み出しモードにおいて、前記選択メモリセルのソース側にある非選択メモリセルに印加されるパス電圧はその非選択メモリセルの数が多い程高く設定される
ことを特徴とする半導体記憶装置。 - 複数個直列接続された電気的書き換え可能なメモリセルを有し、その直列接続されたメモリセルの両端がそれぞれ選択トランジスタを介してデータ転送線及び基準電位線に接続されるメモリセルユニットを備え、
前記メモリセルユニット内の選択メモリセルにそのデータに応じてメモリセルがオン又はオフになる読み出し電圧を印加し、残りの非選択メモリセルにそのデータによらずメモリセルがオンするパス電圧を印加し、前記選択トランジスタをオンにして、前記データ転送線と基準電位線との間の電流の有無又は大小を検出して前記選択メモリセルのデータを判定するデータ読み出しモードを有しかつ、
前記データ読み出しモードにおいて、前記選択メモリセルのドレイン側にある非選択メモリセルに印加される第1のパス電圧と、ソース側にある非選択メモリセルに印加される第2のパス電圧がそれぞれ、前記選択メモリセルの前記メモリセルユニット内の位置に応じて切り換えられる
ことを特徴とする半導体記憶装置。 - 前記第1のパス電圧は、前記選択メモリセルのドレイン側にある非選択メモリセルの数が多い程高く設定され、前記第2のパス電圧は、前記選択メモリセルのソース側にある非選択メモリセルの数が多い程高く設定される
ことを特徴とする請求項2記載の半導体記憶装置。 - 制御ゲートがそれぞれ異なるデータ制御線に接続された、複数個直列接続された電気的書き換え可能なメモリセルを有し、その両端がそれぞれ選択トランジスタを介してデータ転送線と基準電位線に接続されるメモリセルユニットと、
動作モードに応じて前記データ制御線に与えられる種々の制御電圧を発生する内部電圧発生回路と、
アドレス入力に応じて、前記内部電圧発生回路が出力する電圧を転送して前記データ制御線を駆動するデータ制御線駆動回路と、
前記データ転送線に接続されて、前記メモリセルユニットを貫通する読み出し電流を検出することによって選択メモリセルのデータを判定するセンスアンプ回路とを備え、
前記内部電圧発生回路は、データ読み出し時に選択データ制御線により駆動される選択メモリセルのドレイン側にある非選択データ制御線に与えるための、データ制御線の選択アドレスに応じてレベルが切り換えられる第1のパス電圧を出力する第1のパス電圧発生回路と、データ読み出し時に選択データ制御線より駆動される選択メモリセルのソース側にある非選択データ制御線に与えるための、データ制御線の選択アドレスに応じてレベルが切り換えられる第2のパス電圧を出力する第2のパス電圧発生回路とを有する
ことを特徴とする半導体記憶装置。 - 前記第1のパス電圧は、前記選択メモリセルのドレイン側にある非選択データ制御線数が多い程高く設定され、第2のパス電圧は、前記選択メモリセルのソース側にある非選択データ制御線数が多い程高く設定される
ことを特徴とする請求項4記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146112A JP3884448B2 (ja) | 2004-05-17 | 2004-05-17 | 半導体記憶装置 |
US10/887,924 US7009881B2 (en) | 2004-05-17 | 2004-07-12 | Semiconductor memory device |
US10/892,098 US7050346B2 (en) | 2003-07-29 | 2004-07-16 | Non-volatile semiconductor memory device and electric device with the same |
KR1020050040521A KR100731709B1 (ko) | 2004-05-17 | 2005-05-16 | 반도체 기억 장치 및 전자 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146112A JP3884448B2 (ja) | 2004-05-17 | 2004-05-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327409A JP2005327409A (ja) | 2005-11-24 |
JP3884448B2 true JP3884448B2 (ja) | 2007-02-21 |
Family
ID=35309244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146112A Expired - Fee Related JP3884448B2 (ja) | 2003-07-29 | 2004-05-17 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7009881B2 (ja) |
JP (1) | JP3884448B2 (ja) |
KR (1) | KR100731709B1 (ja) |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0632896B2 (ja) * | 1987-08-11 | 1994-05-02 | アミテック株式会社 | 矩形枠体用研削装置 |
US6858135B2 (en) * | 2002-11-15 | 2005-02-22 | Advanced Research And Technology Institute, Inc. | Hydrophilic monolithic columns for separation of saccharide mixtures |
JP4331070B2 (ja) * | 2004-08-06 | 2009-09-16 | 株式会社東芝 | 半導体記憶装置 |
US7196940B1 (en) * | 2004-10-22 | 2007-03-27 | Xilinx, Inc. | Method and apparatus for a multiplexed address line driver |
KR100684873B1 (ko) * | 2004-11-22 | 2007-02-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 |
US7242630B2 (en) * | 2004-12-30 | 2007-07-10 | Stmicroelectronics Pvt. Ltd. | Memory device with reduced leakage current |
JP4746326B2 (ja) * | 2005-01-13 | 2011-08-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100648289B1 (ko) * | 2005-07-25 | 2006-11-23 | 삼성전자주식회사 | 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 |
US20070047327A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Erase method for flash memory |
JP4988190B2 (ja) * | 2005-12-02 | 2012-08-01 | 富士通セミコンダクター株式会社 | 不揮発性半導体メモリ |
US7262994B2 (en) * | 2005-12-06 | 2007-08-28 | Sandisk Corporation | System for reducing read disturb for non-volatile storage |
US7349258B2 (en) * | 2005-12-06 | 2008-03-25 | Sandisk Corporation | Reducing read disturb for non-volatile storage |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
US7499319B2 (en) * | 2006-03-03 | 2009-03-03 | Sandisk Corporation | Read operation for non-volatile storage with compensation for coupling |
WO2007126665A1 (en) * | 2006-04-12 | 2007-11-08 | Sandisk Corporation | Reducing the impact of program disturb during read |
JP4843362B2 (ja) * | 2006-04-27 | 2011-12-21 | 株式会社東芝 | 半導体記憶装置 |
US7440331B2 (en) * | 2006-06-01 | 2008-10-21 | Sandisk Corporation | Verify operation for non-volatile storage using different voltages |
TWI333210B (en) * | 2006-06-01 | 2010-11-11 | Sandisk Corp | Non-volatile storage system and verify operation for non-volatile storage using different voltages |
US7457163B2 (en) * | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
US7450421B2 (en) * | 2006-06-02 | 2008-11-11 | Sandisk Corporation | Data pattern sensitivity compensation using different voltage |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
TWI335596B (en) * | 2006-06-02 | 2011-01-01 | Sandisk Corp | Method and system for data pattern sensitivity compensation using different voltage |
JP2008052808A (ja) | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US7684243B2 (en) | 2006-08-31 | 2010-03-23 | Micron Technology, Inc. | Reducing read failure in a memory device |
JP4997882B2 (ja) * | 2006-09-05 | 2012-08-08 | ソニー株式会社 | 不揮発性半導体記憶装置およびその書き込み方法 |
US8184478B2 (en) * | 2006-09-27 | 2012-05-22 | Sandisk Technologies Inc. | Apparatus with reduced program disturb in non-volatile storage |
US8189378B2 (en) * | 2006-09-27 | 2012-05-29 | Sandisk Technologies Inc. | Reducing program disturb in non-volatile storage |
US7697338B2 (en) * | 2006-11-16 | 2010-04-13 | Sandisk Corporation | Systems for controlled boosting in non-volatile memory soft programming |
US7535763B2 (en) * | 2006-11-16 | 2009-05-19 | Sandisk Corporation | Controlled boosting in non-volatile memory soft programming |
KR100833426B1 (ko) * | 2006-12-04 | 2008-05-29 | 주식회사 하이닉스반도체 | 비휘발성 판독 전용 메모리 및 이의 형성 방법 |
US7623387B2 (en) * | 2006-12-12 | 2009-11-24 | Sandisk Corporation | Non-volatile storage with early source-side boosting for reducing program disturb |
US7623386B2 (en) * | 2006-12-12 | 2009-11-24 | Sandisk Corporation | Reducing program disturb in non-volatile storage using early source-side boosting |
US7499325B2 (en) * | 2006-12-21 | 2009-03-03 | Intel Corporation | Flash memory device with improved erase operation |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
TWI380311B (en) * | 2006-12-29 | 2012-12-21 | Sandisk Technologies Inc | Systems and methods for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7440324B2 (en) * | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Apparatus with alternating read mode |
US7518923B2 (en) | 2006-12-29 | 2009-04-14 | Sandisk Corporation | Margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7450430B2 (en) * | 2006-12-29 | 2008-11-11 | Sandisk Corporation | Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages |
US7495962B2 (en) * | 2006-12-29 | 2009-02-24 | Sandisk Corporation | Alternating read mode |
US7468918B2 (en) * | 2006-12-29 | 2008-12-23 | Sandisk Corporation | Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data |
ATE475186T1 (de) * | 2006-12-29 | 2010-08-15 | Sandisk Corp | Lesen einer nichtflüchtigen speicherzelle unter berücksichtigung des speicherstatus einer benachbarten speicherzelle |
US7463531B2 (en) * | 2006-12-29 | 2008-12-09 | Sandisk Corporation | Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages |
US7433241B2 (en) * | 2006-12-29 | 2008-10-07 | Sandisk Corporation | Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data |
US7554853B2 (en) * | 2006-12-30 | 2009-06-30 | Sandisk Corporation | Non-volatile storage with bias based on selective word line |
US7468919B2 (en) * | 2006-12-30 | 2008-12-23 | Sandisk Corporation | Biasing non-volatile storage based on selected word line |
US7583539B2 (en) * | 2006-12-30 | 2009-09-01 | Sandisk Corporation | Non-volatile storage with bias for temperature compensation |
US7583535B2 (en) * | 2006-12-30 | 2009-09-01 | Sandisk Corporation | Biasing non-volatile storage to compensate for temperature variations |
US7468920B2 (en) | 2006-12-30 | 2008-12-23 | Sandisk Corporation | Applying adaptive body bias to non-volatile storage |
US7525843B2 (en) * | 2006-12-30 | 2009-04-28 | Sandisk Corporation | Non-volatile storage with adaptive body bias |
US7609559B2 (en) * | 2007-01-12 | 2009-10-27 | Micron Technology, Inc. | Word line drivers having a low pass filter circuit in non-volatile memory device |
US7400521B1 (en) * | 2007-01-12 | 2008-07-15 | Qimoda Ag | Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell |
KR100875538B1 (ko) * | 2007-02-27 | 2008-12-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 및 소거 방법 |
US7606079B2 (en) * | 2007-04-25 | 2009-10-20 | Sandisk Corporation | Reducing power consumption during read operations in non-volatile storage |
US7440327B1 (en) | 2007-04-25 | 2008-10-21 | Sandisk Corporation | Non-volatile storage with reduced power consumption during read operations |
US7460404B1 (en) * | 2007-05-07 | 2008-12-02 | Sandisk Corporation | Boosting for non-volatile storage using channel isolation switching |
US7463522B2 (en) * | 2007-05-07 | 2008-12-09 | Sandisk Corporation | Non-volatile storage with boosting using channel isolation switching |
US7577026B2 (en) * | 2007-05-07 | 2009-08-18 | Sandisk Corporation | Source and drain side early boosting using local self boosting for non-volatile storage |
JP4504397B2 (ja) | 2007-05-29 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
US7719901B2 (en) | 2007-06-05 | 2010-05-18 | Micron Technology, Inc. | Solid state memory utilizing analog communication of data values |
KR101301140B1 (ko) * | 2007-07-13 | 2013-09-03 | 삼성전자주식회사 | 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법 |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
US20090129166A1 (en) * | 2007-11-15 | 2009-05-21 | Eduardo Maayan | Method, circuit and system for sensing a cell in a non-volatile memory array |
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
JP2009163782A (ja) * | 2007-12-13 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
US7995392B2 (en) | 2007-12-13 | 2011-08-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of shortening erase time |
US7898851B2 (en) * | 2007-12-19 | 2011-03-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device which includes memory cell having charge accumulation layer and control gate |
KR101391356B1 (ko) * | 2007-12-26 | 2014-05-02 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 동작 방법 |
US7916544B2 (en) | 2008-01-25 | 2011-03-29 | Micron Technology, Inc. | Random telegraph signal noise reduction scheme for semiconductor memories |
JP2009193631A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8051240B2 (en) * | 2008-05-09 | 2011-11-01 | Sandisk Technologies Inc. | Compensating non-volatile storage using different pass voltages during program-verify and read |
JP4856138B2 (ja) * | 2008-09-12 | 2012-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7903461B2 (en) * | 2008-09-22 | 2011-03-08 | Micron Technology, Inc. | Sensing for memory read and program verify operations in a non-volatile memory device |
KR101504339B1 (ko) * | 2008-11-03 | 2015-03-24 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US8737129B2 (en) | 2008-11-14 | 2014-05-27 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and read method thereof |
KR101490426B1 (ko) | 2008-11-14 | 2015-02-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
JP2010134983A (ja) * | 2008-12-03 | 2010-06-17 | Toshiba Corp | デプレッションタイプnandフラッシュメモリ |
KR101543325B1 (ko) | 2008-12-17 | 2015-08-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 이의 독출 방법 |
KR100968467B1 (ko) * | 2008-12-30 | 2010-07-07 | 주식회사 하이닉스반도체 | 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치 |
US8194455B2 (en) | 2009-02-06 | 2012-06-05 | Samsung Electronics Co., Ltd. | Methods for programming nonvolatile memory devices |
JP2010198685A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 不揮発性半導体メモリ |
US8259506B1 (en) * | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
JP2011086364A (ja) * | 2009-09-17 | 2011-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8009478B2 (en) * | 2009-10-05 | 2011-08-30 | Micron Technology, Inc. | Non-volatile memory apparatus and methods |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101692451B1 (ko) | 2010-05-24 | 2017-01-04 | 삼성전자주식회사 | 메모리 반도체 장치 및 그 동작 방법 |
US8391068B2 (en) * | 2010-12-20 | 2013-03-05 | Texas Instruments Incorporated | Adaptive programming for flash memories |
US8929139B2 (en) | 2011-04-13 | 2015-01-06 | Macronix International Co., Ltd. | Method and apparatus for leakage suppression in flash memory |
JP5017480B1 (ja) * | 2011-05-02 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
KR101868920B1 (ko) * | 2011-06-09 | 2018-06-19 | 삼성전자주식회사 | 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법 |
JP5254413B2 (ja) * | 2011-09-22 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101809222B1 (ko) * | 2011-11-23 | 2017-12-19 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 리드 방법 |
JP2013122793A (ja) | 2011-12-09 | 2013-06-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8976594B2 (en) | 2012-05-15 | 2015-03-10 | Micron Technology, Inc. | Memory read apparatus and methods |
US9064551B2 (en) | 2012-05-15 | 2015-06-23 | Micron Technology, Inc. | Apparatuses and methods for coupling load current to a common source |
KR101985952B1 (ko) * | 2012-08-27 | 2019-06-05 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 |
US9064577B2 (en) * | 2012-12-06 | 2015-06-23 | Micron Technology, Inc. | Apparatuses and methods to control body potential in memory operations |
US9218883B2 (en) * | 2013-03-15 | 2015-12-22 | West Virginia University | Continuous-time floating gate memory cell programming |
JP6162454B2 (ja) * | 2013-03-29 | 2017-07-12 | 日本電産サンキョー株式会社 | 情報処理装置、情報処理方法、および情報処理システム |
CN104134668B (zh) * | 2013-05-03 | 2017-02-22 | 中国科学院微电子研究所 | 存储器件及其制造方法和存取方法 |
KR20150007397A (ko) * | 2013-07-10 | 2015-01-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US9245637B2 (en) * | 2013-09-06 | 2016-01-26 | Sandisk Technologies Inc. | Systems and methods for read disturb management in non-volatile memory |
JP5931822B2 (ja) | 2013-09-09 | 2016-06-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20150034552A (ko) * | 2013-09-26 | 2015-04-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102248267B1 (ko) * | 2014-04-30 | 2021-05-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 및 읽기 방법들 |
US10825529B2 (en) | 2014-08-08 | 2020-11-03 | Macronix International Co., Ltd. | Low latency memory erase suspend operation |
KR102423228B1 (ko) * | 2015-09-17 | 2022-07-21 | 에스케이하이닉스 주식회사 | 저장 장치 및 이의 동작 방법 |
JP2017059287A (ja) * | 2015-09-18 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
KR102424371B1 (ko) * | 2016-01-19 | 2022-07-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US9953717B2 (en) * | 2016-03-31 | 2018-04-24 | Sandisk Technologies Llc | NAND structure with tier select gate transistors |
US9679660B1 (en) | 2016-05-06 | 2017-06-13 | SK Hynix Inc. | Semiconductor memory device and operating method thereof |
US10424358B2 (en) | 2017-06-12 | 2019-09-24 | Sandisk Technologies Llc | Bias control circuit with distributed architecture for memory cells |
US10176880B1 (en) | 2017-07-01 | 2019-01-08 | Intel Corporation | Selective body reset operation for three dimensional (3D) NAND memory |
JP7170724B2 (ja) * | 2017-11-17 | 2022-11-14 | サンライズ メモリー コーポレイション | フローティングソースメモリ構造体の検出方法 |
US11983424B2 (en) * | 2022-01-19 | 2024-05-14 | Dell Products L.P. | Read disturb information isolation system |
KR20230138356A (ko) * | 2022-03-23 | 2023-10-05 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3162564B2 (ja) | 1993-08-17 | 2001-05-08 | 株式会社東芝 | 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置 |
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
KR0157342B1 (ko) * | 1995-06-09 | 1998-12-01 | 김광호 | 불휘발성 반도체 메모리의 전압 센싱 방법 |
US5726934A (en) * | 1996-04-09 | 1998-03-10 | Information Storage Devices, Inc. | Method and apparatus for analog reading values stored in floating gate structures |
KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
JP3898349B2 (ja) | 1997-07-29 | 2007-03-28 | 株式会社東芝 | 半導体記憶装置 |
US6278316B1 (en) | 1998-07-30 | 2001-08-21 | Kabushiki Kaisha Toshiba | Pump circuit with reset circuitry |
JP3637211B2 (ja) | 1998-08-31 | 2005-04-13 | 株式会社東芝 | 半導体記憶装置 |
KR100347866B1 (ko) * | 1999-03-08 | 2002-08-09 | 삼성전자 주식회사 | 낸드 플래시 메모리 장치 |
US6411548B1 (en) * | 1999-07-13 | 2002-06-25 | Kabushiki Kaisha Toshiba | Semiconductor memory having transistors connected in series |
US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
JP2002133885A (ja) | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3829088B2 (ja) | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
-
2004
- 2004-05-17 JP JP2004146112A patent/JP3884448B2/ja not_active Expired - Fee Related
- 2004-07-12 US US10/887,924 patent/US7009881B2/en not_active Expired - Fee Related
-
2005
- 2005-05-16 KR KR1020050040521A patent/KR100731709B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100731709B1 (ko) | 2007-06-25 |
US20050254302A1 (en) | 2005-11-17 |
US7009881B2 (en) | 2006-03-07 |
JP2005327409A (ja) | 2005-11-24 |
KR20060047935A (ko) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884448B2 (ja) | 半導体記憶装置 | |
JP3829088B2 (ja) | 半導体記憶装置 | |
JP3984209B2 (ja) | 半導体記憶装置 | |
TWI649752B (zh) | Semiconductor memory device | |
US6295227B1 (en) | Non-volatile semiconductor memory device | |
KR920002122B1 (ko) | 불휘발성 반도체 기억장치 | |
JP3875570B2 (ja) | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
TWI713038B (zh) | 半導體記憶裝置 | |
TW202341439A (zh) | 半導體記憶裝置 | |
KR20020042749A (ko) | 불휘발성 반도체 메모리 장치 | |
US11437105B2 (en) | Memory device | |
US11328776B2 (en) | Semiconductor memory device | |
US6421272B1 (en) | Non-volatile semiconductor memory device | |
US8369152B2 (en) | Semiconductor memory device including charge accumulation layer | |
JP3883391B2 (ja) | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 | |
US20230093270A1 (en) | Semiconductor storage device and voltage control method for semiconductor storage device | |
US6778439B2 (en) | Nonvolatile semiconductor memory device with MONOS type memory cell | |
US11715527B2 (en) | Semiconductor storage device having first and second memory strings formed on opposite sides of the same pillar and method of performing a read operation therein | |
JP2007310999A (ja) | 半導体記憶装置 | |
TW202431268A (zh) | 半導體記憶裝置 | |
JP2000268589A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |