JP7170724B2 - フローティングソースメモリ構造体の検出方法 - Google Patents
フローティングソースメモリ構造体の検出方法 Download PDFInfo
- Publication number
- JP7170724B2 JP7170724B2 JP2020526521A JP2020526521A JP7170724B2 JP 7170724 B2 JP7170724 B2 JP 7170724B2 JP 2020526521 A JP2020526521 A JP 2020526521A JP 2020526521 A JP2020526521 A JP 2020526521A JP 7170724 B2 JP7170724 B2 JP 7170724B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- drain electrode
- source
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 59
- 238000001514 detection method Methods 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 22
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims 3
- 230000003071 parasitic effect Effects 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 16
- 238000011084 recovery Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 208000032364 Undersensing Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000011157 data evaluation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (20)
- 共通ソース線と共通ビット線を共有し、かつ、薄膜ストレージトランジスタのゲート電極として機能する導体であるワード線に関連付けられた前記薄膜ストレージトランジスタのメモリストリングにおいて、予め第1の電圧範囲または第2の電圧範囲のいずれかの範囲内のしきい値電圧を有するよう構成された選択された前記薄膜ストレージトランジスタの1つを読み出す方法であって、
容量結合技術を用いて前記共通ソース線と前記共通ビット線との間に電圧差を生じさせるステップと、
選択された前記薄膜ストレージトランジスタの前記しきい値電圧が前記第1の電圧範囲または前記第2の電圧範囲であるか否かに応じて導電状態または非導電状態にするように選択される読み出し電圧を、選択された前記薄膜ストレージトランジスタの前記ゲート電極に印加するステップと、
選択された前記薄膜ストレージトランジスタの電流を検出することにより、選択された前記薄膜ストレージトランジスタが導電状態であるか非導電状態であるかを決定するステップとを含む方法。 - 前記容量結合技術が、前記共通ビット線および前記共通ソース線を所定の電圧に初期化するステップと、
前記共通ソース線と前記共通ソース線の周辺にある前記導体との間の電位を変化させることにより、前記電圧差を生じさせるステップとを含む、請求項1に記載の方法。 - 前記共通ソース線の周辺の前記導体は、前記メモリストリング内の、選択された前記薄膜ストレージトランジスタ以外の薄膜ストレージトランジスタに関連付けられたワード線を構成する、請求項2に記載の方法。
- 前記所定の電圧が、電源電圧と他の基準電圧との範囲内にある、請求項2に記載の方法。
- 前記共通ソース線は、前記共通ビット線および前記共通ソース線を前記所定の電圧に初期化するための電流経路が有効である場合を除き、前記電源電圧または前記基準電圧のソースから電気的に絶縁されている、請求項4に記載の方法。
- 前記読み出し電圧を印加する前に、前記電流経路を無効にするステップを含む、請求項5に記載の方法。
- 前記共通ソース線は、前記共通ビット線を前記共通ソース線に電気的に接続する選択装置または回路によって、前記所定の電圧に初期化されるステップを含む、請求項3に記載の方法。
- 前記所定の電圧は、実質的に電源電圧または他の基準電圧である、請求項2に記載の方法。
- 選択された前記薄膜ストレージトランジスタの前記電流を検出した後、前記しきい値電圧が前記第1の電圧範囲にあるか前記第2の電圧範囲にあるかを決定するステップをさらに含む、請求項1に記載の方法。
- 前記共通ビット線上の前記電圧が判別レベルを超えるか否かを決定するステップをさらに含む、請求項8に記載の方法。
- 前記判別レベルが、前記電源電圧以下のPMOSしきい値電圧である、請求項10に記載の方法。
- 前記読み出し電圧が前記ワード線に印加された後の所定時間内に、前記共通ビット線上の電圧が判別レベルを超えるか否かを決定するステップをさらに含む、請求項8に記載の方法。
- 検出された前記電流は、前記共通ソース線に流入または流出する電流を検出することにより推測されるステップを含む、請求項1に記載の方法。
- (i)前記メモリストリングである第1のメモリストリングが前記第1のメモリストリングと実質的に同じように構成された薄膜ストレージトランジスタの第2のメモリストリングと関連付けられるステップと、
(ii)前記第2のメモリストリングの前記共通ソース線が、前記第1のメモリストリングの前記共通ソース線と電気的に結合されるステップと、
(iii)前記第1のメモリストリングの前記共通ビット線が、前記第2のメモリストリングの前記共通ビット線から電気的に絶縁されるステップとを含む、請求項1に記載の方法。 - 前記電圧差は、少なくとも部分的には、前記第2のメモリストリング内の前記薄膜ストレージトランジスタに関連付けられた前記ワード線上の電位を変化させることによって生じる、請求項14に記載の方法。
- 前記電流がオペアンプで検出されるステップを含む、請求項1に記載の方法。
- 前記電流が差動アンプで検出されるステップを含む、請求項1に記載の方法。
- 前記電流が所定のレベルに達する前、かつ、前記共通ビット線上の電圧が判別点を超えたことを検出した後に、前記電流を検出するステップを含む、請求項1に記載の方法。
- 所定の電圧が実質的に電源電圧からNMOSトランジスタしきい値電圧を差し引いた電圧である、請求項1に記載の方法。
- 選択装置が、前記電流を検出する前に、検出回路の入力端子を一方向導通モードの前記共通ビット線に接続するステップを含む、請求項19に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022175391A JP7425157B2 (ja) | 2017-11-17 | 2022-11-01 | フローティングソースメモリ構造体の検出方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762588109P | 2017-11-17 | 2017-11-17 | |
US62/588,109 | 2017-11-17 | ||
PCT/US2018/061495 WO2019099811A1 (en) | 2017-11-17 | 2018-11-16 | Sensing in floating-source memory architecture |
US16/193,292 US10672484B2 (en) | 2017-11-17 | 2018-11-16 | Sensing in floating source string NOR architecture |
US16/193,292 | 2018-11-16 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022175391A Division JP7425157B2 (ja) | 2017-11-17 | 2022-11-01 | フローティングソースメモリ構造体の検出方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021503683A JP2021503683A (ja) | 2021-02-12 |
JP2021503683A5 JP2021503683A5 (ja) | 2021-09-30 |
JP7170724B2 true JP7170724B2 (ja) | 2022-11-14 |
Family
ID=66534534
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020526521A Active JP7170724B2 (ja) | 2017-11-17 | 2018-11-16 | フローティングソースメモリ構造体の検出方法 |
JP2022175391A Active JP7425157B2 (ja) | 2017-11-17 | 2022-11-01 | フローティングソースメモリ構造体の検出方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022175391A Active JP7425157B2 (ja) | 2017-11-17 | 2022-11-01 | フローティングソースメモリ構造体の検出方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10672484B2 (ja) |
JP (2) | JP7170724B2 (ja) |
CN (1) | CN111684525B (ja) |
WO (1) | WO2019099811A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US10608011B2 (en) * | 2017-06-20 | 2020-03-31 | Sunrise Memory Corporation | 3-dimensional NOR memory array architecture and methods for fabrication thereof |
US10672484B2 (en) * | 2017-11-17 | 2020-06-02 | Sunrise Memory Corporation | Sensing in floating source string NOR architecture |
KR20210035446A (ko) | 2019-09-24 | 2021-04-01 | 삼성전자주식회사 | 반도체 장치 |
US11201069B2 (en) | 2019-09-24 | 2021-12-14 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN118044350A (zh) * | 2021-12-10 | 2024-05-14 | 铠侠股份有限公司 | 存储器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021781A (ja) | 2006-07-12 | 2008-01-31 | Unisantis Electronics Japan Ltd | 不揮発性半導体メモリ及びその駆動方法 |
US20170148517A1 (en) | 2015-11-25 | 2017-05-25 | Eli Harari | Three-dimensional vertical nor flash thin film transistor strings |
JP2019504479A (ja) | 2015-11-25 | 2019-02-14 | サンライズ メモリー コーポレイション | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3252306B2 (ja) | 1993-08-10 | 2002-02-04 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
DE10357786B3 (de) | 2003-12-10 | 2005-05-19 | Infineon Technologies Ag | Vorladungsanordnung für Lesezugriff für integrierte nicht-flüchtige Speicher |
US8681558B2 (en) * | 2009-10-07 | 2014-03-25 | Spansion Llc | Parallel bitline nonvolatile memory employing channel-based processing technology |
US9082500B1 (en) | 2014-01-10 | 2015-07-14 | Ememory Technology Inc. | Non-volatile memory |
JP6613630B2 (ja) * | 2015-06-01 | 2019-12-04 | 凸版印刷株式会社 | 半導体集積回路 |
US10121553B2 (en) * | 2015-09-30 | 2018-11-06 | Sunrise Memory Corporation | Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays |
US10672484B2 (en) * | 2017-11-17 | 2020-06-02 | Sunrise Memory Corporation | Sensing in floating source string NOR architecture |
-
2018
- 2018-11-16 US US16/193,292 patent/US10672484B2/en active Active
- 2018-11-16 JP JP2020526521A patent/JP7170724B2/ja active Active
- 2018-11-16 WO PCT/US2018/061495 patent/WO2019099811A1/en active Application Filing
- 2018-11-16 CN CN201880085437.6A patent/CN111684525B/zh active Active
-
2020
- 2020-04-29 US US16/862,389 patent/US11087850B2/en active Active
-
2021
- 2021-07-08 US US17/370,788 patent/US11610635B2/en active Active
-
2022
- 2022-11-01 JP JP2022175391A patent/JP7425157B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021781A (ja) | 2006-07-12 | 2008-01-31 | Unisantis Electronics Japan Ltd | 不揮発性半導体メモリ及びその駆動方法 |
US20170148517A1 (en) | 2015-11-25 | 2017-05-25 | Eli Harari | Three-dimensional vertical nor flash thin film transistor strings |
JP2019504479A (ja) | 2015-11-25 | 2019-02-14 | サンライズ メモリー コーポレイション | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Also Published As
Publication number | Publication date |
---|---|
JP2023017877A (ja) | 2023-02-07 |
CN111684525B (zh) | 2024-04-16 |
WO2019099811A1 (en) | 2019-05-23 |
US20190156900A1 (en) | 2019-05-23 |
US20210335429A1 (en) | 2021-10-28 |
US10672484B2 (en) | 2020-06-02 |
JP2021503683A (ja) | 2021-02-12 |
JP7425157B2 (ja) | 2024-01-30 |
US11610635B2 (en) | 2023-03-21 |
US11087850B2 (en) | 2021-08-10 |
US20200258581A1 (en) | 2020-08-13 |
CN111684525A (zh) | 2020-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7170724B2 (ja) | フローティングソースメモリ構造体の検出方法 | |
TWI402853B (zh) | 記憶體感測電路及低電壓操作之方法 | |
US8050126B2 (en) | Non-volatile memory with improved sensing by reducing source line current | |
US7327619B2 (en) | Reference sense amplifier for non-volatile memory | |
CN101615428B (zh) | 非易失性存储器及控制非易失性存储器中的复数个检测电路的方法 | |
US8254178B2 (en) | Self-timed integrating differential current | |
US9165664B2 (en) | Sensing operations in a memory device | |
JP2003242794A (ja) | 不揮発性半導体記憶装置 | |
JP4593668B2 (ja) | 不揮発性メモリにおける補償感知のための基準センス増幅器および方法 | |
US10290343B2 (en) | Memory devices that sample latch trip voltages prior to reading data into latches and methods of operating same | |
KR910000967B1 (ko) | 메모리 어레이 | |
US7986579B2 (en) | Memory device and method thereof | |
JPH0945090A (ja) | 不揮発性半導体記憶装置 | |
TWI314321B (en) | Semiconductor memory apparatus and method for memorizing information in the same | |
JPH0217874B2 (ja) | ||
JP2006164382A (ja) | 強誘電体メモリ装置 | |
JPH1131390A (ja) | 不揮発性メモリのスクリーニング法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7170724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |