KR101543325B1 - 플래시 메모리 장치 및 이의 독출 방법 - Google Patents

플래시 메모리 장치 및 이의 독출 방법 Download PDF

Info

Publication number
KR101543325B1
KR101543325B1 KR1020080128614A KR20080128614A KR101543325B1 KR 101543325 B1 KR101543325 B1 KR 101543325B1 KR 1020080128614 A KR1020080128614 A KR 1020080128614A KR 20080128614 A KR20080128614 A KR 20080128614A KR 101543325 B1 KR101543325 B1 KR 101543325B1
Authority
KR
South Korea
Prior art keywords
word line
voltage
decoder
neighboring
memory device
Prior art date
Application number
KR1020080128614A
Other languages
English (en)
Other versions
KR20100070025A (ko
Inventor
김형곤
최기환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080128614A priority Critical patent/KR101543325B1/ko
Priority to US12/615,526 priority patent/US8139417B2/en
Publication of KR20100070025A publication Critical patent/KR20100070025A/ko
Application granted granted Critical
Publication of KR101543325B1 publication Critical patent/KR101543325B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

플래시 메모리 장치 및 이의 독출 방법이 개시된다. 본 발명의 실시예에 따른 플래시 메모리 장치는, 상기 플래시 메모리 장치의 독출 동작시, 로우 어드레스를 수신하여, 로우 어드레스에 대응되는 선택 워드라인 및 상기 선택 워드라인에 인접하여 위치하는 이웃 워드라인을 디코딩하는 워드라인 디코더; 및 상기 워드라인 디코더로부터 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압 및 상기 이웃 워드라인에 대한 제 2 전압의 크기를 달리하여, 대응되는 워드라인으로 인가하는 워드라인 드라이버를 구비한다.

Description

플래시 메모리 장치 및 이의 독출 방법{Flash memory device and reading method thereof}
본 발명은 플래시 메모리 장치에 관한 것으로서, 특히 선택되는 워드라인, 비선택 워드라인들 중 선택되는 워드라인에 이웃하는 워드라인, 및 선택되는 워드라인에 이웃하지 아니하는 비선택 워드라인들에 대하여 인가되는 전압을 달리 드라이빙하여, 선택되는 워드라인에 인접한 비선택 워드라인의 셀 전류 감소 및 셀 문턱 전압 왜곡 현상 등을 방지할 수 있는 플래시 메모리 장치에 관한 것이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
플래시 메모리는, 크게 낸드 플래시 메모리 및 노어 플래시 메모리로 나뉘다. 이 중, 낸드 플래시 메모리는 페이지 단위로 독출 및 기입이 이루어진다. 그리 고, 낸드 플래시 메모리는 셀이 스트링 형태로 직렬로 연결된다. 따라서, 셀들 간의 간섭 현상이 문제될 수 있다.
본 발명은 인접하는 셀 간의 간섭 현상을 방지할 수 있는 플래시 메모리 장치를 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 장치는, 상기 플래시 메모리 장치의 독출 동작시, 로우 어드레스를 수신하여, 로우 어드레스에 대응되는 선택 워드라인 및 상기 선택 워드라인에 인접하여 위치하는 이웃 워드라인을 디코딩하는 워드라인 디코더; 및 상기 워드라인 디코더로부터 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압 및 상기 이웃 워드라인에 대한 제 2 전압의 크기를 달리하여, 대응되는 워드라인으로 인가하는 워드라인 드라이버를 구비한다.
바람직하게는, 상기 워드라인 디코더는, 상기 로우 어드레스를 수신하여 상기 선택 워드라인을 디코딩하는 제 1 서브 디코더; 및 상기 로우 어드레스를 수신하여 상기 이웃 워드라인을 디코딩하는 제 2 서브 디코더를 구비할 수 있다. 또는, 상기 워드라인 디코더는, 상기 로우 어드레스를 수신하여 상기 선택 워드라인을 디코딩하는 제 1 서브 디코더; 및 상기 선택 워드라인를 수신하여 상기 이웃 워드라인을 디코딩하는 제 2 서브 디코더를 구비할 수 있다.
바람직하게는, 상기 워드라인 드라이버는, 상기 워드라인 디코더로부터 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 제 1 전압, 상기 제 2 전압 및 상기 제 3 전압 중 하나의 전압을 대응되는 워드라인으로 인가하는 서브 워드라인 드라이버들을 구비할 수 있다.
바람직하게는, 상기 제 2 전압은 상기 제 1 전압보다 높을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 플래시 메모리 장치는, 상기 플래시 메모리 장치의 독출 동작시, 로우 어드레스를 수신하여, 로우 어드레스에 대응되는 선택 워드라인, 상기 선택 워드라인에 인접하여 위치하는 제 1 이웃 워드라인 및 상기 제 1 이웃 워드라인에 인접하여 위치하는 제 2 이웃 워드라인을 디코딩하는 워드라인 디코더; 및 상기 워드라인 디코더로부터 상기 선택 워드라인, 상기 제 1 이웃 워드라인에 대한 정보 및 상기 제 2 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압, 상기 제 1 이웃 워드라인에 대한 제 2 전압, 및 상기 제 2 전압과 동일하거나 상이하고 상기 제 2 이웃 워드라인에 대한 제 3 전압을 대응되는 워드라인으로 인가하는 워드라인 드라이버를 구비한다.
이때, 상기 제 2 전압 및 상기 제 3 전압은, 상기 제 1 전압보다 높을 수 있다.
바람직하게는, 상기 워드라인 디코더는, 상기 로우 어드레스를 수신하여 상기 선택 워드라인을 디코딩하는 제 1 서브 디코더; 상기 로우 어드레스 또는 상기 선택 워드라인을 수신하여 상기 제 1 이웃 워드라인을 디코딩하는 제 2 서브 디코더; 및 상기 로우 어드레스, 상기 선택 워드라인 및 상기 제 1 이웃 워드라인 중 하나를 수신하여 상기 제 2 이웃 워드라인을 디코딩하는 제 3 서브 디코더를 구비할 수 잇따.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 장치에서의 데이터 독출 방법은, 상기 로우 어드레스를 수신하여 상기 선택 워드라인 및 상기 이웃 워드라인을 디코딩하는 단계; 및 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압 및 상기 이웃 워드라인에 대한 제 2 전압의 크기를 달리하여, 대응되는 워드라인으로 인가하는 단계를 구비한다.
바람직하게는, 상기 제 2 전압은 상기 제 1 전압보다 높을 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치(100)는 워드 라인 디코더(120) 및 워드라인 드라이버(140)를 구비한다. 이때, 본 발명의 실시예에 따른 플래시 메모리 장치(100)는 플래시 메모리, 특히 낸드 플래시 메모리일 수 잇다.
워드라인 디코더(120)는 로우 어드레스(RAddr)를 수신하여, 로우 어드레스(RAddr)를 대응되는 선택 워드라인(SWL)으로 디코딩한다. 도 1는 특히, 로우 어드레스(RAddr)를 32 비트의 워드라인으로 디코딩하는 워드라인 디코더(120)를 도시한다. 또한, 본 발명의 제 1 실시예에 따른 워드라인 디코더(120)는 선택 워드라인(SWL)과 함께, 선택 워드라인(SWL)에 인접하여 위치하는 이웃 워드라인(NWL)도 디코딩한다.
도 2는 도 1의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도면이고, 도 3은 도 1의 워드라인 디코더에 대한 제 2 실시예를 나타내는 도면이다.
도 2를 참조하면, 도 2의 워드라인 디코더(120a)는 제 1 서브 디코더(122a)및 제 2 서브 디코더(124a)를 구비할 수 있다. 제 1 서브 디코더(122a)는 로우 어드레스(RAddr)를 대응되는 선택 워드라인(SWL)으로 디코딩하고, 제 2 서브 디코더(124a)는 로우 어드레스(RAddr)를 대응되는 이웃 워드라인(NWL)으로 디코딩한다.
예를 들어, 제 1 서브 디코더(122a)가 로우 어드레스(RAddr) "A"에 대응되는 워드라인 "N"을 선택 워드라인(SWL)으로 디코딩하고, 제 2 서브 디코더(124b)는 각각 "A-1" 및 "A+1"에 대응되는 워드라인 "N-1" 및 워드라인 "N+1" 중 적어도 하나 이상을 이웃 워드라인(NWL)으로 디코딩할 수 있다.
반면, 도 3를 참조하면, 도 3의 워드라인 디코더(120b)도 제 1 서브 디코 더(122b)및 제 2 서브 디코더(124b)를 구비하나, 도 2의 워드라인 디코더(120a)와 달리, 도 3의 워드라인 디코더(120b)의 제 2 서브 디코더(124b)는 제 1 서브 디코더(122b)로부터 수신되는 선택 워드라인(SWL)으로부터 이웃 워드라인(NWL)을 디코딩한다.
예를 들어, 제 1 서브 디코더(122a)가 로우 어드레스(RAddr)에 대응되는 워드라인 "N"을 선택 워드라인(SWL)으로 디코딩하고, 제 2 서브 디코더(124b)는 각각 선택 워드라인 "N"을 워드라인 "N-1" 및 워드라인 "N+1" 중 적어도 하나 이상의 이웃 워드라인(NWL)으로 디코딩할 수 있다.
다시 도 1을 참조하면, 워드라인 드라이버(140)는 복수개의 서브 워드라인 드라이버(140-1~140-32)을 구비한다. 각각의 서브 워드라인 드라이버(140-1~140-32)은 대응되는 워드라인에 대응되는 전압을 인가한다. 본 발명의 실시예에 따른 플래시 메모리 장치의 서브 워드라인 드라이버(140-1~140-32)은, 도 4에 도시되는 바와 같이, 대응되는 워드라인이 선택 워드라인(SWL)인 경우(SWL "H" & NWL "L") 독출 전압(VR)을 대응되는 워드라인으로 드라이빙하고, 대응되는 워드라인이 이웃 워드라인(NWL)인 경우(SWL "L" & NWL "H") 제 2 전압(V2)을 대응되는 워드라인으로 드라이빙한다.
또한, 본 발명의 실시예에 따른 플래시 메모리 장치의 서브 워드라인 드라이버(140-1~140-32)은, 대응되는 워드라인이 선택 워드라인(SWL)도 이웃 워드라인(NWL)도 아닌 경우(SWL "L" & NWL "L"), 제 1 전압(V1)을 대응되는 워드라인으로 드라이빙한다. 즉, 본 발명의 실시예에 따른 플래시 메모리 장치(100)는 비선택 워 드라인들 중 선택 워드라인(SWL)과 인접한 이웃 워드라인(NWL)과 그렇지 아니하는 워드라인에 서로 다른 전압을 인가한다.
이때, 도 5에 도시되는 바와 같이, 이웃 워드라인(N+1 W/L 및 N-1 W/L)에 인가되는 제 2 전압(V2)은 이웃 워드라인이 아닌 비선택 워드라인(Unselected W/L)에 인가되는 제 1 전압(V1)보다 높을 수 있다. 이렇게, 이웃 워드라인(N+1 W/L 및 N-1 W/L)에 인가되는 제 2 전압(V2)이 다른 비선택 워드라인(Unselected W/L)에 인가되는 제 1 전압(V1)보다 높은 경우, 도 6에 도시되는 라인-투-라인 캡(line-to-line Cap, C)에 의한 셀 전류 감소의 문제가 방지될 수 있다.
도 6을 참조하면, 플래시 메모리에 대한 독출 동작시, 이웃 워드라인(WL2)을 포함한 모든 비선택 워드라인들(WL3, WL4)에 동일한 전압(V1)이 인가된다면, 선택 워드라인(WL1)의 이웃 워드라인(WL2)의 경우, 콘트롤 게이트(contol gate)와 F-폴리(F-poly) 사이의 커플 레이셔(couple ratio)가 이웃 워드라인이 아닌 비선택 워드라인(WL3, WL4)보다 작다. 왜냐하면, 이웃 워드라인이 아닌 비선택 워드라인(WL3, WL4)의 경우, 인접한 워드라인들(WL3, WL4)이 모드 제 1 전압(V1)으로 인가되므로 라인-투-라인 캡(C)이 무시될 수 있는데 비해, 이웃 워드라인(WL2)은 비선택 워드라인(WL3, WL4)에 인가되는 고전압의 제 1 전압(V1)과 선택 워드라인(WL1)에 인가되는 저전압의 독출 전압(VR)의 차이에 따른 라인-투-라인 캡(C)이 생성될 수 있기 때문이다.
콘트롤 게이트(contol gate)와 F-폴리(F-poly) 사이의 커플 레이셔(couple ratio)가 작아지면, 대응되는 메모리 셀의 셀 전류가 감소되는 문제가 있다. 그러 나, 본 발명의 실시예에 따른 플래시 메모리 장치는 이웃 워드라인(NWL)에 인가되는 제 2 전압(V2)이 라인-투-라인 캡에 의하여 작아지는 커플링 레이셔를 보상할 만큼 충분히 커서, 상기와 같은 문제가 발생되지 아니할 수 있다. 예를 들어, 라인-투-라인에 의해 작아지는 coupling ratio가 10%이면, 이를 보상하기 위해 인접한 워드라인에는 독출 전압보다 1.1배 큰 전압이 인가될 수 있다.
이렇듯, 본 발명은 선택된 워드라인에 인접하는 워드라인에 더 큰 전압을 인가함으로써, 선택되지 아니한 다른 워드라인들에 대한 전압의 크기를 상대적으로 낮출 수 있어, 모든 워드라인들에 대한 평균적인 독출 전압을 낮출 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 7을 참조하면, 도 7의 플래시 메모리 장치(700)는 워드라인 디코더(720) 및 워드라인 드라이버(740)를 구비한다.
워드라인 디코더(720)는 로우 어드레스(RAddr)를 수신하여, 로우 어드레스(RAddr)를 대응되는 선택 워드라인(SWL)으로 디코딩한다. 워드라인 디코더(720)는 선택 워드라인(SWL)과 함께, 선택 워드라인(SWL)에 인접하여 위치하는 이웃 워드라인(NWL)도 디코딩한다. 또한, 도 7의 워드라인 디코더(720)는, 도 1의 워드라인 디코더(120)와 달리, 이웃 워드라인(NWL)이 아닌 비선택 워드라인(USWL)으로 디코딩한다.
따라서, 도 7의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도 8에 도시되는 바와 같이, 워드라인 디코더(720a)는 제 1 서브 디코더(722a) 및 제 2 서브 디코더(724a)와 함께, 제 3 서브 디코더(726a)를 구비할 수 있다. 제 1 서브 디코더(722a)는 로우 어드레스(RAddr)를 대응되는 선택 워드라인(SWL)으로 디코딩하고, 제 2 서브 디코더(724a)는 로우 어드레스(RAddr)를 이용하여 이웃 워드라인(NWL)을 디코딩한다. 또한, 제 3 서브 디코더(726a)는 로우 어드레스(RAddr)를 이용하여 이웃 워드라인(NWL)이 아닌 비선택 워드라인(USWL)을 디코딩한다.
예를 들어, 제 1 서브 디코더(722a)는 로우 어드레스(RAddr) "A"를 대응되는 선택 워드라인(SWL) "N"으로 디코딩하고, 제 2 서브 디코더(724a)는 "A+1" 또는 "A-1"를 대응되는 이웃 워드라인(NWL) "N+1" 또는 "N-1"로 디코딩한다. 그리고, 제 3 서브 디코더(726a)는, 첫 로우 어드레스를 "0"이라 하고 마지막 로우 어드레스를 "Z"라 하면, "0"부터 "A-2" 및 "A+2"부터 "Z"를 비선택 워드라인(USWL)으로 디코딩할 수 있다.
반면, 도 7의 워드라인 디코더에 대한 제 2 실시예를 나타내는 도 9에 도시되는 바와 같이, 도 9의 워드라인 디코더(720b)도 제 1 서브 디코더(722b) 내지 제 3 서브 디코더(726b)를 구비하나, 도 8의 워드라인 디코더(720a)와 달리, 도 7의 워드라인 디코더(720b)의 제 2 서브 디코더(724b) 및 제 3 서브 디코더(726b)는 각각, 제 1 서브 디코더(722b)로부터 수신되는 선택 워드라인(SWL)을 이용하여 이웃 워드라인(NWL) 및 비선택 워드라인(USWL)을 디코딩한다.
예를 들어, 제 1 서브 디코더(722b)가 로우 어드레스(RAddr)에 대응되는 워드라인 "N"을 선택 워드라인(SWL)으로 디코딩하고, 제 2 서브 디코더(724b)는 각각 선택 워드라인(SWL) "N"에 인접한 워드라인 "N-1" 및 워드라인 "N+1" 중 적어도 하 나 이상을 이웃 워드라인(NWL)으로 디코딩할 수 있다. 또한, 제 3 서브 디코더(724c)는, 첫 번째 워드라인이 워드라인 "0"이고 마지막 워드라인이 워드라인 "M"이라 할 때, 워드라인 "0" 내지 워드라인 "N-2" 및 워드라인 "N+2" 내지 워드라인 "M"을 비선택 워드라인(USWL)으로 디코딩할 수 있다.
다시 도 7을 참조하면, 도 7의 워드라인 드라이버(740)는 도 1과 마찬가지로 복수개의 서브 워드라인 드라이버(740-1~740-32)을 구비한다. 그리고, 각각의 서브 워드라인 드라이버(140-1~140-32)은 대응되는 워드라인에 대응되는 전압을 인가한다.
따라서, 도 1과 마찬가지로, 도 7의 서브 워드라인 드라이버(740-1~740-32)은, 대응되는 워드라인이 선택 워드라인(SWL)인 경우(SWL "H" & NWL "L") 독출 전압(VR)을 대응되는 워드라인으로 드라이빙하고, 대응되는 워드라인이 이웃 워드라인(NWL)인 경우(SWL "L" & NWL "H") 제 2 전압(V2)을 대응되는 워드라인으로 드라이빙한다.
반면, 도 7의 서브 워드라인 드라이버(740-1~740-32)은, 대응되는 워드라인이 비선택 워드라인인 경우, 도 1 및 도 4와 같이 선택 워드라인 및 이웃 워드라인에 대한 논리 레벨에 의하지 아니하고, 비선택 워드라인(USWL)의 논리 레벨에 응답하여, 제 1 전압(V1)을 대응되는 워드라인으로 드라이빙한다. 이때, 전술한 바와 같이, 제 1 전압(V1)보다 제 2 전압(V2)이 높을 수 있고, 따라서, 본 발명의 제 2 실시예에 따른 플래시 메모리 장치(700)는 라인-투-라인 캡에 의하여 작아지는 커플 레이셔를 보상할 수 있다.
도 10은 본 발명의 제 3 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 10을 참조하면, 도 10의 플래시 메모리 장치(1000)는 도 1의 플래시 메모리 장치(100)와 마찬가지로, 워드라인 디코더(1020) 및 워드라인 드라이버(1040)를 구비한다. 다만, 선택 워드라인과 하나(또는 한 쌍)의 이웃 워드라인을 디코딩하는 도 1과 달리, 도 10의 워드라인 디코더(1020)는 선택 워드라인(SWL), 제 1 이웃 워드라인(NWL1) 및 제 2 이웃 워드라인(NWL2)을 디코딩한다. 이때, 제 2 이웃 워드라인()은 제 1 이웃 워드라인(NWL1)에 인접한 워드라인일 수 있다.
따라서, 각각, 도 10의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도 11 및 도 12에 도시되는 바와 같이, 워드라인 디코더(1020a, 1020b, 1020c)는 선택 워드라인(SWL)을 디코딩하는 제 1 서브 디코더(1022a, 1022b, 1022c) 및 제 1 이웃 워드라인(NWL1)을 디코딩하는 제 2 서브 디코더(1024a, 1024b, 1024c)와 더불어, 제 2 이웃 워드라인(NWL2)을 디코딩하는 제 3 서브 디코더(1026a, 1026b, 1026c)를 구비한다.
도 11의 제 3 서브 디코더(1026a)는 도 2의 이웃 워드라인(NWL)이 디코딩되는 것과 같이, 로우 어드레스(RAddr)를 이용하여 제 2 이웃 워드라인(NWL2)을 디코딩할 수 있다. 전술된 예에서, 제 2 이웃 워드라인(NWL2)은 "A+2" 또는 "A-2"에 대응되는 워드라인 "N+2" 또는 워드라인 "N-2"일 수 있다.
도 12의 (a)의 제 3 서브 디코더(1026b)는 도 3의 이웃 워드라인(NWL)이 디코딩되는 것과 같이, 선택 워드라인(SWL)을 이용하여 제 2 이웃 워드라인(NWL2)을 디코딩할 수 있다. 전술된 예에서, 제 2 이웃 워드라인(NWL2)은 선택 워드라인 "N"을 워드라인 "N-2" 및 워드라인 "N+2" 중 적어도 하나 이상의 제 2 이웃 워드라인(NWL2)으로 디코딩할 수 있다.
도 12의 (b)의 제 3 서브 디코더(1026c)는 도 12의 (a)와 유사하나, 선택 워드라인(SWL)을 이용하는 것이 아니라, 제 1 이웃 워드라인(NWL1)을 이용하여 제 2 이웃 워드라인(NWL2)을 디코딩할 수 있다. 전술된 예에서, 제 1 이웃 워드라인 "N-1" 및 "N+1"을 워드라인 "N-2" 및 워드라인 "N+2" 중 적어도 하나 이상의 제 2 이웃 워드라인(NWL2)으로 디코딩할 수 있다.
다시 도 10을 참조하면, 도 10의 워드라인 드라이버(1040)는 복수개의 서브 워드라인 드라이버(1040-1~1040-32)을 구비한다. 각각의 서브 워드라인 드라이버(1040-1~1040-32)은 대응되는 워드라인에 대응되는 전압을 인가한다.
도 10의 플래시 메모리 장치의 서브 워드라인 드라이버(1040-1~1040-32)은, 도 13에 도시되는 바와 같이, 대응되는 워드라인이 선택 워드라인(SWL)인 경우(SWL "H" & NWL1 "L" & NWL2 "L") 독출 전압(VR)을 대응되는 워드라인으로 드라이빙하고, 대응되는 워드라인이 제 1 이웃 워드라인(NWL1)이거나 제 2 이웃 워드라인인 경우(SWL "L" & NWL1 "H" & NWL2 "L" 또는 SWL "L" & NWL1 "L" & NWL2 "H") 제 2 전압(V2)을 대응되는 워드라인으로 드라이빙할 수 있다
이때, 전술한 바와 같이, 서브 워드라인 드라이버(1040-1~1040-32)은, 대응되는 워드라인이 선택 워드라인(SWL)도 이웃 워드라인(NWL)도 아닌 경우(SWL "L" & NWL1 "L" & NWL2 "L"), 제 1 전압(V1)을 대응되는 워드라인으로 드라이빙할 수 있 다.
이때, 도 13 및 도 13의 실시예에 따른 워드라인 전압들의 크기를 상대적으로 나타내는 그래프에 대한 도 14에 도시되는 바와 같이, 제 1 이웃 워드라인(N+1 W/L 및 N-1 W/L)에 인가되는 제 2 전압(V2) 및 제 2 이웃 워드라인(N+2 W/L 및 N-2 W/L)에 인가되는 제 2 전압(V2)은 동일하며, 이웃 워드라인이 아닌 비선택 워드라인(Unselected W/L)에 인가되는 제 1 전압(V1)보다 높을 수 있다.
반면, 도 15 및 도 16을 참조하면, 제 1 이웃 워드라인(N+1 W/L 및 N-1 W/L)에는 제 2 전압(V2)이 인가되고, 제 2 이웃 워드라인(N+2 W/L 및 N-2 W/L)에는 제 2 전압(V2)과 다른 제 3 전압(V3)이 인가될 수 있다. 이때, 제 2 전압(V2) 및 제 3 전압(V3)은 이웃 워드라인이 아닌 비선택 워드라인(Unselected W/L)에 인가되는 제 1 전압(V1)보다 높을 수 있다.
또한, 제 2 전압(V2)이 제 3 전압(V3)보다 높을 수 있다. 다만, 이에 한정되는 것은 아니고, 제 2 전압(V2) 및 제 3 전압(V3)의 크기는 전술된 플래시 메모리 장치에서의 라인-투-라인 캡에 의한 영향을 줄일 수 있는 방향으로 설정될 수 있다.
도 17은 본 발명의 실시예에 따른 플래시 메모리 장치를 구비하는 컴퓨팅 시스템 장치를 나타내는 블럭도이다.
본 발명에 따른 컴퓨팅 시스템 장치(1700)는 버스(1760)에 전기적으로 연결된 마이크로프로세서(1730), 사용자 인터페이스(1750), 그리고 메모리 컨트롤러(1712) 및 플래시 메모리 장치(1711)를 구비하는 메모리 시스템 장치(1710)을 포 함할 수 있다. 플래시 메모리 장치(1711)에는 마이크로프로세서(1730)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(1712)를 통해 저장될 것이다. 본 발명에 따른 컴퓨팅 시스템 장치(1700)는 나아가, 램(1740) 및 파워 공급 장치(1720)을 더 구비할 수 있다.
본 발명에 따른 컴퓨팅 시스템 장치(1700)가 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리 및 베이스밴드 칩셋(baseband chipset)과 같은 모뎀이 추가적으로 제공될 수 있다. 또한, 본 발명에 따른 컴퓨팅 시스템 장치(1000)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다.
바람직하게는, 메모리 컨트롤러(1712)와 플래시 메모리 장치(1711)는, 예를 들면, 데이터를 저장하는 데 불 휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
상기에서 설명된 본 발명에 따른 플래시 메모리 장치는 도 18에 도시되는 바와 같이, 메모리 컨트롤러(1820)와 함께, 메모리 카드(1800)를 구성할 것이다. 이러한 경우, 메모리 컨트롤러(1820)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다. 도 18의 메모리 컨트롤러(1820)에 구비되고 있는 CPU(1822), SRAM(1821), HOST I/F(1823), ECC(1824), MEMORY I/F(1825) 및 버스(1826)의 구조 및 동작은 이 분야의 통상적인 지식을 습득한 자들에게 자명 한 사항인 바, 더 자세한 설명은 생략한다.
상기에서 설명된 본 발명에 따른 플래시 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것으로, 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제 1 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 2는 도 1의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도면이다.
도 3은 도 1의 워드라인 디코더에 대한 제 2 실시예를 나타내는 도면이다.
도 4는 도 1의 워드라인에 인가되는 전압에 대한 표를 나타내는 도면이다.
도 5는 도 4의 워드라인에 인가되는 전압들의 크기를 나타내는 그래프이다.
도 6은 선택 워드라인에 인접하는 워드라인에 나타날 수 있는 문제를 도시하는 도면이다.
도 7은 본 발명의 제 2 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 8은 도 7의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도면이다.
도 9는 도 7의 워드라인 디코더에 대한 제 2 실시예를 나타내는 도면이다.
도 10은 본 발명의 제 3 실시예에 따른 플래시 메모리 장치의 일부를 나타내는 도면이다.
도 11은 도 10의 워드라인 디코더에 대한 제 1 실시예를 나타내는 도면이다.
도 12는 도 10의 워드라인 디코더에 대한 제 2 실시예를 나타내는 도면이다.
도 13은 도 10의 워드라인에 인가되는 전압에 대한 표를 나타내는 도면이다.
도 14는 도 13의 워드라인에 인가되는 전압들의 크기를 나타내는 그래프이다.
도 15는 도 10의 워드라인들에 인가되는 전압에 대한 표를 나타내는 도면이다.
도 16은 도 15의 워드라인에 인가되는 전압들의 크기를 나타내는 그래프이다.
도 17은 본 발명의 실시예에 따른 플래시 메모리 장치를 구비하는 컴퓨팅 시스템 장치를 나타내는 블럭도이다.
도 18은 본 발명의 실시예에 따른 플래시 메모리 장치를 구비하는 메모리 카드를 나타내는 블럭도이다.

Claims (10)

  1. 플래시 메모리 장치에 있어서,
    상기 플래시 메모리 장치의 독출 동작시, 로우 어드레스를 수신하여, 로우 어드레스에 대응되는 선택 워드라인 및 상기 선택 워드라인에 인접하여 위치하는 이웃 워드라인을 디코딩하는 워드라인 디코더; 및
    상기 워드라인 디코더로부터 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압 및 상기 이웃 워드라인에 대한 제 2 전압의 크기를 달리하여, 대응되는 워드라인으로 인가하는 워드라인 드라이버를 구비하고,
    상기 제 2 전압은,
    상기 독출 전압과 상기 제 1 전압의 차이에 의한 커플링 레이시오(coupling ratio)에 대응되는 제1 값만큼, 상기 제 1 전압보다 큰 것을 특징으로 하는 플래시 메모리 장치.
  2. 제 1 항에 있어서, 상기 워드라인 디코더는,
    상기 로우 어드레스를 수신하여 상기 선택 워드라인을 디코딩하는 제 1 서브 디코더; 및
    상기 로우 어드레스를 수신하여 상기 이웃 워드라인을 디코딩하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 1 항에 있어서, 상기 워드라인 디코더는,
    상기 로우 어드레스를 수신하여 상기 선택 워드라인을 나타내는 값으로 디코딩하는 제 1 서브 디코더; 및
    상기 선택 워드라인을 나타내는 값을 수신하여 상기 이웃 워드라인을 디코딩하는 제 2 서브 디코더를 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  4. 제 1 항에 있어서, 상기 워드라인 드라이버는,
    상기 워드라인 디코더로부터 상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 제 1 전압, 상기 제 2 전압 및 제 3 전압 중 하나의 전압을 대응되는 워드라인으로 인가하는 서브 워드라인 드라이버들을 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  5. 삭제
  6. 플래시 메모리 장치에 있어서,
    상기 플래시 메모리 장치의 독출 동작시, 로우 어드레스를 수신하여, 로우 어드레스에 대응되는 선택 워드라인, 상기 선택 워드라인에 인접하여 위치하는 제 1 이웃 워드라인 및 상기 제 1 이웃 워드라인에 인접하여 위치하는 제 2 이웃 워드라인을 디코딩하는 워드라인 디코더; 및
    상기 워드라인 디코더로부터 상기 선택 워드라인, 상기 제 1 이웃 워드라인에 대한 정보 및 상기 제 2 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압, 상기 제 1 이웃 워드라인에 대한 제 2 전압, 및 상기 제 2 전압과 동일하거나 상이하고 상기 제 2 이웃 워드라인에 대한 제 3 전압을 대응되는 워드라인으로 인가하는 워드라인 드라이버를 구비하고,
    상기 제 2 전압은,
    상기 독출 전압과 상기 제 1 전압의 차이에 의한 커플링 레이시오(coupling ratio)에 대응되는 제1 값만큼, 상기 제 1 전압보다 큰 것을 특징으로 하는 플래시 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 2 전압 및 상기 제 3 전압은, 상기 제 1 전압보다 높은 것을 특징으로 하는 플래시 메모리 장치.
  8. 제 6 항에 있어서, 상기 워드라인 디코더는,
    상기 로우 어드레스를 수신하여 상기 선택 워드라인을 나타내는 값으로 디코딩하는 제 1 서브 디코더;
    상기 로우 어드레스 또는 상기 선택 워드라인을 나타내는 값을 수신하여 상기 제 1 이웃 워드라인을 나타내는 값으로 디코딩하는 제 2 서브 디코더; 및
    상기 로우 어드레스, 상기 선택 워드라인을 나타내는 값 및 상기 제 1 이웃 워드라인을 나타내는 값 중 하나를 수신하여 상기 제 2 이웃 워드라인을 나타내는 값으로 디코딩하는 제 3 서브 디코더를 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  9. 제 1 항 또는 제 6 항의 플래시 메모리 장치에서의 데이터 독출 방법에 있어서,
    상기 로우 어드레스를 수신하여 상기 선택 워드라인 및 상기 이웃 워드라인을 디코딩하는 단계; 및
    상기 선택 워드라인 및 상기 이웃 워드라인에 대한 정보를 수신하여, 상기 선택 워드라인에 대한 독출 전압, 상기 이웃 워드라인이 아닌 비선택 워드라인에 대한 제 1 전압 및 상기 이웃 워드라인에 대한 제 2 전압의 크기를 달리하여, 대응되는 워드라인으로 인가하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 데이터 독출 방법.
  10. 제 1 항 또는 제 6 항의 플래시 메모리 장치; 및
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 구비하는 메모리 시스템 장치.
KR1020080128614A 2008-12-17 2008-12-17 플래시 메모리 장치 및 이의 독출 방법 KR101543325B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080128614A KR101543325B1 (ko) 2008-12-17 2008-12-17 플래시 메모리 장치 및 이의 독출 방법
US12/615,526 US8139417B2 (en) 2008-12-17 2009-11-10 Flash memory device and read method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128614A KR101543325B1 (ko) 2008-12-17 2008-12-17 플래시 메모리 장치 및 이의 독출 방법

Publications (2)

Publication Number Publication Date
KR20100070025A KR20100070025A (ko) 2010-06-25
KR101543325B1 true KR101543325B1 (ko) 2015-08-10

Family

ID=42240328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128614A KR101543325B1 (ko) 2008-12-17 2008-12-17 플래시 메모리 장치 및 이의 독출 방법

Country Status (2)

Country Link
US (1) US8139417B2 (ko)
KR (1) KR101543325B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391356B1 (ko) * 2007-12-26 2014-05-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 동작 방법
KR101636015B1 (ko) * 2010-02-11 2016-07-05 삼성전자주식회사 불휘발성 데이터 저장 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US11024352B2 (en) 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US9343170B2 (en) * 2014-06-24 2016-05-17 Hgst Technologies Santa Ana, Inc. Word-line inter-cell interference detector in flash system
KR102182804B1 (ko) 2014-07-29 2020-11-25 삼성전자주식회사 메모리 장치의 독출 방법
KR102293136B1 (ko) * 2014-10-22 2021-08-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102355580B1 (ko) 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US10141059B2 (en) * 2016-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Failure detection circuitry for address decoder for a data storage device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7342831B2 (en) 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884448B2 (ja) * 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
US6940759B2 (en) * 2003-10-14 2005-09-06 Atmel Corporation Group erasing system for flash array with multiple sectors
JP4157065B2 (ja) 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
KR100604939B1 (ko) * 2005-06-07 2006-07-28 삼성전자주식회사 플래쉬 메모리 장치의 동작 모드에 따라 프로그램 전압,독출 전압 및 고전압을 발생하는 멀티 전압 발생부
KR100739256B1 (ko) * 2006-05-12 2007-07-12 주식회사 하이닉스반도체 소거 동작시 메모리 셀 블록의 크기를 선택적으로 변경하는기능을 가지는 플래시 메모리 장치 및 그 소거 동작 방법
JP4976764B2 (ja) * 2006-07-05 2012-07-18 株式会社東芝 半導体記憶装置
KR100764053B1 (ko) * 2006-08-10 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100802059B1 (ko) 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법
KR100850510B1 (ko) * 2007-01-17 2008-08-05 삼성전자주식회사 분리된 스트링 선택 라인 구조를 갖는 플래시 메모리 장치
KR101301140B1 (ko) * 2007-07-13 2013-09-03 삼성전자주식회사 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
JP5196965B2 (ja) * 2007-11-12 2013-05-15 株式会社東芝 不揮発性半導体記憶装置
KR101361131B1 (ko) * 2008-04-11 2014-02-13 삼성전자주식회사 공유되는 로우 디코더를 갖는 플래쉬 메모리 장치
KR101406228B1 (ko) * 2008-07-04 2014-06-12 삼성전자주식회사 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치및 그 프로그램 방법
JP2010123201A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 不揮発性半導体記憶装置
US7876618B2 (en) * 2009-03-23 2011-01-25 Sandisk Corporation Non-volatile memory with reduced leakage current for unselected blocks and method for operating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342831B2 (en) 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
US20100149877A1 (en) 2010-06-17
KR20100070025A (ko) 2010-06-25
US8139417B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
KR101543325B1 (ko) 플래시 메모리 장치 및 이의 독출 방법
US20100008140A1 (en) Nonvolatile memory devices supporting memory cells having different bit storage levels and methods of operating the same
KR101792868B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
KR101626528B1 (ko) 플래시 메모리 장치 및 이의 데이터 독출 방법
JP5350669B2 (ja) パス電圧ウィンドウを向上させることができるフラッシュメモリ装置及びそのプログラム方法
KR101635504B1 (ko) 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US7843727B2 (en) Memory device and data reading method
KR100889782B1 (ko) 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
KR101493873B1 (ko) 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
KR20110092091A (ko) 플래시 메모리 장치 및 그것의 읽기 방법
US8230157B2 (en) Memory device and method of multi-bit programming
US10037809B2 (en) Memory devices for reading memory cells of different memory planes
JP2004079161A (ja) レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置
US9349457B2 (en) High voltage switch, nonvolatile memory device comprising same, and related method of operation
JP2008181642A (ja) フラッシュメモリ装置及び動作方法及びプログラム方法及びデータ読み出し方法
CN110047544B (zh) 用于包括qlc单元的存储器装置的编码方法及系统
US8144520B2 (en) Non-volatile memory device and method of reading data in a non-volatile memory device
KR20100124087A (ko) 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
US10741248B2 (en) Global wordline decoder and semiconductor device having the same
KR20140076127A (ko) 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US9324399B2 (en) System and method for a level shifting decoder
KR101679358B1 (ko) 플래시 메모리 장치, 이의 프로그램 방법 및 독출 방법
JP2021047527A (ja) メモリシステム
US7764543B2 (en) Memory device and method of reading memory data
KR101565974B1 (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 5