JP2008052808A - 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード - Google Patents
不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード Download PDFInfo
- Publication number
- JP2008052808A JP2008052808A JP2006227254A JP2006227254A JP2008052808A JP 2008052808 A JP2008052808 A JP 2008052808A JP 2006227254 A JP2006227254 A JP 2006227254A JP 2006227254 A JP2006227254 A JP 2006227254A JP 2008052808 A JP2008052808 A JP 2008052808A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- selection transistor
- data
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 本発明は、複数のメモリセルと、第1及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、複数のワード線及び複数のビット線と、データ読出制御部と、を具備し、データ読出制御部はメモリセルの1つを選択してデータを読み出す時に該選択メモリセル以外の非選択メモリセルに読出パス電圧を印加した後第1又は第2の選択トランジスタの制御ゲートに印加されている電圧を昇圧する時に、該昇圧に係る第1又は第2の選択トランジスタに少なくとも1つは隣接の非選択メモリセルに印加するワード線の読出パス電圧を他の非選択メモリセルに印加するワード線の読出パス電圧より低くする。
【選択図】 図5
Description
図1は、本実施形態1に係る不揮発性半導体記憶装置100の構成を示すブロック図である。図1に示すように、本実施形態1に係る不揮発性半導体記憶装置100は、メモリセルアレイ101、ロウ制御回路102、カラム制御回路103、センスアンプ回路104、選択回路105、主制御回路106、データレジスタ109及びインターフェイス回路110を具備している。
実施形態1においては、選択ゲート線SGD、SGSのうち、後から昇圧されるソース側選択ゲート線SGSに隣接する非選択ワード線WL0について、ソース側選択ゲート線SGSからのカップリングノイズによって発生するオーバーシュート電圧のピーク値を低減し、リードディスターブを防止することを可能にするデータの読出動作について説明した。本実施形態2においては、選択ゲート線SGD、SGSのうち、後から昇圧されるドレイン側選択ゲート線SGDに隣接する非選択ワード線WL31について、ドレイン側選択ゲート線SGDからのカップリングノイズによって発生するオーバーシュート電圧のピーク値を低減し、リ−ドディスターブを防止することを可能にするデータの読出動作について、図面を参照しながら詳細に説明する。
本発明は、上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態1乃至実施形態2に係る不揮発性半導体記憶装置100は、図9に示すように、メモリカード10に搭載することが可能である。すなわち、不揮発性半導体記憶装置100と、この不揮発性半導体記憶装置100をコントロールするコントローラ30とを搭載して、メモリカード10を構成することも可能である。
WL、WL0〜WL31 ワード線
SGS ソース側選択ゲート線
SGD ドレイン側選択ゲート線
MC、MC0〜MCi メモリセル
SOURCE 共通ソース線
10 メモリカード
30 コントローラ
100 不揮発性半導体記憶装置
101 メモリセルアレイ
102 ロウ制御回路
103 カラム制御回路
104 センスアンプ回路
105 選択回路
106 主制御回路
109 データレジスタ
110 インターフェイス回路
120 データ読出制御部
Claims (5)
- 直列に接続されている前記複数のメモリセルと、前記複数のメモリセルの直列接続体の両端部にそれぞれ接続されている第1の選択トランジスタ及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、前記複数のメモリセルに接続されている複数のワード線及び複数のビット線と、前記複数のメモリセルに対しデータの読出を行う時に前記ワード線及び前記ビット線に電圧を印加するデータ読出制御部と、を具備し、
前記データ読出制御部は、前記複数のメモリセルの1つを選択してデータを読み出す時において当該選択のメモリセル以外の非選択のメモリセルに読出パス電圧を印加した後であって前記第1の選択トランジスタ又は前記第2の選択トランジスタの制御ゲートに印加されているゲート印加電圧を昇圧する時に、当該昇圧に係る前記第1の選択トランジスタ又は前記第2の選択トランジスタに少なくとも1つは隣接の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧を他の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くすることを特徴とする不揮発性半導体記憶装置。 - 直列に接続されている前記複数のメモリセルと、前記複数のメモリセルの直列接続体の両端部にそれぞれ接続されている第1の選択トランジスタ及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、前記複数のメモリセルに接続されている複数のワード線及び複数のビット線と、前記複数のメモリセルに対しデータの読出を行う時に前記ワード線及び前記ビット線に電圧を印加するデータ読出制御部と、を具備し、
前記データ読出制御部は、前記第1の選択トランジスタの制御ゲートに電圧を印加し前記メモリセルに接続されている前記ワード線に電圧を印加し次に前記第2の選択トランジスタの制御ゲートに電圧を印加する時に前記第2の選択トランジスタに少なくとも1つは隣接の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧を他の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くし、又は前記第2の選択トランジスタの制御ゲートに電圧を印加し前記メモリセルに接続されている前記ワード線に電圧を印加し次に前記第1の選択トランジスタの制御ゲートに電圧を印加する時に前記第1の選択トランジスタに少なくとも1つは隣の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧を他の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くすることを特徴とする不揮発性半導体記憶装置。 - 直列に接続されている前記複数のメモリセルと、前記複数のメモリセルの直列接続体の両端部にそれぞれ接続されている第1の選択トランジスタ及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、前記複数のメモリセルに接続されている複数のワード線及び複数のビット線と、前記複数のメモリセルに対しデータの読出を行う時に前記ワード線及び前記ビット線に電圧を印加するデータ読出制御部と、を具備し、
前記データ読出制御部は、前記メモリセルアレイの前記第1の選択トランジスタに近い側の第1群のメモリセルと前記第1の選択トランジスタから遠い側の第2群のメモリセルのデータを異なる時間に読み出す時において前記第1の選択トランジスタと前記第2の選択トランジスタの制御ゲートに印加されているゲート印加電圧を昇圧する順序が異なるように制御する場合に、前記複数のメモリセルの1つを選択してデータを読み出す時において当該選択のメモリセル以外の非選択のメモリセルに読出パス電圧を印加した後であって前記第1の選択トランジスタ又は前記第2の選択トランジスタの制御ゲートに印加されているゲート印加電圧を昇圧する時に、当該昇圧に係る前記第1の選択トランジスタ又は前記第2の選択トランジスタに少なくとも1つは隣接の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くすることを特徴とする不揮発性半導体記憶装置。 - 直列に接続されている前記複数のメモリセルと、前記複数のメモリセルの直列接続体の両端部にそれぞれ接続されている第1の選択トランジスタ及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、前記複数のメモリセルに接続されている複数のワード線及び複数のビット線と、前記複数のメモリセルに対しデータの読出を行う時に前記ワード線及び前記ビット線に電圧を印加するデータ読出制御部と、を具備する不揮発性半導体記憶装置のデータ読出方法であって、
前記データ読出制御部は、前記複数のメモリセルの1つを選択してデータを読み出す時において当該選択のメモリセル以外の非選択のメモリセルに読出パス電圧を印加した後であって前記第1の選択トランジスタ又は前記第2の選択トランジスタの制御ゲートに印加されているゲート印加電圧を昇圧する時に当該昇圧に係る前記第1の選択トランジスタ又は前記第2の選択トランジスタに少なくとも1つは隣接の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧を他の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くすることを特徴とする不揮発性半導体記憶装置のデータ読出方法。 - 直列に接続されている前記複数のメモリセルと、前記複数のメモリセルの直列接続体の両端部にそれぞれ接続されている第1の選択トランジスタ及び第2の選択トランジスタと、を具備するNANDメモリセルユニットを複数有するメモリセルアレイと、前記複数のメモリセルに接続されている複数のワード線及び複数のビット線と、前記複数のメモリセルに対しデータの読出を行う時に前記ワード線及び前記ビット線に電圧を印加するデータ読出制御部と、を具備し、
前記データ読出制御部は、前記複数のメモリセルの1つを選択してデータを読み出す時において当該選択のメモリセル以外の非選択のメモリセルに読出パス電圧を印加した後であって前記第1の選択トランジスタ又は前記第2の選択トランジスタの制御ゲートに印加されているゲート印加電圧を昇圧する時に、当該昇圧に係る前記第1の選択トランジスタ又は前記第2の選択トランジスタに少なくとも1つは隣接の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧を他の前記非選択のメモリセルに印加する前記ワード線の前記読出パス電圧より低くすることを特徴とする不揮発性半導体記憶装置を搭載するメモリカード。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227254A JP2008052808A (ja) | 2006-08-24 | 2006-08-24 | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US11/838,510 US7903469B2 (en) | 2006-08-24 | 2007-08-14 | Nonvolatile semiconductor memory, its read method and a memory card |
KR1020070084976A KR100936856B1 (ko) | 2006-08-24 | 2007-08-23 | 불휘발성 반도체 기억 장치 및 그 데이터 판독 방법과메모리 카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227254A JP2008052808A (ja) | 2006-08-24 | 2006-08-24 | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008052808A true JP2008052808A (ja) | 2008-03-06 |
Family
ID=39113243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227254A Pending JP2008052808A (ja) | 2006-08-24 | 2006-08-24 | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
Country Status (3)
Country | Link |
---|---|
US (1) | US7903469B2 (ja) |
JP (1) | JP2008052808A (ja) |
KR (1) | KR100936856B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009129536A (ja) * | 2007-11-26 | 2009-06-11 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその読み出し方法 |
JP2010129125A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 多値不揮発性半導体メモリ |
JP2010225257A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
US8154927B2 (en) | 2009-09-28 | 2012-04-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and nonvolatile memory system employing same |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7529131B2 (en) | 2005-11-11 | 2009-05-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory, method for reading out thereof, and memory card |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
JP2009259329A (ja) * | 2008-04-16 | 2009-11-05 | Toshiba Corp | 半導体集積回路装置 |
JP2010123211A (ja) | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置の書き込み方法 |
JP4846814B2 (ja) * | 2009-03-13 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4774109B2 (ja) * | 2009-03-13 | 2011-09-14 | シャープ株式会社 | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 |
US8149624B1 (en) | 2010-09-09 | 2012-04-03 | Macronix International Co., Ltd. | Method and apparatus for reducing read disturb in memory |
JP2013004123A (ja) * | 2011-06-14 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8937835B2 (en) * | 2012-03-13 | 2015-01-20 | Sandisk Technologies Inc. | Non-volatile storage with read process that reduces disturb |
US8942043B2 (en) * | 2013-03-04 | 2015-01-27 | Sandisk Technologies Inc. | Non-volatile storage with process that reduces read disturb on end wordlines |
US9391084B2 (en) | 2014-06-19 | 2016-07-12 | Macronix International Co., Ltd. | Bandgap-engineered memory with multiple charge trapping layers storing charge |
JP2016062621A (ja) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | 半導体記憶装置 |
US9858995B1 (en) * | 2016-12-22 | 2018-01-02 | Macronix International Co., Ltd. | Method for operating a memory device |
KR20190028997A (ko) * | 2017-09-11 | 2019-03-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
JP2019053796A (ja) * | 2017-09-14 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
CN108597554B (zh) * | 2018-05-10 | 2020-09-29 | 上海华虹宏力半导体制造有限公司 | 分离栅闪存的编程时序电路及方法 |
CN108648777B (zh) * | 2018-05-10 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 双分离栅闪存的编程时序电路及方法 |
CN111951869B (zh) * | 2019-05-14 | 2022-10-18 | 兆易创新科技集团股份有限公司 | 一种非易失存储器读处理方法及装置 |
JP7332343B2 (ja) * | 2019-05-28 | 2023-08-23 | キオクシア株式会社 | 半導体記憶装置 |
TWI747734B (zh) * | 2021-02-05 | 2021-11-21 | 旺宏電子股份有限公司 | 記憶體裝置之操作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
WO2005078733A2 (en) * | 2004-02-06 | 2005-08-25 | Sandisk Corporation | Self-boosting system for flash memory cells |
JP2006107577A (ja) * | 2004-10-01 | 2006-04-20 | Toshiba Corp | 半導体記憶装置及びメモリカード |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2007A (en) * | 1841-03-16 | Improvement in the mode of harvesting grain | ||
US5862074A (en) * | 1996-10-04 | 1999-01-19 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same |
KR100496797B1 (ko) * | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
KR100385229B1 (ko) * | 2000-12-14 | 2003-05-27 | 삼성전자주식회사 | 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
JP3984209B2 (ja) * | 2003-07-31 | 2007-10-03 | 株式会社東芝 | 半導体記憶装置 |
KR100632942B1 (ko) | 2004-05-17 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
US7529131B2 (en) | 2005-11-11 | 2009-05-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory, method for reading out thereof, and memory card |
KR100874911B1 (ko) * | 2006-10-30 | 2008-12-19 | 삼성전자주식회사 | 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법 |
-
2006
- 2006-08-24 JP JP2006227254A patent/JP2008052808A/ja active Pending
-
2007
- 2007-08-14 US US11/838,510 patent/US7903469B2/en not_active Expired - Fee Related
- 2007-08-23 KR KR1020070084976A patent/KR100936856B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
WO2005078733A2 (en) * | 2004-02-06 | 2005-08-25 | Sandisk Corporation | Self-boosting system for flash memory cells |
JP2006107577A (ja) * | 2004-10-01 | 2006-04-20 | Toshiba Corp | 半導体記憶装置及びメモリカード |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009129536A (ja) * | 2007-11-26 | 2009-06-11 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその読み出し方法 |
KR101416740B1 (ko) * | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
JP2010129125A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 多値不揮発性半導体メモリ |
JP2010225257A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
US8154927B2 (en) | 2009-09-28 | 2012-04-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and nonvolatile memory system employing same |
US8432741B2 (en) | 2009-09-28 | 2013-04-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and nonvolatile memory system employing same |
Also Published As
Publication number | Publication date |
---|---|
US7903469B2 (en) | 2011-03-08 |
KR100936856B1 (ko) | 2010-01-14 |
US20080049508A1 (en) | 2008-02-28 |
KR20080018827A (ko) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100936856B1 (ko) | 불휘발성 반도체 기억 장치 및 그 데이터 판독 방법과메모리 카드 | |
US10748633B2 (en) | Semiconductor memory device | |
US10043583B2 (en) | Nonvolatile memory device and method of reading the same | |
US8923047B2 (en) | Semiconductor memory device | |
CN108281166B (zh) | 存储装置及其操作方法 | |
JP5723222B2 (ja) | 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム | |
TWI424436B (zh) | 於非揮發性儲存器中在讀取操作時耦合的補償 | |
US8937833B2 (en) | Semiconductor memory device including memory cells and a peripheral circuit and method of operating the same | |
US10290355B2 (en) | Method of programming semiconductor memory device | |
US20070091694A1 (en) | Flash memory device capable of improving reliability | |
US10269438B2 (en) | Nonvolatile memory device for performing a partial read operation and a method of reading the same | |
KR20140133268A (ko) | 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치 | |
CN109493895B (zh) | 半导体存储器装置及其操作方法 | |
KR20170036483A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
US8659945B2 (en) | Nonvolatile memory device and method of operating same | |
JP2009272026A (ja) | 不揮発性半導体記憶装置 | |
US9330762B2 (en) | Semiconductor memory device | |
US20080123432A1 (en) | Flash memory device and method of reading data from flash memory device | |
KR20120069115A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
JP2014182845A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
KR20120043514A (ko) | 메모리 장치 및 그의 동작 방법 | |
JP5081755B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
US20240161834A1 (en) | Memory device and method of operating the memory device | |
JP2015041402A (ja) | 不揮発性半導体記憶装置、及びデータ書き込み方法 | |
JP2010102792A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |