CN109785887B - 非易失性存储器设备及其操作方法 - Google Patents

非易失性存储器设备及其操作方法 Download PDF

Info

Publication number
CN109785887B
CN109785887B CN201811318597.9A CN201811318597A CN109785887B CN 109785887 B CN109785887 B CN 109785887B CN 201811318597 A CN201811318597 A CN 201811318597A CN 109785887 B CN109785887 B CN 109785887B
Authority
CN
China
Prior art keywords
voltage
detection
count
pump
bad block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811318597.9A
Other languages
English (en)
Other versions
CN109785887A (zh
Inventor
李在润
朴一汉
朴准镛
金炳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109785887A publication Critical patent/CN109785887A/zh
Application granted granted Critical
Publication of CN109785887B publication Critical patent/CN109785887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种非易失性存储器设备及其操作方法。用于对多个存储器块中的第一存储器块进行编程的操作方法包括：通过顺序执行第一至第N(N是自然数)编程循环对连接到第一存储器块的第一字线进行编程；在编程完成之后，将通过调节第一电荷泵的第一泵电压所生成的电压施加到第一字线作为虚拟验证电压；基于第一泵电压和第一参考电压生成第一检测计数；并且，基于将第一检测计数与第一参考计数进行比较的结果，输出用于将第一存储器块设置为坏块的坏块设置信号。

Description

非易失性存储器设备及其操作方法
对相关申请的交叉引用
该美国非临时申请要求于2017年11月14日在韩国知识产权局提交的韩国专利申请第10-2017-0151726号的优先权，其公开内容通过引用整体并入本文。
背景技术
本发明构思的各种示例实施例涉及非易失性存储器设备、操作非易失性存储器设备的方法、存储用于操作非易失性存储器设备的计算机可读指令的非暂时性计算机可读介质、和/或用于操作非易失性存储器设备的系统。更具体地，各种示例实施例涉及能够检测坏块的非易失性存储器设备。
半导体存储器设备包括使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)等的半导体实现的存储器设备。半导体存储器设备可以分为易失性存储器设备和非易失性存储器设备。
即使电源中断，非易失性存储器设备也保留存储在其中的数据。非易失性存储器设备的示例包括只读存储器(read-only memory,ROM)、可编程ROM(programmable ROM,PROM)、电可编程ROM(electrically programmable ROM,EPROM)、电可擦除可编程ROM(electrically erasable programmable ROM,EEPROM)、快闪存储器设备、相变随机存取存储器(phase-change random-access memory,PRAM)、磁RAM(magnetic RAM,MRAM)、电阻RAM(resistive RAM,RRAM)和铁电RAM(ferroelectric RAM,FRAM)等。快闪存储器可以是NOR型和NAND型。
发明内容
本发明构思的各种示例实施例提供了一种能够检测不可纠正的纠错码(uncorrectable error correcting code,UECC)的非易失性存储器设备，用于操作非易失性存储器设备的操作指令，和/或包括非易失性存储器设备的系统。
根据本发明构思的至少一个示例实施例的一方面，提供了用于对多个存储器块当中的第一存储器块进行编程的非易失性存储器设备的操作方法，该操作方法包括：使用控制逻辑电路，通过在第一存储器块上顺序运行第一至第N(N是自然数)编程循环对连接到第一存储器块的第一字线进行编程；使用控制逻辑电路施加虚拟验证电压到第一字线，其中该虚拟验证电压通过调节第一电荷泵的第一泵电压来生成；使用控制逻辑电路基于第一泵电压和第一参考电压生成第一检测计数；以及使用控制逻辑电路基于第一检测计数和第一参考计数输出用于将第一存储器块设置为坏块的坏块设置信号。
根据本发明构思的至少一个示例实施例的另一方面，提供了存储器单元阵列，包括连接到多个字线的第一存储器块；和控制逻辑电路，其被配置为：在完成对第一字线的编程操作之后，输出通过调节第一泵电压而生成的电压到第一字线作为虚拟验证电压，所述多个字线包括第一字线，基于第一泵电压和第一参考电压生成第一检测时钟，以及基于第一检测时钟和第一参考检测计数输出用于将第一存储器块设置为坏块的坏块设置信号。
根据本发明构思的至少一个示例实施例的另一方面，提供了用于对多个存储器块中的第一存储器块进行编程的非易失性存储器设备的操作方法，该操作方法包括：使用控制逻辑电路，通过顺序运行第一至第N(N是自然数)编程循环对连接到第一存储器块的第一字线进行编程；在编程完成之后，使用控制逻辑电路施加第一电压到第一字线，其中第一电压通过调节电荷泵的具有小于零的电压电平的第一泵电压来生成；使用控制逻辑电路基于第一泵电压和第一参考电压生成第一检测计数；以及使用控制逻辑电路基于第一检测计数和第一参考计数将第一存储器块设置为坏块，其中，第一检测计数与流入第一字线的电荷量成比例。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明构思的各种示例实施例，其中：
图1是根据本发明构思的至少一个示例实施例的非易失性存储器系统的框图；
图2是根据本发明构思的至少一个示例实施例的非易失性存储器设备的框图；
图3是根据本发明构思的至少一个示例实施例的非易失性存储器设备的操作方法的流程图；
图4是根据本发明构思的至少一个示例实施例的包括在存储器单元阵列中的存储器块的电路图；
图5是根据本发明构思的至少一个示例实施例的包括在存储器单元阵列中的存储器块的另一示例的电路图；
图6是根据至少一个示例实施例的图5的存储器块的透视图；
图7是根据本发明构思的至少一个示例实施例的非易失性存储器设备的框图；
图8是根据本发明构思的至少一个示例实施例的电压生成器的操作的流程图；
图9是根据本发明构思的至少一个示例实施例的坏块确定器的操作的流程图；
图10是根据本发明构思的至少一个示例实施例的编程操作中使用的电压的曲线图；
图11A和11B是根据本发明构思的至少一个示例实施例的非易失性存储器设备的操作的时序图；
图12是根据本发明构思的至少一个示例实施例的非易失性存储器设备的框图；
图13是根据本发明构思的至少一个示例实施例的编程操作中使用的电压的曲线图；
图14是根据本发明构思的至少一个示例实施例的非易失性存储器设备的操作方法的流程图；以及
图15是根据本发明构思的至少一个示例实施例的包括非易失性存储器设备的计算系统装置的视图。
具体实施方式
图1是根据本发明构思的至少一个示例实施例的非易失性存储器系统1的框图。
参考图1，非易失性存储器系统1可以是工作站、网络书、个人数字助理(personaldigital assistant,PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器、便携式游戏机、个人导航设备、黑匣子、数码相机、数字多媒体广播(digital multimedia broadcasting,DMB)播放器、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、可穿戴智能设备、虚拟现实设备、增强现实设备等。
非易失性存储器系统1可以包括存储器控制器20和非易失性存储器设备10，但是不限于此。在至少一个示例实施例中，存储器控制器20和非易失性存储器设备10中的每一个可以被提供为一个芯片、一个封装、一个模块等。另外，存储器控制器20和非易失性存储器设备10可以使用诸如封装叠加封装(package on package,PoP)、球栅阵列(ball gridarray,BGA)、芯片级封装(chip scale package,CSP)、塑料引线芯片载体(plastic leadedchip carrier,PLCC)、塑料双列直插式封装(plastic dual in-line package,PDIP)、裸芯级华夫饼封装(waffle pack)、裸芯级晶圆、板上芯片(chip on board,COB)，陶瓷双列直插式封装(ceramic dual in-line package,CERDIP)、塑料公制四方扁平封装(plasticmetric quad flat pack,MQFP)、薄型四方扁平封装(thin quad flat pack,TQFP)、小型轮廓载体(small outline carrier,SOIC)、收缩小外形封装(shrink small outlinepackage,SSOP)、薄型小外形封装(thin small outline package,TSOP)、薄型四方扁平封装(thin quad flat pack,TQFP)、系统级封装(system in package,SIP)、多芯片封装(multi-chip package,MCP)、晶片级制造封装(wafer-level fabricated package,WFP)、晶片级处理堆叠封装(wafer-level processed stack package,WSP)等的封装来挂载(mounted)。
存储器控制器20可以响应于从主机HOST接收到的编程请求、写入请求和/或读取请求来控制非易失性存储器设备10。例如，存储器控制器20可以响应于从主机HOST接收的编程请求，将编程命令CMD和地址ADDR发送到非易失性存储器设备10。存储器控制器20发送到非易失性存储器设备10的地址ADDR可以是非易失性存储器设备10的物理地址。存储器控制器20可以与非易失性存储器设备10交换数据DATA。
非易失性存储器设备10可以响应于从存储器控制器20接收到的信号执行诸如编程操作(例如，写入操作)、读取操作、擦除操作等的操作。当非易失性时存储器设备10响应于来自存储器控制器20的接收信号对存储器单元进行编程时，可根据增量步进脉冲编程(以下称为ISPP)方法将编程电压和验证电压提供给字线，但是示例实施例不限于此。编程电压和验证电压都可以根据例如ISPP方法提供给字线。在根据ISPP方法的编程操作中，例如，可以在一个编程循环中执行编程脉冲的施加和验证脉冲的施加，但是示例实施例不限于此。通过多个编程循环选择的存储器单元可以在目标状态下编程。在下文中，在编程操作中，非易失性存储器设备10可以将编程电压施加到在一个编程循环中选择的存储器单元，并且在验证操作中，非易失性存储器设备10可以将验证电压施加到在编程循环中的一个中选择的存储器单元。另外，下面描述的“用于字线的编程操作”可以指示“对于连接到字线的存储器单元的编程操作”。
根据至少一个示例实施例，非易失性存储器设备10可以包括电压生成器110、坏块确定器120和/或存储器单元阵列130，但是示例实施例不限于此。电压生成器110可以基于电压控制信号生成用于对存储器单元阵列130执行写入、读取和擦除操作的各种电压。更详细地，电压生成器110可以生成字线电压，例如，编程电压(或写入电压)、读取电压、通过电压(或字线非选择电压)、和/或验证电压等。此外，在根据ISPP方法的编程操作中，电压生成器110可以生成具有不同电压电平的多个编程电压和多个验证电压。根据本发明构思的至少一个示例实施例，电压生成器110可以在编程操作完成之后将附加验证电压施加到存储器单元阵列130。在本发明构思的至少一个示例实施例中，这种验证电压被称为虚拟验证电压。在本发明构思的至少一个示例实施例中，虚拟验证电压可以是负电压。
坏块确定器120可以基于由电压生成器110生成的至少一个电压，将包括在存储器单元阵列130中的至少一个存储器块设置为坏块(例如，表现出不可校正的错误、不能保持正确的位值、不能保持正确的电荷等的存储器块)。根据本发明构思的至少一个示例实施例，坏块确定器120可以将参考电压电平与包括在电压生成器110中的电荷泵的泵电压电平进行比较，并且可以检测电荷泵的泵电压电平小于参考电压电平的间隔，以确定连接到电荷泵的存储器块是否是坏块。在本发明构思的至少一个示例实施例中，检测操作可以是用于通过计算电荷泵的输出电流量来确定连接到电荷泵的存储器块是否是坏块的操作。稍后将参考图7至图11B描述详细操作。
存储器单元阵列130可以包括多个存储器单元。例如，多个存储器单元可以是快闪存储器单元，但是示例实施例不限于此。在下文中，将基于多个存储器单元是NAND快闪存储器单元的情况来详细描述示例实施例。然而，本发明构思的示例实施例不限于此，并且在其它示例实施例中，多个存储器单元可以是电阻性存储器单元，诸如电阻性RAM(resistiveRAM,RRAM)，相变RAM(phase change RAM,PRAM)、磁性RAM(magnetic RAM,MRAM)等。
根据一些示例实施例，存储器单元阵列130可以是三维(3D)存储器单元阵列。3D存储器单元阵列是用于存储器单元的操作的电路，并且包括硅衬底上的有源区。在3D存储器单元阵列中，具有在硅衬底上或硅衬底中形成的电路的存储器单元阵列在一个或多个物理级别上单片地形成。术语“单片”意味着构成阵列的每个级别的层直接堆叠在阵列的更低级别的层上。3D存储器单元阵列还包括沿垂直方向布置的NAND串，使得至少一个存储器单元位于另一存储器单元上。至少一个存储器单元可以包括电荷陷阱层。然而，本发明构思的示例实施例不限于此，并且在其它示例实施例中，存储器单元阵列130可以是例如二维(2D)存储器单元阵列等。
美国专利第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号和美国专利申请公开第2011-0233648号(其全部内容通过引用并入本文)描述了包括多个级别并在级别之间共享字线和/或位线的3D存储器阵列的合适配置。此外，美国专利申请公开第2014-0334232号和美国专利第8,488,381号通过引用整体并入本文。
随着堆叠在3D存储器单元阵列中的层的数量增加，更低栅极层可变得更薄。因此，生成字线桥接现象，并且因此，随着分隔字线的绝缘层被破坏，在字线之间发生短路。存储在连接到更低字线的存储器单元中的数据可能由于字线桥接现象而丢失。根据本发明构思的至少一个示例实施例的非易失性存储器设备10可以通过以下操作来减少和/或防止数据丢失：检测从电压生成器110施加到字线的电流量，基于检测结果预测是否至少一个包括在存储器单元阵列130中的存储器块是坏块，并且将至少一个存储器块设置为坏块，从而使得存储器控制器20、主机等使用不同的和/或替换的存储器块来代替坏块。
在至少一个示例实施例中，包括在存储器单元阵列130中的每个存储器单元可以是用于存储两个或更多个数据位的多级单元(multi-level cell,MLC)。例如，存储器单元可以是存储2位数据的MLC。作为另一示例，存储器单元可以是用于存储3位数据的三级单元(triple-level cell,TLC)或用于存储4位数据的四级单元(quadruple-level cell,QLC)。然而，本发明构思的示例实施例不限于此。在另一示例实施例中，包括在存储器单元阵列130中的一些存储器单元可以是用于存储1位数据的单级单元(single level cell,SLC)，并且其它存储器单元可以是MLC等。
图2是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的框图。在图2中，与图1中相同的参考标号表示相同的元件，因此，这里不再重复说明。
参考图2，非易失性存储器设备10可包括电压生成器110、坏块确定器120、存储器单元阵列130、控制逻辑电路140、状态寄存器150、行解码器160和/或输入/输出电路等，但是示例实施例不限于此。
电压生成器110可以从控制逻辑电路140(例如，控制器等)接收电压控制信号CTRL_vol，并基于此生成至少一个字线电压VWL。字线电压VWL可以包括多种电压类型，诸如编程电压Vpgm、验证电压Vver等。电压生成器110可以通过行解码器160将生成的字线电压VWL输出到字线WL。
根据一些示例实施例，电压生成器110可以包括电荷泵111、调节器112和/或泵检测器113等，但是示例实施例不限于此。电荷泵111可以生成用于生成编程操作所需的字线电压VWL的泵电压。泵电压可以是具有大于零的电压电平的正电压(与地电平、参考电压、期望的阈值电压等相比)或者小于零的负电压(与地电平、参考电压、期望的阈值电压等相比)。调节器112可以通过调节由电荷泵111生成的泵电压来生成至少一个字线电压VWL。调节器112可以将至少一个生成的字线电压VWL输出到行解码器160。
泵检测器113可以通过将电荷泵111的泵电压与参考电压进行比较来生成检测信号，并基于检测信号将检测时钟CLK_DT输出到坏块确定器120。在至少一个示例实施例中，泵检测器113可以在泵电压的幅值(magnitude)小于参考电压的幅值的间隔期间输出时钟(例如，时钟信号)到坏块确定器120作为检测时钟CLK_DT。在至少一个示例实施例中，当泵电压是负电压时，泵检测器113可以在泵电压高于具有小于0的电压电平的参考电压的间隔期间输出时钟(例如，时钟信号)到坏块确定器120作为检测时钟CLK_DT。在另一示例实施例中，当泵电压是正电压时，泵检测器113可以在泵电压低于具有大于零的电压电平的参考电压的间隔期间输出时钟(例如，时钟信号)到坏块确定器120作为检测时钟CLK_DT。
根据一些示例实施例，电荷泵111的泵电压的幅值可以取决于流入字线的电荷量而具有不同的向上斜率，并且可以进一步因为当生成字线桥时流入字线的电荷量增加而具有更渐进向上的斜率。在至少一个示例实施例中，电荷可以是正的，而在另一个示例实施例中，电荷可以是负的。因此，当生成字线桥时，电荷泵111的泵电压的幅值具有低于参考电压的幅值的电压电平的间隔可以被延长。根据本发明构思的至少一个示例实施例，可以通过检测该间隔来预测是否生成字线桥。这将在之后参考图11A和11B进行描述。
坏块确定器120可以通过接收和计数检测时钟CLK_DT来生成检测计数。根据本发明构思的至少一个示例实施例，坏块确定器120可以从控制逻辑电路140接收计数使能信号En_Cnt，并且通过仅计数在计数使能信号En_Cnt为逻辑高的间隔中接收到的检测时钟CLK_DT来生成检测计数。在至少一个示例实施例中，计数使能信号En_Cnt可以在字线WL的电压电平稳定的间隔中输出，这将在之后参考图11A和11B进行描述。
坏块确定器120可以通过将检测计数与参考计数(例如，期望阈值等)进行比较来确定是否将存储器块BLK设置为坏块。当存储器块BLK被设置为坏块时，坏块确定器120可以将用于存储器块BLK的坏块设置信号BB输出到例如状态寄存器150，但是示例实施例不限于此。
存储器单元阵列130可以由包括多个存储器块的平面形成，并且多个存储器块可以包括多个页。多个页可以包括多个存储器单元。存储器块BLK将在下面的图4到6中描述。
根据至少一个示例实施例，控制逻辑电路140可以基于从存储器控制器20接收的各种命令CMD和地址ADDR，输出对应于各种存储器操作的各种控制信号，诸如将数据写入存储器单元阵列130的控制信号、从存储器单元阵列130读取数据的控制信号等等。更详细地，控制逻辑电路140可以基于命令CMD将电压控制信号CTRL_vol输出到电压生成器110、基于地址ADDR将行地址X-ADDR输出到行解码器160、并将列地址Y-ADDR输出到输入/输出电路170。此外，控制逻辑电路140还可以将计数使能信号En_Cnt输出到坏块确定器120。在至少一个示例实施例中，计数使能信号En_Cnt可以在字线WL的电压电平稳定的间隔中输出。
状态寄存器150可以存储关于是否针对多个存储器块设置坏块的信息。为此，状态寄存器150可以包括至少一个存储器件。状态寄存器150可以从坏块确定器120接收坏块设置信号BB，并将对应的存储器块BLK设置为坏块。在至少一个示例实施例中，控制逻辑电路140可以响应于随后要接收的编程命令，基于存储在状态寄存器150中的关于坏块设置的信息来选择要编程的存储器块BLK。
行解码器160可以响应于接收行地址X-ADDR而选择字线WL中的一些字线WL。行解码器160将字线电压传送到所选择的字线。例如，在编程操作中，行解码器160可以将编程电压和验证电压施加到所选择的字线，并且将编程禁止电压施加到未选择的字线。在读取操作中，行解码器160可以将读取电压施加到所选择的字线，并且将读取禁止电压施加到未选择的字线。在恢复操作中，行解码器160可以将恢复电压施加到所选择的字线。并且，行解码器160可以响应于行地址X-ADDR选择串选择线中的一些串选择线或接地选择线中的一些接地选择线。
输入/输出电路170可以从外部(例如，存储器控制器)接收数据并将输入数据存储在存储器单元阵列130中。此外，输入/输出电路170可以从存储器单元阵列130读取数据，并将读取的数据输出到外部。输入/输出电路170可以包括与位线BL对应的页缓冲器(未示出)。页缓冲器可以通过位线BL连接到存储器单元阵列130，并且可以响应于从控制逻辑电路140接收的列地址Y-ADDR选择位线BL中的一些位线BL。另外，在编程操作中，页缓冲器可以用作写驱动器，以对要存储在存储器单元阵列130中的数据DATA进行编程。
图3是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的操作方法的流程图。
参考图2和图3，在操作S110中，非易失性存储器设备10可以通过将多个编程电压和多个验证电压施加到连接到第一存储器块的字线WL来运行用于第一存储器块的程序。在完成第一存储器块的程序之后，在操作S120中，非易失性存储器设备10可以另外将虚拟验证电压施加到第一存储器块。在操作S130中，非易失性存储器设备10可以基于与虚拟验证电压对应的电荷泵111的泵电压来生成检测计数。在至少一个示例实施例中，非易失性存储器设备10可以通过将电荷泵111的泵电压与参考电压进行比较来生成检测时钟CLK_DT，并且可以通过在输出计数使能信号En_Cnt的间隔中对检测时钟CLK_DT进行计数来生成检测计数，然而示例实施例不限于此。在操作S140中，非易失性存储器设备10可以基于所生成的检测计数将第一存储器块设置为坏块。在至少一个示例实施例中，非易失性存储器设备10可以通过将检测计数与参考计数(例如，可以根据从非易失性存储器设备的已知的坏块和/或扇区等中收集的经验测试数据设置的期望阈值)进行比较来确定是否将第一存储器块设置为坏块。另外，根据至少一个示例实施例，当确定第一存储器块是坏块时，可以通过改变关于对于在状态寄存器150中的第一存储器的坏块设置的信息(例如，坏块信息等)将第一存储器块设置为坏块。然而示例实施例不限于此。例如，根据其它示例实施例，可以在操作系统、存储器控制器(例如，SCSI控制器、RAID控制器、总线控制器等)的文件分配表(FAT)等中设置坏块信息。
图4是根据本发明构思的至少一个示例实施例的包括在存储器单元阵列中的存储器块的电路图。
参考图4，例如，存储器单元阵列130(图2的)可以是垂直NAND快闪存储器的存储器单元阵列，并且可以包括多个存储器块，然而示例实施例不限于此。每个存储器块BLKa可以包括m(m是等于或大于2的整数)个单元串STR，其中在所述单元串STR中多个存储器单元MC在位线BL0至BLm-1的方向上串联连接。图4示出了单元串STR中的每个单元串STR包括n个存储器单元的示例。
具有图4所示结构的NAND快闪存储器设备以块为基础擦除(例如，以块为单位擦除NAND快闪存储器设备的存储器单元)，并且在与字线WL1至WLn中的每个字线对应的页单元中运行程序。图4示出了在一个块中提供n个字线WL1至WLn的n个页的示例。非易失性存储器设备10可以在编程操作和验证操作期间驱动连接到要被编程的存储器单元的选择的字线。在至少一个示例实施例中，当执行用于第三存储器单元MC3的程序时，第三字线WL3可以是所选择的字线。图1和图2的非易失性存储器设备10包括多个存储器单元阵列，其执行与上述存储器单元阵列130相同的操作，其结构与存储器单元阵列130的结构相同，但不限于此。
图5是根据本发明构思的至少一个示例实施例的包括在存储器单元阵列中的存储器块的另一示例的电路图。
参考图5，例如，存储器单元阵列130(图2的)可以是垂直NAND快闪存储器的存储器单元阵列，并且可以包括多个存储器块。每个存储器块(例如，BLK0)可以包括多个NAND单元串(例如NS11至NS33)、多个字线(例如WL1至WL8)、多个位线(例如BL1至BL3)、多个接地选择线(例如GSL1至GSL3)、多个单元串选择线(例如SSL1至SSL3)、以及公共源极线(例如CSL)。根据不同的示例实施例，可以不同地改变NAND单元串的数量、字线的数量、位线的数量、接地选择线的数量以及单元串选择线的数量。
根据图5，NAND单元串NS11、NS21和NS31设置在第一位线BL1和公共源极线CSL之间，NAND单元串NS12、NS22和NS32设置在第二位线BL2和公共源极线之间CSL之间，NAND单元串NS13、NS23和NS33设置在第三位线BL3和公共源极线CSL之间。NAND单元串中的每个NAND单元串(例如，NS11)可以包括串联连接的单元串选择晶体管SST、多个存储器单元(例如，MC1至MC8)和接地选择晶体管GST，但是示例实施例不限于此。
共同连接到单个位线的单元串形成一列。例如，与第一位线BL1共同连接的单元串NS11、NS21和NS31可以对应于第一列，与第二位线BL2共同连接的单元串NS12、NS22和NS32可以对应于第二列，以及与第三位线BL3共同连接的单元串NS13、NS23和NS33可以对应于第三列等。
连接到一个串选择线的单元串形成一行。例如，连接到第一单元串选择线SSL1的单元串NS11、NS12和NS13可以对应于第一行，连接到第二单元串选择线SSL2的单元串NS21、NS22和NS23可以对应于第二行，连接到第三单元串选择线SSL3的单元串NS31、NS32和NS33可以对应于第三行等。
单元串选择晶体管SST分别连接到串选择线SSL1至SSL3中的对应串选择线。多个存储器单元MC1至MC8分别连接到对应的字线WL1至WL8。接地选择晶体管GST连接到接地选择线GSL1到GSL3中相应的接地选择线。单元串选择晶体管SST连接到位线BL1到BL3中的相应位线，并且接地选择晶体管GST连接到公共源极线CSL。
具有相同高度的字线(例如，WL1)通常彼此连接。单元串选择线(例如，SSL1至SSL3)彼此分离，并且接地选择线(例如，GSL1至GSL3)也彼此分离。例如，当连接到第一字线WL1并且属于单元串NS11、NS12和NS13的存储器单元被编程时，选择第一字线WL1和第一单元串选择线SSL1。接地选择线GSL1至GSL3可以共同彼此连接。在另一示例实施例中，接地选择线GSL1至GSL3可以分别彼此连接。
图6是根据至少一个示例实施例的图5的存储器块BLK0的透视图。
参考图6，包括在BLK0中的每个存储器块(例如，存储器单元阵列130(图2的))在垂直于基板SUB的方向上形成，然而示例实施例不限于此。虽然图6示出了存储器块BLK0包括选择线GSL和SSL中的两条选择线、字线WL1至WL8中的八条字线以及位线BL1至BL3中的三条位线，但是存储器块BLK0在实践中可以包括多于或少于这些线。
基板SUB具有第一导电类型(例如，p型)并且沿第一方向(例如，Y方向)延伸，并且提供掺杂有第二导电类型(例如，n型)的杂质的公共源极线CSL。沿着第一方向延伸的多个绝缘层IL沿着第三方向(例如，Z方向)顺序设置在两个相邻的公共源极线CSL之间的基板SUB的区域上，并且多个绝缘层IL沿第三方向以特定距离彼此间隔开。例如，多个绝缘层IL可以包括诸如氧化硅的绝缘材料。
沿着第一方向顺序布置并沿第三方向穿过多个绝缘层IL的多个柱P设置在两个相邻的公共源极线CSL之间的基板SUB的区域上。例如，多个柱P可以穿透多个绝缘层IL并接触基板SUB。更详细地，每个柱P的表面层S可以包括第一类型的硅材料并且可以用作沟道区。每个柱P的内层I可以包括诸如氧化硅或气隙的绝缘材料。
在两个相邻的公共源极线CSL之间的区域中，沿着绝缘层IL、柱P和基板SUB的暴露表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(称为隧道绝缘层)、电荷陷阱层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)结构，但不限于此。另外，在两个相邻的公共源极线CSL之间的区域中，诸如选择线GSL和SSL以及字线WL1至WL8的栅极电极GE形成在电荷存储层CS的暴露表面上。
漏极和/或漏极接触DR分别设置在多个柱P上。例如，漏极和/或漏极接触DR可以包括掺杂有第二导电类型的杂质的硅材料。在漏极DR上提供沿第二方向(例如，X方向)延伸并沿第一方向间隔一定距离(例如，期望距离)的位线BL1至BL3。
随着列数的增加，多个柱P的底部处的表面层S可以变薄。结果，表面层S可能无法承受用作沟道的多个柱P之间的电压差，并且更低的字线(例如，WL1至WL3)可能被破坏(例如，劣化、无功能等)。如果这种现象变得严重，不仅表面层S会被破坏，而且字线和位于字线之间的绝缘层IL也可能被破坏，此外，也可能发生其中字线(例如，WL1和WL2)短路的字线桥接现象WB。根据字线桥接现象WB，可能发生不可校正的纠错码(uncorrectable errorcorrecting code,UECC)，这导致更低字线的数据丢失。根据本发明构思的至少一个示例实施例，来自电荷泵的输出电流可以随着字线短路而增加，并且可以通过检测输出电流并基于其将存储器块设置为坏块来限制和/或防止UECC的发生。
图7是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的框图。在图7中，与图2中相同的标号表示相同的元件，因此，这里不再重复说明。
参考图7，非易失性存储器设备10可以包括电压生成器110、坏块确定器120和/或状态寄存器150等，其中电压生成器110可以包括电荷泵111，调节器112和/或泵检测器113等。然而，示例实施例不限于此。
电荷泵111可以连接到电源电压VDD，并且可以生成并输出泵电压Vp。调节器112可以通过基于电压控制信号调节泵电压Vp来生成字线电压VWL。
泵检测器113可以包括电压比较器114和检测时钟生成器115。电压比较器114可以接收泵电压Vp并基于泵电压Vp和参考电压Vref(例如，通过比较泵电压Vp和参考电压Vref)输出检测信号Dt。在泵电压Vp是负电压的至少一个示例实施例中，当泵电压Vp大于具有小于零的电平(例如，与期望的阈值电压相比、与地电平相比等等)的参考电压Vref时，电压比较器114可以将检测信号Dt转变为逻辑高。在泵电压Vp是正电压的至少一个示例实施例中，当泵电压Vp小于具有大于零的电平(例如，大于期望的阈值电压的电平、大于地电平的电平等)的参考电压Vref时，电压比较器114可以将检测信号Dt转变为逻辑高。在至少一个示例实施例中，参考电压Vref可以是期望的和/或预定的。
检测时钟生成器115可以通过使检测信号Dt与时钟信号Clk同步来生成检测时钟信号Clk_Dt。在至少一个示例实施例中，检测时钟生成器115可以包括至少一个与门，并且可以通过执行检测信号Dt和时钟信号Clk的与(AND)操作来生成检测时钟信号Clk_Dt。检测时钟生成器115可以将生成的检测时钟信号Clk_Dt输出到电荷泵111和坏块确定器120。电荷泵111可以增加与检测时钟信号Clk_Dt对应的泵电压Vp的电压电平的幅值。
坏块确定器120可以包括检测计数器121和检测计数比较器122。检测计数器121可以通过在施加计数使能信号En_Cnt的时段期间对检测时钟信号Clk_Dt进行计数来生成检测计数Cnt_Dt。在至少一个示例实施例中，控制逻辑电路140可以在期望和/或预定时间之后将计数使能信号En_Cnt输出到坏块确定器120，并且在另一示例实施例中，可以在期望和/或预定间隔中将计数使能信号En_Cnt输出到坏块确定器120。并且，字线电压VWL稳定的间隔可以意味着目标字线电压和当前字线电压VWL之间的差在期望的和/或预定的电压差内。
检测计数比较器122可以通过将检测计数Cnt_Dt与参考计数Cnt_Ref进行比较来输出坏块设置信号BB。在至少一个示例实施例中，当检测计数Cnt_Dt大于参考计数Cnt_Ref时，检测计数比较器122可以输出坏块设置信号BB。在至少一个示例实施例中，参考计数Cnt_Ref可以是期望的和/或预定的，并且可以由控制逻辑电路140和/或存储器控制器20更新。当检测计数比较器122输出坏块设置信号BB时，状态寄存器150可以将与坏块设置信号BB对应的存储器块设置为与其对应的坏块。
图8是根据本发明构思的至少一个示例实施例的电压生成器110的操作的流程图。
参考图7和图8，在操作S210中，电压生成器110可以通过在编程操作完成之后调节由电荷泵111生成的泵电压Vp来输出虚拟验证电压。在至少一个示例实施例中，泵电压Vp可以是负电压。在操作S220中，电压生成器110可以将泵电压Vp的电压电平的幅值与参考电压Vref的电压电平的幅值进行比较。在操作S230中，当泵电压Vp的电压电平的幅值小于参考电压Vref的电压电平的幅值时，电压生成器110可以生成检测信号Dt。更详细地，在泵电压Vp是负电压的至少一个示例实施例中，当泵电压Vp大于具有小于零的电平的参考电压Vref时，电压比较器114可以生成检测信号Dt，然而，示例实施例不限于此。更详细地，在泵电压Vp是正电压的至少一个示例实施例中，当泵电压Vp小于具有大于零的电平的参考电压Vref时，电压生成器110可以生成检测信号Dt，然而，示例实施例不限于此。
在操作S240中，电压生成器110可以通过使检测信号Dt和时钟信号Clk同步来生成检测时钟Clk_Dt，并将生成的检测时钟Clk_Dt输出到坏块确定器120。当泵电压Vp的电压电平的幅值不小于参考电压Vref的电压电平的幅值时，电压生成器110可以不生成检测信号Dt。
图9是根据本发明构思的至少一个示例实施例的坏块确定器120的操作的流程图。
参考图2和图9，在操作S310中，坏块确定器120可以通过从外部(例如，控制逻辑电路140、存储器控制器20和/或任何其它外部源)接收参考计数Cnt_Ref来更新参考计数Cnt_Ref。在操作S320中，坏块确定器120可以通过在接收到计数使能信号En_Cnt的间隔中对检测时钟Clk_Dt进行计数来生成检测计数Cnt_Dt。在至少一个示例实施例中，可以在字线电压VWL稳定的间隔中施加计数使能信号En_Cnt。
在操作S330中，坏块确定器120可以将检测计数Cnt_Dt与参考计数Cnt_Ref进行比较。在操作S340中，当检测计数Cnt_Dt大于参考计数Cnt_Ref时，坏块确定器120可以将坏块设置信号BB输出到状态寄存器150。状态寄存器150可以将与坏块设置信号BB对应的存储器块设置为坏块。当检测计数Cnt_Dt不大于参考计数Cnt_Ref时，坏块确定器120可以不将坏块设置信号BB输出到状态寄存器150。
图10是根据本发明构思的至少一个示例实施例的为编程操作施加的电压的曲线图。
参考图2和图10，纵轴表示字线电压VWL或泵电压Vp的电压电平，横轴表示时间。电压生成器110可以在N个编程循环期间将N个编程电压Vpgm1至VpgmN输出到字线WL以执行编程并且可以将多个验证电压Vver输出到字线WL。多个验证电压Vver对于每个编程循环可以是不同的，并且多个验证电压Vver中的至少一个可以是负电压。
在由图10表示的示例实施例中，电压生成器110可以在第一编程循环期间将第一编程电压Vpgm1和第一验证电压Vver1顺序输出到字线WL，在第二编程循环期间将第二编程电压Vpgm2、第二-1验证电压Vver2_1和第二-2验证电压Vver2_2顺序输出到字线WL，并且在第三编程循环期间将第三编程电压Vpgm3、第三-1验证电压Vver3_1、第三-2验证电压Vver3_2和第三-3验证电压Vver3_3顺序输出到字线WL。另外，电压生成器110可以通过在第一编程循环期间将第四-1验证电压Vver4_1、第四-2验证电压Vver4_2和第四-3验证电压Vver4_3顺序输出到字线WL，并且在第N编程循环期间将第N编程电压VpgmN输出到字线WL来完成编程操作。根据本发明构思的至少一个示例实施例，电压生成器110可以在编程操作完成之后将虚拟验证电压Vdv输出到字线WL，并且可以使用其执行检测操作。
在至少一个示例实施例中，电荷泵111可以生成负泵电压Vp以生成具有小于零(和/或期望的阈值电压)的电压电平的验证电压。仅当生成具有小于零的电压电平的验证电压时，才可以生成泵电压Vp。在图10的至少一个示例实施例中，当生成第一验证电压Vver1、第二-1验证电压Vver2_1、第二-2验证电压Vver2_2、第三-1验证电压Vver3_1、第三-2验证电压Vver3_2和虚拟验证电压Vdv时，泵电压Vp可以形成在负电压Vneg的电压电平。
根据本发明构思的非易失性存储器设备10可以针对负电压Vneg执行检测操作，以生成虚拟验证电压Vdv。当泵电压Vp增加时，根据电压生成器110与存储器块中的每个之间的距离的存储器块之间的电压差也可能增加。由于负电压Vneg可以具有与用于生成编程电压Vpgm1至VpgmN的泵电压Vp相比更低的电压电平，所以尽管电压生成器110和存储器块之间存在距离差，也可以高效地执行检测操作。此外，根据本发明构思的至少一个示例实施例，生成负电压Vneg的电荷泵111可以连接到多个字线WL中的任何一个。因此，可以单独控制检测操作。
图11A和11B是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的操作的时序图。更详细地，图11A是不生成字线桥的存储器块的检测操作的时序图。图11B是生成字线桥的存储器块的检测操作的时序图。
参考图7以及图11A和图11B，泵电压Vp的电压电平的幅值可以在达到特定电压电平之后以一定的斜率减小。泵检测器113可以将参考电压Vref的电压电平的幅值与泵电压Vp的电压电平的幅值进行比较，并且可以在泵电压Vp的电压电平的幅值变得小于参考电压Vref的电压电平的幅值时，在第一至第三时间点t1至t3、第四和第五时间点t4和t5输出处于逻辑高电平的检测信号Dt。泵检测器113可以通过同步时钟Clk和检测信号Dt来生成检测时钟Clk_Dt，并且可以将检测时钟Clk_Dt输出到坏块确定器120。坏块确定器120可以通过对与在字线电压VWL的电压电平的幅值稳定的第二时间点t2之后接收的计数使能信号En_Cnt对应的检测时钟Clk_Dt进行计数来生成检测计数Cnt_Dt。
在图11A的至少一个示例实施例中，通过上述检测操作生成的第一检测计数Cnt_Dt1可以是“6”。同时，在图11B的至少一个示例实施例中，由于存在由于字线桥接现象而流入字线的许多电荷，所以泵电压Vp的电压电平的幅值可以以比图11A的至少一个示例实施例中更慢的速率增加。结果，在图11B的至少一个示例实施例中，泵电压Vp的电压电平的幅值小于参考电压Vref的电压电平的幅值的间隔可以比图11A中的更长。因此，作为结果生成的第二检测计数Cnt_Dt2可以是“9”。
在参考计数Cnt_Ref为“7”的至少一个示例实施例中，因为第一检测计数Cnt_Dt1不大于参考计数Cnt_Ref，所以坏块确定器120可以不将与图11A的至少一个示例实施例对应的存储器块设置为坏块。同时，因为第二检测计数Cnt_Dt2大于参考计数Cnt_Ref，所以坏块确定器120可以将与图11B的至少一个示例实施例对应的存储器块设置为坏块。
图12是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的框图。在图12中，与图7中相同的标号表示相同的元件，因此，这里不再重复说明。
参考图12，非易失性存储器设备10可以包括电压生成器110、第一坏块确定器120_1、第二坏块确定器120_2和/或状态寄存器150，但不限于此，其中电压生成器110可以包括第一电压生成器110_1和/或第二电压生成器110_2，但不限于此。第一电压生成器110_1和第二电压生成器110_2可以生成不同的字线电压VWL1和VWL2。在至少一个示例实施例中，第一电压生成器110_1可以生成第一电压，诸如低于零或其它阈值电压的负电压，并且第二电压生成器110_2可以生成第二电压，诸如大于零或其它阈值电压的正电压，然而示例实施例不限于此。
第一电压生成器110_1可以包括第一电荷泵111_1、第一调节器112_1和/或第一泵检测器113_1等。第一电荷泵111_1可以生成具有例如小于零的的电平的第一泵电压Vp1，并且第一调节器112_1可以调节第一泵电压Vp1以生成第一字线电压VWL1。在至少一个示例实施例中，第一字线电压VWL1可以是具有例如小于零的电压电平的验证电压或虚拟验证电压。第一泵检测器113_1可以基于第一泵电压Vp1和第一参考电压Vref1生成第一检测时钟信号Clk_Dt1，并将生成的第一检测时钟信号Clk_Dt1输出到第一坏块确定器120_1。第一坏块确定器120_1可以基于第一计数使能信号En_Cnt1和第一检测时钟信号Clk_Dt1生成第一检测计数，并且还可以基于第一检测计数和第一参考计数Cnt_Ref1生成第一坏块设置信号BB1。第一坏块确定器120_1可以通过将第一坏块设置信号BB1输出到状态寄存器150来将对应的存储器块设置为坏块。
第二电压生成器110_2可以包括第二电荷泵111_2、第二调节器112_2和/或第二泵检测器113_2等。第二电荷泵111_2可以生成具有例如大于零和/或比较阈值电压的电平的第二泵电压Vp2，并且第二调节器112_2可以调节第二泵电压Vp2以生成第二字线电压VWL2。在至少一个示例实施例中，第二字线电压VWL2可以是具有例如高于零和/或比较阈值电压的电压电平的编程电压或验证电压。第二泵检测器113_2可以基于第二泵电压Vp2和第二参考电压Vref2生成第二检测时钟信号Clk_Dt2，并且可以将第二检测时钟信号Clk_Dt2输出到第二坏块确定器120_2。第二坏块确定器120_2可以基于第二计数使能信号En_Cnt2和第二检测时钟信号Clk_Dt2生成第二检测计数，并且还可以基于第二检测计数和第二参考计数Cnt_Ref2生成第二坏块设置信号BB2。第二坏块确定器120_2可以通过将第二坏块设置信号BB2输出到状态寄存器150来将相应的存储器块设置为坏块。第一坏块设置信号BB1和第二坏块设置信号BB2可以是用于将相同的存储器块设置为坏块的信号，或者可以是用于将不同的存储器块设置为坏块的信号。
根据本发明构思的至少一个示例实施例，可以基于具有小于零(和/或比较阈值电压)的电压电平的第一泵电压Vp1和具有大于零(和/或比较阈值电压)的电压电平的第二泵电压Vp2中的至少一个来执行检测操作。然而，示例实施例不限于此，例如，检测操作可以基于具有大于比较阈值电压的电压电平的第一泵电压Vp1、或者具有低于比较阈值电压(或第二比较阈值电压)的电压电平的第二泵电压Vp2等。
图13是根据本发明构思的至少一个示例实施例的为编程操作施加的电压的曲线图。在图13中，与图10中相同的标号表示相同的元件，因此，这里将不再给出重复的描述。
参考图12和图13，纵轴表示字线电压VWL或泵电压Vp的电压电平，并且横轴表示时间。由于第一泵电压已在图10中描述，所以这里将不给出其详细描述。
除了具有例如小于零的电平的第一泵电压Vp1之外，非易失性存储器设备10还可以基于从第二电荷泵111_2输出的具有例如大于零的电平的第二泵电压Vp2来执行检测操作。也就是说，非易失性存储器设备10可以使用具有电源电压VPP的电压电平的第二泵电压Vp2来执行检测操作，以生成第一至第N编程电压Vpgm1至VpgmN中的至少一个。在至少一个示例实施例中，非易失性存储器设备10可以跳过与第一至第N编程电压Vpgm1至VpgmN中的至少一些相对应的第二泵电压Vp2，而不执行检测操作。在至少一个示例实施例中，可以对与第一至第(N-1)编程电压Vpgm1至VpgmN-1对应的第二泵电压Vp2执行检测操作，并且可以不对与第N编程电压VpgmN相对应的第二泵电压Vp2执行检测操作。
非易失性存储器设备10可以在编程操作完成之后将虚拟验证电压Vdv施加到字线，并且可以对与其对应的第一泵电压Vp1执行检测操作。
图14是根据本发明构思的至少一个示例实施例的非易失性存储器设备10的操作方法的流程图。
参考图12和图14，在操作S410中，非易失性存储器设备10可以将1替换为整数i的初始值，并且在操作S420中，非易失性存储器设备10可以通过将第i编程电压施加到存储器块来运行第i编程循环。在操作S430中，非易失性存储器设备10可以通过使用期望的和/或预定的条件来确定是否对第i编程循环执行检测操作。
在至少一个示例实施例中，非易失性存储器设备10可以将期望的和/或预定的参考编程电压与第i编程电压进行比较，并且可以在第i编程电压的电压电平例如低于参考编程电压的电压电平时对第i编程循环执行检测操作，并且可以当第i编程电压的电压电平例如不低于参考编程的电压电平时，不对第i编程循环执行检测操作。
在至少一个示例实施例中，非易失性存储器设备10可以将整数i与期望的和/或预定的参考循环计数进行比较，并且可以在整数i低于期望的和/或预定的参考循环计数时，执行对第i编程循环的检测操作，并且可以在整数i不低于期望的和/或预定的参考循环计数时不对第i编程循环执行检测操作。
在至少一个示例实施例中，当不对第(i-1)编程循环执行分离操作时，非易失性存储器设备10可以不对第i编程循环执行检测操作。
在操作S440中，如果基于上述期望的和/或预定的条件确定执行检测操作，则在操作S450，非易失性存储器设备10可以使用与第i编程电压对应的第二泵电压Vp2执行检测操作。在操作S440中，如果确定不执行分离操作，则非易失性存储器设备10可以跳过操作S450而不执行分离操作。
在操作S460中，非易失性存储器设备10可以确认整数i是否是指示编程操作的完成的整数N。在操作S470中，如果整数i不是整数N，则非易失性存储器设备10可以将1加到整数i并重复S420到S460。在操作S480中，如果整数i是整数N，则非易失性存储器设备10可以使用与虚拟验证电压对应的第一泵电压Vp2来执行检测操作。
图15是根据本发明构思的至少一个示例实施例的包括非易失性存储器设备911的计算系统设备900的视图。
参考图15，计算系统设备900可以包括电连接到总线960的至少一个微处理器930、用户接口950、以及具有存储器控制器912和非易失性存储器设备911等的非易失性存储器系统910，但是示例实施例不限于此。非易失性存储器设备911可以通过存储器控制器912存储由微处理器930处理/将要由微处理器930处理的N位数据(N是等于或大于1的整数)。此外，非易失性存储器设备911还可以包括图1至图14中描述的非易失性存储器设备。也就是说，非易失性存储器设备911可以通过施加虚拟验证电压并对虚拟验证电压执行检测操作来预测存储器单元阵列的UECC。计算系统设备900还可以包括随机存取存储器(random-access memory,RAM)940和/或电源920等。
如果计算系统设备900是移动设备，则可以另外提供用于提供计算系统的操作电压的电池和诸如基带芯片组的调制解调器。此外，本领域普通技术人员应该理解，计算系统设备900还可以配备有应用芯片组、相机图像处理器(camera image processor,CIS)、移动DRAM等，因此，这里将不给出其详细描述。
存储器控制器912和非易失性存储器设备911可以包括例如使用非易失性存储器用于存储数据的的固态驱动器/盘(SSD)。
已经在如上所述的附图和详细描述中图示和描述了示例实施例。尽管使用特定术语来解释本公开中的这些示例实施例，但是特定术语不旨在限制本发明构思的范围，并且仅用于更好地理解本发明构思。本领域普通技术人员将理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明构思的范围不是由本发明构思的详细描述限定，而是由所附权利要求限定。

Claims (19)

1.一种用于对多个存储器块当中的第一存储器块进行编程的非易失性存储器设备的操作方法，该操作方法包括：
使用控制逻辑电路，通过对第一存储器块顺序运行第一至第N编程循环来对连接到第一存储器块的第一字线进行编程，其中N是自然数；
使用控制逻辑电路将通过调节第一电荷泵的第一泵电压所生成的虚拟验证电压施加到第一字线；
使用控制逻辑电路基于第一泵电压和第一参考电压生成第一检测计数；以及
使用控制逻辑电路基于第一检测计数和第一参考计数输出用于将第一存储器块设置为坏块的坏块设置信号，
其中，生成第一检测计数包括在第一泵电压具有高于第一参考电压的电压电平的电压电平的第一时段期间对时钟间隔的数量进行计数。
2.如权利要求1所述的操作方法，其中，所述第一泵电压是负电压。
3.如权利要求1所述的操作方法，其中，
第一存储器块包括多个字线，所述多个字线包括第一字线；并且
第一电荷泵连接到第一字线，并且不连接到第一存储器块的所述多个字线的剩余字线。
4.如权利要求1所述的操作方法，其中，所述输出包括：当第一检测计数大于第一参考计数时，输出所述坏块设置信号。
5.如权利要求1所述的操作方法，还包括：
响应于所述坏块设置信号，使用控制逻辑电路更新对应于第一存储器块的坏块信息，以指示第一存储器块是坏块。
6.如权利要求1所述的操作方法，还包括：
使用控制逻辑电路基于参考计数信息更新第一参考计数。
7.如权利要求1所述的操作方法，其中，
第一参考电压和第一泵电压具有小于零的电压电平；并且
其中，虚拟验证电压的电平在第一时段不波动。
8.如权利要求1所述的操作方法，其中，所述编程包括：
通过调节第二电荷泵的第二泵电压将编程电压施加到第一字线；以及
基于第二泵电压和第二参考电压生成第二检测计数。
9.如权利要求8所述的操作方法，还包括：
使用控制逻辑电路基于第二检测计数和第二参考计数输出用于将第一存储器块设置为坏块的坏块设置信号。
10.如权利要求8所述的操作方法，其中，生成第二检测计数包括：
确定是否执行与第M编程循环对应的第二检测计数的生成；以及
基于与第M编程循环对应的第二泵电压和第二参考电压生成第二检测计数，所述生成第二检测计数基于确定是否执行第二检测计数的生成的结果，
其中M是1到N的自然数。
11.如权利要求10所述的操作方法，其中，确定是否执行第二检测计数的生成包括：确定与第M编程循环对应的编程电压的电压电平是否小于参考编程电压。
12.如权利要求10所述的操作方法，其中，确定是否执行第二检测计数的生成是基于自然数M是否小于参考循环计数。
13.如权利要求10所述的操作方法，其中，确定是否执行第二检测计数的生成包括：当第二检测计数大于第二参考计数时，确定不执行第M+1编程循环的第二检测计数的生成。
14.一种非易失性存储器设备，包括：
存储器单元阵列，包括连接到多个字线的第一存储器块；和
控制逻辑电路，其被配置为：
在完成对第一字线的编程操作之后，将通过调节第一泵电压所生成的电压输出到第一字线作为虚拟验证电压，所述多个字线包括第一字线，
基于第一泵电压和第一参考电压生成第一检测时钟；以及
基于第一检测时钟和第一参考检测计数输出用于将第一存储器块设置为坏块的坏块设置信号，
其中，控制逻辑电路还被配置为：
在第一泵电压具有高于第一参考电压的电压电平的电压电平的间隔中生成第一检测信号；以及
通过使第一检测信号与时钟信号同步来生成第一检测时钟。
15.如权利要求14所述的非易失性存储器设备，其中，所述控制逻辑电路还被配置为：
通过对第一检测时钟的第一时段中的时钟的数量进行计数来生成第一检测计数；以及
基于第一检测计数和第一参考检测计数生成坏块设置信号，
其中，虚拟验证电压的电压电平在第一时段不波动。
16.如权利要求14所述的非易失性存储器设备，还包括：
状态寄存器，其被配置为接收坏块设置信号并基于坏块设置信号更新第一存储器块的坏块状态。
17.如权利要求14所述的非易失性存储器设备，所述控制逻辑电路还被配置为：
通过调节用于第一字线的编程操作的第二泵电压，输出编程电压到第一字线；
基于第二泵电压和第二参考电压生成第二检测时钟；以及
基于第二检测时钟和第二参考检测计数输出用于将第一存储器块设置为坏块的坏块设置信号。
18.如权利要求17所述的非易失性存储器设备，其中，
所述编程操作包括多个编程循环；并且
所述控制逻辑电路被配置为针对与所述多个编程循环中的至少一些编程循环相对应的第二检测时钟不输出坏块设置信号，而不管第二检测时钟。
19.一种用于对多个存储器块中的第一存储器块进行编程的非易失性存储器设备的操作方法，所述操作方法包括：
使用控制逻辑电路，通过顺序运行第一至第N编程循环对连接到第一存储器块的第一字线进行编程，其中N是自然数；
在编程完成之后，使用控制逻辑电路将通过调节电荷泵的具有小于零的电压电平的第一泵电压所生成的第一电压施加到第一字线；
使用控制逻辑电路基于第一泵电压和第一参考电压生成第一检测计数；以及
基于第一检测计数和第一参考计数使用控制逻辑电路将第一存储器块设置为坏块，
其中，第一检测计数与流入第一字线的电荷量成比例。
CN201811318597.9A 2017-11-14 2018-11-07 非易失性存储器设备及其操作方法 Active CN109785887B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170151726A KR102477267B1 (ko) 2017-11-14 2017-11-14 비휘발성 메모리 장치 및 이의 동작 방법
KR10-2017-0151726 2017-11-14

Publications (2)

Publication Number Publication Date
CN109785887A CN109785887A (zh) 2019-05-21
CN109785887B true CN109785887B (zh) 2024-02-06

Family

ID=66495978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811318597.9A Active CN109785887B (zh) 2017-11-14 2018-11-07 非易失性存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US10553291B2 (zh)
KR (1) KR102477267B1 (zh)
CN (1) CN109785887B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144389A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 스토리지 장치 및 그것의 액세스 방법
US11200952B2 (en) * 2019-07-22 2021-12-14 Samsung Electronics Co., Ltd. Non-volatile memory device
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
KR20210108164A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20210111565A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11437117B2 (en) 2020-05-29 2022-09-06 Micron Technology, Inc. NAND flash array defect real time detection
US11482298B2 (en) * 2020-05-29 2022-10-25 Micron Technology, Inc. Device field degradation and factory defect detection by pump clock monitoring
JP2022035525A (ja) 2020-08-21 2022-03-04 キオクシア株式会社 半導体記憶装置の動作条件の調整方法
JP2022036654A (ja) 2020-08-24 2022-03-08 キオクシア株式会社 メモリデバイス及びメモリシステム
JP2022147613A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
WO2022204930A1 (en) * 2021-03-30 2022-10-06 Yangtze Memory Technologies Co., Ltd. Asynchronous multi-plane independent scheme dynamic analog resource sharing in three-dimensional memory devices
KR20230007883A (ko) 2021-07-06 2023-01-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11955199B2 (en) 2022-06-21 2024-04-09 Macronix International Co., Ltd. Memory chip, memory device and operation method thereof
TWI812295B (zh) * 2022-06-21 2023-08-11 旺宏電子股份有限公司 記憶體裝置及其操作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290474B1 (ko) 1998-06-11 2001-06-01 박종섭 다단계 펄스 발생 회로 및 이를 이용한 플래쉬 메모리 셀의소거 방법
KR20020007439A (ko) * 2000-07-13 2002-01-29 로버트 에이치. 씨. 챠오 고속 차지 펌프용 다이나믹 레귤레이션 구성
KR100385226B1 (ko) 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
KR100729359B1 (ko) 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101347287B1 (ko) 2008-02-20 2014-01-03 삼성전자주식회사 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법
US8488381B2 (en) 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
US7885091B2 (en) 2009-05-26 2011-02-08 Sandisk 3D Llc Limited charge delivery for programming non-volatile storage elements
KR101021701B1 (ko) 2009-06-17 2011-03-15 한양대학교 산학협력단 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법
KR101596826B1 (ko) 2009-10-26 2016-02-23 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법
JP5486948B2 (ja) * 2010-02-08 2014-05-07 ルネサスエレクトロニクス株式会社 不良検出回路を有する不揮発性半導体記憶装置及び不揮発性半導体記憶装置の不良検出方法
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101802815B1 (ko) * 2011-06-08 2017-12-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2011222081A (ja) 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
US8514630B2 (en) * 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8559229B2 (en) 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
US8867278B2 (en) * 2011-02-28 2014-10-21 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
KR102012298B1 (ko) 2012-07-24 2019-08-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
KR102083506B1 (ko) 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102170975B1 (ko) * 2013-10-31 2020-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 불량 워드라인 탐지 방법
KR102161738B1 (ko) * 2014-04-07 2020-10-05 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US9418751B1 (en) 2015-01-23 2016-08-16 Sandisk Technologies Llc Pre-program detection of threshold voltages of select gate transistors in a memory device
US9606865B2 (en) * 2015-02-23 2017-03-28 Sandisk Technologies Llc Method and apparatus for configuring a memory device
US9449698B1 (en) 2015-10-20 2016-09-20 Sandisk Technologies Llc Block and zone erase algorithm for memory
KR102473167B1 (ko) * 2015-12-18 2022-12-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
US9711231B1 (en) 2016-06-24 2017-07-18 Sandisk Technologies Llc System solution for first read issue using time dependent read voltages
KR102267046B1 (ko) * 2017-03-29 2021-06-22 삼성전자주식회사 스토리지 장치 및 배드 블록 지정 방법

Also Published As

Publication number Publication date
KR102477267B1 (ko) 2022-12-13
US10553291B2 (en) 2020-02-04
KR20190054774A (ko) 2019-05-22
US20190392908A1 (en) 2019-12-26
CN109785887A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109785887B (zh) 非易失性存储器设备及其操作方法
US9959933B2 (en) Non-volatile memory devices and methods of operating the same
CN109979511B (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
KR102233810B1 (ko) 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
KR101913331B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
US10573378B2 (en) Methods of programming memory devices
US10854250B2 (en) Memory device including a circuit for detecting word line defect and operating method thereof
KR20180104379A (ko) 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
KR102222463B1 (ko) 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR20170052390A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR102386242B1 (ko) 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10748632B2 (en) Nonvolatile memory device and method of programming with bit line programming forcing voltage and programming inhibition voltage
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
KR20170010620A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20090313423A1 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
CN109524045B (zh) 非易失性存储器器件及其操作方法
KR102497212B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
US20190214094A1 (en) Non-volatile memory device and a method of operating the same
KR102502234B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
CN111309517A (zh) 操作存储设备的方法和存储设备
KR102361642B1 (ko) 비휘발성 메모리 장치의 프로그램 방법 및 동작 방법
US11367491B1 (en) Technique for adjusting read timing parameters for read error handling
US20220013184A1 (en) Memory device with conditional skip of verify operation during write and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant