KR102267046B1 - 스토리지 장치 및 배드 블록 지정 방법 - Google Patents

스토리지 장치 및 배드 블록 지정 방법 Download PDF

Info

Publication number
KR102267046B1
KR102267046B1 KR1020170040197A KR20170040197A KR102267046B1 KR 102267046 B1 KR102267046 B1 KR 102267046B1 KR 1020170040197 A KR1020170040197 A KR 1020170040197A KR 20170040197 A KR20170040197 A KR 20170040197A KR 102267046 B1 KR102267046 B1 KR 102267046B1
Authority
KR
South Korea
Prior art keywords
state
slci
loop count
memory device
count information
Prior art date
Application number
KR1020170040197A
Other languages
English (en)
Other versions
KR20180110708A (ko
Inventor
이경덕
심영섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170040197A priority Critical patent/KR102267046B1/ko
Priority to US15/837,841 priority patent/US10388395B2/en
Priority to CN201810249317.7A priority patent/CN108694989B/zh
Publication of KR20180110708A publication Critical patent/KR20180110708A/ko
Application granted granted Critical
Publication of KR102267046B1 publication Critical patent/KR102267046B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 실시 예에 따른 스토리지 장치는, 선택된 메모리 셀들의 프로그램 동작시, 복수의 타깃 상태들 중 적어도 하나의 타깃 상태의 상태별 패스 루프의 수를 검출하고, 상기 검출된 상태별 패스 루프의 수를 이용하여 프로그램의 성공 또는 실패를 지시하는 상태 루프 카운트 정보(SLCI)를 생성하는 불휘발성 메모리 장치, 그리고 특정 동작 조건의 검출 또는 외부 명령어에 응답하여 상기 상태 루프 카운트 정보(SLCI)를 상기 불휘발성 메모리 장치에게 요청하고, 상기 불휘발성 메모리 장치로부터 출력되는 상기 상태 루프 카운트 정보(SLCI)에 따라 상기 선택된 메모리 셀들이 포함된 메모리 블록을 배드 블록으로 지정하는 스토리지 컨트롤러를 포함한다.

Description

스토리지 장치 및 배드 블록 지정 방법{STORAGE DEVICE AND BAD BLOCK ASSIGNING METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 루프 상태 정보를 이용하는 스토리지 장치 및 그것의 배드 블록 지정 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 저장하는 데 쓰인다.
불휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, 스마트폰, PDA, 디지털 카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 정보 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다. 최근, 스마트폰과 같은 모바일 장치들에 탑재하기 위하여 불휘발성 메모리 장치의 고용량, 고속 입출력, 저전력화 기술들이 활발하게 연구되고 있다.
불휘발성 메모리 장치로의 프로그램 동작은 선택된 메모리 영역으로의 데이터 기입 동작과, 데이터의 기입이 정상적으로 이루어졌는지를 판단하는 상태 검출 동작으로 구성된다. 만일, 상태 검출 결과 기입된 데이터가 정상적으로 기입되지 못한 것으로 판단되면, 불휘발성 메모리 장치는 프로그램 실패(Program fail)로 판단한다. 그리고 프로그램 실패로 판명된 메모리 영역(또는 블록)은 불량 블록 또는 배드 블록(Bad Block)으로 처리된다.
상태 검출 동작은 기입된 데이터가 제한된 수의 프로그램 루프 이내에 프로그램되었는지를 판단하는 방식을 포함한다. 하지만, 이러한 상태 검출 동작은 복수의 타깃 상태들로 프로그램되는 불휘발성 메모리 장치에서 정정 불가 에러(Uncorrectable Error)의 차단에는 한계가 있다. 상태 검출 동작을 통해서 체크하기 어려운 오류를 미리 검출하여 런타임 배드 블록(Run Time Bad Block)으로 지정하면, 불휘발성 메모리 장치의 데이터 신뢰성이 획기적으로 높아질 것이다.
본 발명의 목적은 불휘발성 메모리 장치의 특정 조건에서 복수의 타깃 상태들 각각의 상태별 패스 루프의 수를 검출하고, 그 결과를 이용하여 정정 불가 에러가 발생하기 전에 배드 블록으로 지정하여 데이터 신뢰성을 높일 수 있는 스토리지 장치 및 그것의 배드 블록 지정 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 스토리지 장치는, 선택된 메모리 셀들의 프로그램 동작시, 복수의 타깃 상태들 각각의 상태별 패스 루프의 수를 검출하고, 상기 검출된 상태별 패스 루프의 수를 이용하여 프로그램의 성공 여부를 지시하는 상태 루프 카운트 정보(SLCI)를 결정하는 불휘발성 메모리 장치, 그리고 특정 동작 조건이 검출되거나 또는 외부 명령어에 응답하여 상기 상태 루프 카운트 정보(SLCI)를 상기 불휘발성 메모리 장치에게 요청하고, 상기 불휘발성 메모리 장치로부터 제공된 상기 상태 루프 카운트 정보(SLCI)에 따라 상기 메모리 셀들이 포함된 메모리 블록을 배드 블록으로 지정하는 스토리지 컨트롤러를 포함한다.
상기 목적을 달성하기 위한 본 발명의 불휘발성 메모리 장치 및 스토리지 컨트롤러를 포함하는 스토리지 장치의 배드 블록 지정 방법은, 런타임 배드 블록 처리를 수행하기 위한 조건을 모니터링하는 단계, 상기 모니터링 결과에 따라 상기 스토리지 컨트롤러가 상기 불휘발성 메모리 장치에게 선택된 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청하는 단계, 상기 불휘발성 메모리 장치로부터 제공되는 상기 상태 루프 카운트 정보(SLCI)를 참조하여 상기 선택된 메모리 블록을 배드 블록으로 지정하는 단계를 포함하되, 상기 상태 루프 카운트 정보(SLCI)는 상기 불휘발성 메모리 장치가 상기 메모리 블록의 프로그램 동작시 복수의 타깃 상태들 각각의 상태별 패스 루프의 수를 검출하고, 상기 검출된 상태별 패스 루프의 수를 이용하여 프로그램의 성공 또는 실패를 결정한 정보이다.
이상과 같은 본 발명의 실시 예에 따르면, 3차원 불휘발성 메모리 장치의 적층 단수의 증가에 따라 발생하는 특정 워드 라인에서의 프로그램 실패를 미리 식별하여 배드 블록으로 처리할 수 있는 스토리지 장치가 제공될 수 있다. 따라서, 본 발명의 저장 장치에 따르면 정정 불가 에러가 발생하기 이전에 선택된 메모리 블록을 배드 블록으로 지정할 수 있어 고용량 및 고신뢰성의 저장 장치가 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 스토리지 컨트롤러를 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 4는 도 3의 메모리 셀 어레이의 구조를 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 스토리지 장치의 메모리 관리 동작을 보여주는 순서도이다.
도 6은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 다른 예를 보여주는 순서도이다.
도 7은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 또 다른 예를 보여주는 순서도이다.
도 8은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 또 다른 예를 보여주는 순서도이다.
도 9는 본 발명의 상태 루프 카운트 정보(SLCI)를 저장하는 불휘발성 메모리 장치의 문턱 전압 산포를 간략히 보여주는 도면이다.
도 10은 상태 루프 카운트 정보(SLCI)를 예시적으로 보여주는 테이블이다.
도 11a 내지 도 11d는 배드 블록 매니저의 배드 블록 지정시 제공받는 정보를 예시적으로 보여주는 블록도들이다.
도 12는 본 발명의 스토리지 장치의 배드 블록 지정 방법의 다른 예를 보여주는 도면이다.
도 13a 및 도 13b는 본 발명의 스토리지 컨트롤러와 불휘발성 메모리 장치 사이의 상태 루프 카운트 정보(SLCI)의 전달을 위한 명령어 시퀀스의 예를 보여주는 도면들이다.
도 14는 본 발명의 본 발명의 다른 실시 예에 따른 상태 루프 카운트 정보(SLCI)를 예시적으로 보여주는 도면이다.
도 15는 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 다른 예를 보여주는 순서도이다.
도 16은 본 발명의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 낸드형 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 메모리 장치의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 예를 들면, 본 발명의 기술은 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등에도 사용될 수 있다.
본 발명에서는 불휘발성 메모리 장치의 프로그램 동작을 위해 다양한 용어들이 등장한다. '프로그램 사이클'은 선택된 메모리 셀들(동일 워드 라인에 연결)이 타깃 상태들 각각으로 프로그램되기 위해 소요되는 프로그램 동작의 단위이다. '프로그램 루프'는 프로그램 사이클을 구성하는 복수의 동작 단위로, 프로그램 전압과 검증 전압의 펄스로 구성된다. 프로그램 사이클은 복수의 프로그램 루프들로 구성될 것이다.
더불어, 본 발명에서 사용되는 '타깃 상태(Target state)'는 메모리 셀들의 문턱 전압이 데이터의 식별 가능한 범위를 가리킨다. 각각의 문턱 전압 범위는 대응하는 논리값이 할당되어 있다. 더불어, 프로그램 동작의 성공이나 실패 여부를 나타내는 용어 '상태(Status)'는 하나의 프로그램 사이클의 성공이나 실패를 의미하는 정보이다. 본 발명에서는 상태 루프 카운트 정보(State Loop Count Information: 이하, SLCI)가 언급될 것이다. 본 발명에서 제안되는 상태 루프 카운트 정보(SLCI)는 타깃 상태들 각각의 정상적인 프로그램 여부와 각 타깃 상태들의 프로그램에 소요된 루프 수를 나타내는 정보이다. 즉, 서로 다른 문턱 전압에 대응하는 타깃 상태들로의 프로그램에는 서로 다른 프로그램 루프 수가 적용될 것이다. 각 타깃 상태들은 적절한 루프 수의 범위 내에서 프로그램되어야 한다. 하지만, 타깃 상태들 중 적어도 하나가 적절한 루프 수의 범위를 벗어나 프로그램되는 경우, 상태 루프 카운트 정보(SLCI)는 페일(Fail)로 결정될 수 있다. 상태 루프 카운트 정보(SLCI)는 각 타깃 상태들 단위의 프로그램 성공 여부를 나타내는 정보이다.
본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 보여주는 블록도이다. 도 1을 참조하면, 스토리지 장치(100)는 스토리지 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다. 스토리지 컨트롤러(110)는 프로그램 동작(또는 사이클)이 완료되면, 상태 루프 카운트 정보(State Loop Count Information: 이하, SLCI)를 불휘발성 메모리 장치(120)에 요청할 수 있다. 불휘발성 메모리 장치(120)는 스토리지 컨트롤러(110)의 요청에 응답하여 상태 루프 카운트 정보(SLCI)를 출력할 것이다. 불휘발성 메모리 장치(120)로부터 전달된 상태 루프 카운트 정보(SLCI) 값을 사용하여 스토리지 컨트롤러(110)는 배드 블록 관리를 포함하는 다양한 메모리 관리 동작을 수행할 수 있을 것이다.
스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)를 제어한다. 스토리지 컨트롤러(110)는 호스트(Host)로부터의 쓰기 요청에 응답하여 쓰기 명령(Write CMD)이나 쓰기 데이터(Write data)를 불휘발성 메모리 장치(120)에 제공할 수 있다. 스토리지 컨트롤러(110)는 쓰기 데이터의 프로그램 동작이 완료되면, 타깃 상태들 중 적어도 하나의 루프 상태를 확인하기 위한 상태 루프 카운트 정보 요청(SLCI Request)을 불휘발성 메모리 장치(120)에 전달할 수 있다.
스토리지 컨트롤러(110)는 쓰기 데이터가 프로그램된 불휘발성 메모리 장치(120)의 웨어 레벨링 정보(Wear-leveling Information)를 모니터링할 수 있다. 그리고 스토리지 컨트롤러(110)는 모니터링 결과에 따라 상태 루프 카운트 정보 요청(SLCI Request)을 불휘발성 메모리 장치(120)에 전달할 수 있다. 여기서, 웨어 레벨링 정보는 프로그램/소거 횟수(P/E cycle)를 포함할 수 있다.
다른 실시 예에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)의 동작 온도(Temperature)를 모니터링하고, 모니터링 결과에 따라 상태 루프 카운트 정보 요청(SLCI Request)을 불휘발성 메모리 장치(120)에 전달할 수 있다. 또는, 스토리지 컨트롤러(110)는 호스트로부터 제공되는 특정 명령어에 따라 상태 루프 카운트 정보 요청(SLCI Request)을 불휘발성 메모리 장치(120)에 전달할 수 있다. 스토리지 컨트롤러(110)는 메모리 영역의 에러 비트 수를 모니터링하고, 모니터링 결과에 따라 상태 루프 카운트 정보 요청(SLCI Request)을 불휘발성 메모리 장치(120)에 전달할 수 있을 것이다.
스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 출력되는 상태 루프 카운트 정보(SLCI)를 참조하여 선택된 메모리 블록을 배드 블록(Bad block)으로 지정할 수 있다. 예를 들면, 배드 블록 매니저(112)는 프로그램/소거 횟수(P/E cycle)가 미리 결정된 기준치를 초과하는 메모리 블록을 상태 루프 카운트 정보(SLCI)에 따라 배드 블록으로 지정할 수 있다. 또는, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)의 동작 온도가 미리 결정된 기준 온도를 초과하는 경우에, 상태 루프 카운트 정보(SLCI)를 참조하여 선택된 메모리 블록을 배드 블록으로 지정할 수 있다. 배드 블록 매니저(112)는 선택된 메모리 블록으로부터 검출된 에러 비트 수가 미리 결정된 기준치를 초과하는 경우에도, 상태 루프 카운트 정보(SLCI)를 참조하여 배드 블록으로 지정할 수 있다. 또한, 호스트로부터 특정 명령어를 수신하는 경우, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 출력되는 상태 루프 카운트 정보(SLCI)를 참조하여 선택된 메모리 블록을 배드 블록(Bad block)으로 지정할 수 있다.
불휘발성 메모리 장치(120)는 복수의 불휘발성 메모리 셀들을 포함하는 메모리 셀 어레이(121)와 프로그램 루프 카운트 회로(124), 그리고 상태 레지스터(125)를 포함할 수 있다. 불휘발성 메모리 장치(120)는 프로그램 동작 동안 프로그램 루프 카운트 회로(124), 그리고 상태 레지스터(125)에 의해서 선택된 타깃 상태들에 대한 루프 카운트 및 루프 상태를 검출할 것이다. 그리고 검출된 루프 카운트 및 루프 상태는 상태 레지스터(125)에 저장될 수 있다. 불휘발성 메모리 장치(120)는 스토리지 컨트롤러(110)로부터의 상태 루프 카운트 정보 요청(SLCI Request)에 응답하여 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 출력할 것이다.
스토리지 컨트롤러(110)와 불휘발성 메모리 장치(120) 간의 상태 루프 카운트 정보(SLCI)의 출력 방법은 다양한 방식으로 구현될 수 있음은 당업자들에게는 잘 이해될 것이다. 예를 들면, 상태 루프 카운트 정보(SLCI)의 요청은 상태 읽기 명령(Status read command)의 형태로 제공될 수 있으며, 상태 루프 카운트 정보(SLCI)의 출력에는 기존의 상태 데이터의 예비 비트(Reserved bit)가 활용될 수 있을 것이다. 하지만, 상태 루프 카운트 정보(SLCI)의 출력 채널은 신호 출력 라인의 추가를 통해서도 구현될 수 있음은 잘 이해될 것이다.
상술한 스토리지 장치(100)에 따르면, 메모리 블록은 정정 불가 에러(Uncorrectable Error)가 발생하기 전에 상태 루프 카운트 정보(SLCI)에 근거하여 배드 블록으로 지정될 수 있다. 따라서, 본 발명의 스토리지 장치(100)는 정정 불가 에러(Uncorrectable Error)가 발생한 이후에 배드 블록으로 처리되는 장치에 비하여 높은 데이터 신뢰성을 제공할 수 있다.
도 2는 본 발명의 실시 예에 따른 스토리지 컨트롤러를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 스토리지 컨트롤러(110)는 프로세싱 유닛(111), 워킹 메모리(113), 호스트 인터페이스(115), 에러 정정 블록(117), 그리고 메모리 인터페이스(119)를 포함한다. 하지만, 스토리지 컨트롤러(110)의 구성 요소들은 언급된 구성 요소들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 스토리지 컨트롤러(110)는 초기 부팅(Booting) 동작에 필요한 코드 데이터(Code data)를 저장하는 ROM(Read Only Memory) 등을 더 포함할 수 있다.
프로세싱 유닛(111)은 중앙 처리 장치(Central Processing Unit) 또는 마이크로프로세서(Micro-processor)를 포함할 수 있다. 프로세싱 유닛(111)은 스토리지 컨트롤러(110)의 제반 동작을 주관한다. 프로세싱 유닛(111)은 스토리지 컨트롤러(110)를 구동하기 위한 펌웨어(Firmware)를 구동할 수 있다. 펌웨어는 워킹 메모리(113)에 로딩(Loading)되고, 프로세싱 유닛(111)에 의해서 호출되어 구동될 것이다.
워킹 메모리(113)에는 스토리지 컨트롤러(110)를 제어하기 위한 소프트웨어(또는, 펌웨어)나 데이터가 로딩된다. 저장된 소프트웨어 및 데이터는 프로세싱 유닛(111)에 의해 구동되거나 처리된다. 워킹 메모리(113)는 캐시(Cache) 메모리, DRAM, SRAM, PRAM, 플래시 메모리 장치들 중 적어도 하나를 포함할 것이다. 본 발명의 실시 예에 따르면, 워킹 메모리(113)에는 배드 블록 매니저(112) 또는 플래시 변환 계층(FTL, 114) 등이 로드될 수 있다.
호스트 인터페이스(115)는 호스트와 스토리지 컨트롤러(110) 사이의 인터페이스를 제공한다. 호스트와 스토리지 컨트롤러(110)는 다양한 표준 인터페이스들(Standardized Interfaces) 중 하나를 통해 연결될 수 있다. 다른 예로써, 호스트와 스토리지 컨트롤러(110)는 다양한 표준 인터페이스들 적어도 하나를 통해 연결될 수 있다. 여기에서, 표준 인터페이스들은 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral component Interconnection), PCI-E(PCI Express), USB(Universal Serial Bus), IEEE 1394, UFS(Universal Flash Storage), M.2, M.3 SSD 인터페이스 등과 같은 다양한 인터페이스 방식들을 포함한다.
에러 정정 블록(117)은 다양한 원인으로 인해 손상되는 데이터의 에러를 정정할 수 있다. 예를 들면, 에러 정정 블록(117)은 불휘발성 메모리 장치(120)로부터 읽혀진 데이터의 에러를 검출 및 정정하기 위한 연산을 수행할 것이다. 특히, 에러 정정 블록(117)은 읽혀진 데이터의 에러 비트 수를 검출할 수 있다. 어떤 실시 예에서는, 검출된 에러 비트 수(nEB)는 배드 블록 매니저(112)에 제공될 것이다. 배드 블록 매니저(112)는 에러 비트 수와 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록을 배드 블록으로 지정할 수 있다.
메모리 인터페이스(119)는 스토리지 컨트롤러(110)와 불휘발성 메모리 장치(120) 사이의 인터페이스를 제공한다. 예를 들면, 프로세싱 유닛(111)에 의해서 처리된 데이터가 메모리 인터페이스(119)를 통해 불휘발성 메모리 장치(120)에 저장된다. 다른 예로써, 불휘발성 메모리 장치(120)에 저장된 데이터는 메모리 인터페이스(119)를 통해 프로세싱 유닛(111)에 제공된다.
이상에서 예시적으로 설명된 스토리지 컨트롤러(110)의 구성들 설명되었다. 본 발명의 스토리지 컨트롤러(110)에 의해서 상태 루프 카운트 정보(SLCI)가 불휘발성 메모리 장치(120)로부터 제공될 수 있다. 스토리지 컨트롤러(110)는 호스트로부터의 요청이나, 불휘발성 메모리 장치(120)의 동작 온도, 프로그램/소거 횟수(P/E cycle), 에러 비트의 수(nEB)에 따라 상태 루프 카운트 정보(SLCI)를 불휘발성 메모리 장치(120)에 요청할 수 있다. 그리고 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 참조하여 선택된 메모리 블록을 배드 블록(Bad Block)으로 지정할 수 있다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 3을 참조하면, 불휘발성 메모리 장치(120)는 메모리 셀 어레이(121), 행 디코더(122), 입출력 회로(123), 프로그램 루프 카운트 회로(124), 상태 레지스터(125), 전압 발생기(126) 그리고 제어 로직(127)을 포함할 수 있다.
메모리 셀 어레이(121)는 워드 라인들(WL) 또는 선택 라인들(SSL, GSL)을 통해 행 디코더(122)에 연결된다. 메모리 셀 어레이(121)는 비트 라인들(BLs)을 통해서 페이지 버퍼(미도시) 및 입출력 회로(123)에 연결된다. 메모리 셀 어레이(121)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 메모리 블록들 각각은 복수의 셀 스트링들(Cell strings)을 포함한다. 여기서, 셀 스트링들 각각의 채널은 수직 또는 수평 방향으로 형성될 수 있다. 메모리 셀 어레이(121)에 포함되는 메모리 셀들은 워드 라인과 비트 라인으로 제공되는 전압에 의해서 프로그램된다.
본 발명의 개념에 따른 실시 예로서, 메모리 셀 어레이(121)는 3차원 메모리 어레이로 제공될 수 있다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 모놀리식으로(Monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 모놀리식(Monolithical)이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착됨을 의미한다.
행 디코더(122)는 어드레스(ADDR)에 응답하여 메모리 셀 어레이(121)의 메모리 블록들 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 메모리 블록의 워드 라인들(WLs) 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 워드 라인에 전압 발생기(126)로부터 제공된 워드 라인 전압(VWL)을 전달한다. 프로그램 동작시 행 디코더(122)는 선택 워드 라인(Selected WL)에 프로그램 전압(Vpgm)과 검증 전압(Vfy)을, 비선택 워드 라인(Unselected WL)에는 패스 전압(Vpass)을 전달한다.
입출력 회로(123)는 프로그램 동작시에 입력받은 쓰기 데이터를 메모리 셀 어레이(121)의 선택된 메모리 셀들에 기입한다. 입출력 회로(123)는 메모리 셀 어레이(121)의 선택된 메모리 셀들로부터 데이터를 읽어내다. 그리고 입출력 회로(123)는 읽혀진 데이터를 불휘발성 메모리 장치(120)의 외부로 출력할 수 있다.
프로그램 루프 카운트 회로(124)는 프로그램 동작시 메모리 셀들이 타깃 상태로 정상 프로그램되었는지를 프로그램 루프 단위로 체크할 수 있다. 프로그램 루프 카운트 회로(124)는 하나의 프로그램 사이클(Program cycle)이 수행되는 동안, 각 프로그램 루프에서의 루프 단위의 프로그램의 성공 또는 실패를 검출할 수 있다. 프로그램 루프 카운트 회로(124)는 어느 하나의 타깃 상태가 비정상적인 루프 카운트(loop count)에서 프로그램 패스(Pass)로 나타나는 경우, 상태 루프 카운트 정보(SLCI)를 페일(Fail)로 결정할 것이다. 상태 루프 카운트 정보(SLCI)에는 각 타깃 상태들의 루프 카운트 값들이 포함될 수도 있음을 잘 이해될 것이다.
상태 레지스터(125)는 상태 루프 카운트 정보(SLCI)를 저장한다. 상태 레지스터(125)는 외부로부터 상태 루프 카운트 정보(SLCI)에 대한 요청이 존재하면, 상태 루프 카운트 정보(SLCI)를 출력할 수 있다.
전압 발생기(126)는 제어 로직(127)의 제어에 따라 각각의 워드 라인들로 공급될 다양한 워드 라인 전압들(VWL)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 발생한다. 각각의 워드 라인들로 공급될 워드 라인 전압들에는 프로그램 전압(Vpgm), 패스 전압(Vpass), 선택 및 비선택 읽기 전압들(Vrd, Vread) 등이 있다. 전압 발생기(126)는 읽기 동작 및 프로그램 동작시에 선택 라인들(SSL, GSL)에 제공되는 선택 라인 전압(VSSL, VGSL)을 생성할 수 있다. 또한, 전압 발생기(126)는 제어 로직(127)의 제어에 따라 검증 전압을 생성하여 행 디코더(122)에 제공할 수 있다.
제어 로직(127)은 외부로부터 전달되는 명령어에 응답하여 행 디코더(122), 입출력 회로(123), 프로그램 루프 카운트 회로(124), 전압 발생기(126)를 제어한다. 제어 로직(127)은 쓰기 명령에 응답하여 외부에서 제공된 데이터를 선택된 메모리 셀들이 프로그램하도록 전압 발생기(126) 및 입출력 회로(123)를 제어할 수 있다. 예를 들면, 제어 로직(127)의 제어에 따라 선택된 메모리 셀들은 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming: 이하, ISPP) 방식으로 프로그램될 수 있다.
ISPP에서는 선택된 메모리 셀들(예를 들면, 하나의 워드 라인에 연결된 메모리 셀들)을 프로그램하기 위한 프로그램 사이클(Program cycle)이 수행된다. 하나의 프로그램 사이클(또는, 프로그램 동작)은 복수의 프로그램 루프들(Program loops)로 구성된다. 각 프로그램 루프들은 적어도 하나의 프로그램 펄스와 적어도 하나의 검증 펄스가 인가된다. 프로그램 펄스는 프로그램 전압(Vpgm)의 레벨을 갖는 펄스이며, 검증 펄스는 검증 전압(Vfy)의 레벨을 갖는 펄스이다. 루프 카운트(Loop count)가 증가할수록 ISPP에서는 프로그램 전압(Vpgm)이 레벨이 증가하게 될 것이다.
이상의 본 발명의 불휘발성 메모리 장치(120)는 복수의 타깃 상태들 중 적어도 하나의 타깃이 비정상적인 루프 카운트에서 프로그램 완료되는 경우를 검출할 수 있다. 그리고 불휘발성 메모리 장치(120)는 검출 결과를 상태 루프 카운트 정보(SLCI)로 저장할 수 있다.
도 4는 도 3의 메모리 셀 어레이의 구조를 예시적으로 보여주는 도면이다. 도 4를 참조하면, 메모리 셀 어레이(121)를 구성하는 메모리 블록(BLK1)의 회로 구조가 도시되어 있다.
복수의 셀 스트링들(CS)이 기판(SUB) 위에서 행들 및 열들로 배치될 수 있다. 복수의 셀 스트링들(CS)은 기판(SUB) 상에(또는 안에) 형성되는 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 메모리 블록(BLK1)의 구조의 이해를 돕기 위하여, 기판(SUB)의 위치가 예시적으로 표시되어 있다. 셀 스트링들(CS)의 하단에 공통 소스 라인(CSL)이 연결되는 것으로 도시되어 있다. 그러나 공통 소스 라인(CSL)은 셀 스트링들(CS)의 하단에 전기적으로 연결되는 것으로 충분하며, 물리적으로 셀 스트링들(CS)의 하단에 위치하는 것으로 한정되지 않는다. 예시적으로, 셀 스트링들(CS)은 4X4로 배열되는 것으로 도시되나 메모리 블록(BLK1)은 더 적은 또는 더 많은 수의 셀 스트링들을 포함할 수 있다.
각 행의 셀 스트링들은 제 1 내지 제 4 접지 선택 라인들(GSL1~GSL4) 중 대응하는 접지 선택 라인 그리고 제 1 내지 제 4 스트링 선택 라인들(SSL1~SSL4) 중 대응하는 스트링 선택 라인에 연결될 수 있다. 각 열의 셀 스트링들은 제 1 내지 제 4 비트 라인들(BL1~BL4) 중 대응하는 비트 라인에 연결될 수 있다. 도면이 복잡해지는 것을 방지하기 위하여, 제 2 및 제 3 접지 선택 라인들(GSL2, GSL3) 또는 제 2 및 제 3 스트링 선택 라인들(SSL2, SSL3)에 연결된 셀 스트링들은 옅게 도시되어 있다.
각 셀 스트링은 대응하는 접지 선택 라인에 연결되는 적어도 하나의 접지 선택 트랜지스터(GST), 제 1 더미 워드 라인(DWL1)에 연결되는 제 1 더미 메모리 셀(DMC1), 복수의 워드 라인들(WL1~WL8)에 각각 연결되는 복수의 메모리 셀들(MC), 제 2 더미 워드 라인(DWL2)에 연결되는 제 2 더미 메모리 셀(DMC2), 그리고 스트링 선택 라인들(SSL)에 각각 연결되는 스트링 선택 트랜지스터들(SST)을 포함할 수 있다. 각 셀 스트링에서, 접지 선택 트랜지스터(GST), 제 1 더미 메모리 셀(DMC1), 메모리 셀들(MC), 제 2 더미 메모리 셀(DMC2) 및 스트링 선택 트랜지스터들(SST)은 기판과 수직인 방향을 따라 직렬 연결되고, 기판과 수직인 방향을 따라 순차적으로 적층될 수 있다.
예시적으로, 도 4에 도시된 바와 같이, 각 셀 스트링(CS)에서 접지 선택 트랜지스터(GST) 및 메모리 셀들(MC) 사이에 하나 또는 그보다 많은 더미 메모리 셀들이 제공될 수 있다. 각 셀 스트링(CS)에서, 스트링 선택 트랜지스터들(SST) 및 메모리 셀들(MC) 사이에 하나 또는 그보다 많은 더미 메모리 셀들이 제공될 수 있다. 각 셀 스트링(CS)에서, 메모리 셀들의 사이에 하나 또는 그보다 많은 더미 메모리 셀들이 제공될 수 있다. 더미 메모리 셀들은 메모리 셀들(MC)과 동일한 구조를 가지며, 프로그램되지 않거나(예를 들어, 프로그램이 금지되거나) 또는 메모리 셀들(MC)과 다르게 프로그램될 수 있다. 예를 들어, 메모리 셀들(MC)이 둘 또는 그보다 많은 개수의 문턱 전압 산포를 갖도록 프로그램될 때, 더미 메모리 셀들은 하나의 문턱 전압 산포 범위나 메모리 셀들(MC)보다 적은 개수의 문턱 전압 산포를 갖도록 프로그램될 수 있다.
기판(SUB) 또는 접지 선택 트랜지스터(GST)로부터 동일한 높이(또는 순서)에 위치한 메모리 셀들의 게이트는 전기적으로 공통으로 연결될 수 있다. 기판(SUB) 또는 접지 선택 트랜지스터(GST)로부터 상이한 높이(또는 순서)에 위치한 메모리 셀들의 게이트는 전기적으로 분리될 수 있다. 예시적으로, 동일한 높이의 메모리 셀들은 동일한 워드 라인에 연결되는 것으로 도시되어 있으나, 동일한 높이의 메모리 셀들은 메모리 셀들이 형성된 높이의 평면에서 직접 연결되거나 또는 메탈층과 같은 다른 층을 통해 서로 간접 연결될 수 있다.
하나의 스트링(또는 접지) 선택 라인 및 하나의 워드 라인에 대응하는 메모리 셀들은 하나의 페이지를 형성할 수 있다. 쓰기 동작 및 읽기 동작은 각 페이지의 단위로 수행될 수 있다. 각 페이지의 각 메모리 셀은 둘 이상의 비트들을 저장할 수 있다. 각 페이지의 메모리 셀들에 기입되는 비트들은 논리 페이지들을 형성한다. 예를 들어, 각 페이지의 메모리 셀들에 기입되는 k번째 비트들은 k번째 논리 페이지를 형성할 수 있다.
메모리 블록(BLK1)은 3차원 메모리 어레이로 제공된다. 3차원 메모리 어레이는, 실리콘 기판(SUB) 및 메모리 셀들(MC)의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들(MC)의 어레이들의 하나 또는 그 이상의 물리 레벨들에 획일적으로(monolithically) 형성될 수 있다. 메모리 셀들(MC)의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 획일적으로 형성되는 것은, 3차원 어레이의 각 레벨의 레이어들이 3차원 어레이의 하위 레벨의 레이어들 위에 직접 증착됨을 의미한다.
본 발명의 기술적 사상에 따른 일 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 셀 스트링들(CS)(또는 NAND 스트링들)을 포함한다. 적어도 하나의 메모리 셀은 전하 포획 레이어를 포함한다. 각 셀 스트링은 메모리 셀들(MC) 위에 위치하는 적어도 하나의 선택 트랜지스터를 더 포함한다. 적어도 하나의 선택 트랜지스터는 메모리 셀들(MC)과 동일한 구조를 갖고, 메모리 셀들(MC)과 함께 획일적으로 형성된다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에서 워드 라인들 또는 비트 라인들이 공유되는 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제 2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
상술한 3차원 구조의 불휘발성 메모리 장치(120)의 메모리 셀 어레이(121)는 높은 집적도를 가지지만, 그로 인해 프로그램 동작 중에 주변 환경적인 영향에 민감하게 반응할 수 있다. 따라서, 선택된 메모리 셀들의 프로그램 사이클에서 소요되는 전체 프로그램 루프 수에는 정상적인 반면, 메모리 셀들의 타깃 상태들 중 일부는 잡음이나 환경적인 영향으로 부적절한 산포를 가질 수 있다.
본 발명의 상태 루프 카운트 정보(SLCI)는 이러한 타깃 상태들 각각의 산포가 정상적인지를 판단하는 파라미터 정보로 제공된다. 메모리 셀들의 문턱 전압이 타깃 상태들을 갖기 위해 소요되는 상태 루프 카운트를 관찰하면, 타깃 상태들 각각의 프로그램이 정상적으로 수행되었는지를 판단할 수 있다. 상태 루프 카운트 정보(SLCI)를 참조하여 프로그램 동작의 정상적 수행 여부나 배드 블록으로의 지정을 수행하면, 잠재적인 불량을 미리 검출할 수 있다. 따라서, 3차원 구조의 불휘발성 메모리 장치(120) 구조에서 현저하게 증가하는 진행성 배드 블록(Run Time Bad Block: RTBB)의 발생을 예측하고 대처할 수 있다.
도 5는 본 발명의 실시 예에 따른 스토리지 장치의 메모리 관리 동작을 보여주는 순서도이다. 도 5를 참조하면, 스토리지 장치(100, 도 1 참조)는 호스트로부터의 특정 명령어(Specific Command)에 응답하여 본 발명의 상태 루프 카운트 정보(SLCI)를 사용한 배드 블록 처리 동작을 수행할 수 있다.
S110 단계에서, 스토리지 컨트롤러(110)는 호스트로부터 특정 명령어(Specific Command)를 제공받는다. 여기서, 특정 명령어는 호스트로부터 스토리지 장치(100)의 신뢰성을 높이기 위한 명령어나 요청일 수 있을 것이다. 또는, 특정 명령어는 별도로 정의된 배드 블록 처리 명령어일 수 있다.
S120 단계에서, 스토리지 컨트롤러(110)는 호스트로부터의 특정 명령어에 응답하여 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청한다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 선택된 메모리 블록 또는 전체 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 출력할 것이다.
S130 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록을 배드 블록(Bad Block)으로 지정해야 할지 판단한다. 선택된 메모리 블록의 메모리 셀들의 프로그램 사이클에서 소요되는 전체 프로그램 루프 수는 정상일 수 있다. 하지만, 상태 루프 카운트 정보(SLCI)를 사용하면, 타깃 상태들 중 일부의 루프 카운트가 기준 범위를 벗어났는지 검출할 수 있다. 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)에 기반하여 진행성 배드 블록(RTBB)을 미리 검출할 수 있다. 선택된 메모리 블록이 배드 블록으로 지정되어야 하는 것으로 판단되면(Yes 방향), 절차는 S140 단계로 이동한다. 반면, 선택된 메모리 블록이 배드 블록으로 지정될 필요가 없는 경우(No 방향), 특정 명령어에 따른 진행성 배드 블록(RTBB) 처리 동작은 종료된다.
S140 단계에서, 스토리지 컨트롤러(110)는 선택된 메모리 블록을 배드 블록으로 지정한다. 배드 블록으로 지정된 메모리 블록은 이후 데이터를 저장하는 용도로는 더 이상 사용되지 않을 것이다. 따라서, 프로그램 동작에 소요되는 전체 프로그램 루프 수에는 문제가 없으나, 타깃 상태들 중 일부의 루프 카운트에 문제가 있는 메모리 셀들이나 메모리 블록이 배드 블록으로 처리될 수 있다. 따라서, 스토리지 컨트롤러(110)는 정정 불가 에러가 발생하기 이전에 미리 배드 블록의 발생을 감지할 수 있다. 따라서, 스토리지 장치(100)의 데이터 신뢰성이 향상될 수 있다.
도 6은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 다른 예를 보여주는 순서도이다. 도 6을 참조하면, 스토리지 장치(100, 도 1 참조)는 독출 데이터에 포함되는 에러 비트의 수(nEB)를 참조하여 본 발명의 상태 루프 카운트 정보(SLCI)를 사용한 배드 블록 처리 동작을 수행할 수 있다.
S210 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 데이터를 독출한다. 데이터의 독출은 호스트의 요청이나 메모리 관리 동작의 일환으로 수행될 수 있을 것이다.
S220 단계에서, 스토리지 컨트롤러(110)는 독출된 데이터의 에러 비트 수(nEB)를 검출한다. 예를 들면, 스토리지 컨트롤러(110)는 독출된 데이터를 페이지 단위나 섹터 단위, 워드 라인 단위, 또는 블록 단위로 구분하여 에러 비트 수(nEB)를 검출할 것이다. 하지만, 에러 비트 수(nEB)를 검출하는 메모리 단위는 여기의 개시에 국한되지 않는다.
S230 단계에서, 스토리지 컨트롤러(110)는 에러 비트 수(nEB)를 미리 결정된 기준 비트 수(eTH)와 비교한다. 미리 결정된 기준 비트 수(eTH)는 정정 불가 에러(Uncorrectable Error)의 기준보다 작은 값일 수 있다. 기준 비트 수(eTH)은 정정 불가 에러(Uncorrectable Error)의 기준치보다 작아야 하며, 진행성 배드 블록(RTBB)의 발생이 미연에 차단될 수 있는 값이어야 한다. 기준 비트 수(eTH)는 에러 정정 블록(117, 도 2 참조)의 에러 정정 알고리즘이나 엔진의 종류에 따라 다양한 값으로 설정될 수 있을 것이다. 만일, 검출된 에러 비트 수(nEB)가 기준 비트 수(eTH)보다 많은 경우(Yes 방향), 절차는 S240 단계로 이동한다. 반면, 검출된 에러 비트 수(nEB)가 기준 비트 수(eTH)보다 적거나 같으면, 절차는 종료된다.
S240 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청한다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 선택된 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 출력할 것이다.
S250 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록을 배드 블록(Bad Block)으로 지정해야 할지 판단한다. 선택된 메모리 블록의 메모리 셀들의 프로그램 사이클에서 소요되는 전체 프로그램 루프 수는 정상일 수 있다. 하지만, 상태 루프 카운트 정보(SLCI)를 사용하면, 타깃 상태들 중 일부의 루프 카운트가 기준을 벗어났는지 검출될 수 있다. 선택된 메모리 블록이 배드 블록으로 지정되어야 하는 것으로 판단되면(Yes 방향), 절차는 S260 단계로 이동한다. 반면, 선택된 메모리 블록이 배드 블록으로 지정될 필요가 없는 경우(No 방향), 에러 비트 수(nEB)를 참조한 진행성 배드 블록(RTBB) 처리 동작은 종료된다.
S260 단계에서, 스토리지 컨트롤러(110)는 선택된 메모리 블록을 배드 블록으로 지정한다. 배드 블록으로 지정된 메모리 블록은 이후 데이터를 저장하는 용도로는 더 이상 사용되지 않을 것이다. 따라서, 프로그램 동작에 소요되는 전체 프로그램 루프 수에는 문제가 없으나, 타깃 상태들 중 일부의 루프 카운트에 문제가 있는 메모리 셀들이나 메모리 블록이 배드 블록으로 처리될 수 있다. 따라서, 정정 불가 에러가 발생하기 이전에 진행성 배드 블록(RTBB)의 발생을 감지할 수 있어, 스토리지 장치(100)의 데이터 신뢰성은 향상될 수 있다.
도 7은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 또 다른 예를 보여주는 순서도이다. 도 7을 참조하면, 스토리지 장치(100, 도 1 참조)는 불휘발성 메모리 장치(120)의 동작 온도(Operation temperature: 이하, Temp)와 상태 루프 카운트 정보(SLCI)를 이용하여 배드 블록 처리 동작을 수행할 수 있다.
S310 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(NVM)의 동작 온도(Temp)를 검출할 것이다. 불휘발성 메모리 장치(NVM)의 동작 온도(Temp)는 불휘발성 메모리 장치(120) 내부 또는 외부에 위치하는 온도 센서(미도시)를 이용하여 측정될 수 있다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(NVM)의 동작 온도(Temp)의 레벨을 주기적으로 검출할 수 있다.
S320 단계에서, 스토리지 컨트롤러(110)는 검출된 동작 온도(Temp)가 미리 결정된 기준 온도(tTH)보다 높아졌는지 비교할 것이다. 만일, 검출된 동작 온도(Temp)가 미리 결정된 기준 온도(tTH)보다 높은 경우(Yes 방향), 절차는 S330 단계로 이동한다. 반면, 검출된 동작 온도(Temp)가 미리 결정된 기준 온도(tTH)보다 낮거나 같으면, 절차는 S310 단계로 복귀한다.
S330 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청한다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 선택된 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 출력할 것이다.
S340 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록을 배드 블록(Bad Block)으로 지정해야 할지 판단한다. 선택된 메모리 블록을 배드 블록으로 지정해야 하는 것으로 판단되면(Yes 방향), 절차는 S350 단계로 이동한다. 반면, 선택된 메모리 블록을 배드 블록으로 지정할 필요가 없는 경우(No 방향), 동작 온도(Temp)를 참조한 진행성 배드 블록(RTBB) 처리 동작은 종료된다.
S350 단계에서, 스토리지 컨트롤러(110)는 선택된 메모리 블록을 배드 블록으로 지정한다. 배드 블록으로 지정된 메모리 블록은 이후 데이터를 저장하는 용도로는 더 이상 사용되지 않을 것이다. 따라서, 프로그램 동작에 소요되는 전체 프로그램 루프 수에는 문제가 없으나, 특정 온도 이상에서 타깃 상태들 중 일부의 루프 카운트에 문제가 있는 메모리 셀들이나 메모리 블록이 배드 블록으로 처리될 수 있다.
도 8은 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 또 다른 예를 보여주는 순서도이다. 도 8을 참조하면, 스토리지 장치(100, 도 1 참조)는 불휘발성 메모리 장치(120)의 프로그램/소거 횟수(P/E Cycle)와 상태 루프 카운트 정보(SLCI)를 이용하여 배드 블록 처리 동작을 수행할 수 있다.
S410 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)의 프로그램/소거 횟수(P/E Cycle)를 검출할 것이다. 불휘발성 메모리 장치(120)에 포함되는 메모리 블록들 각각의 프로그램/소거 횟수(P/E Cycle)는 스토리지 컨트롤러(110) 내부에 테이블로 구성되고 관리 및 업데이트될 수 있다.
S420 단계에서, 스토리지 컨트롤러(110)는 메모리 블록들의 프로그램/소거 횟수(P/E Cycle)를 미리 결정된 기준 횟수(pTH)와 비교할 것이다. 만일, 검출된 프로그램/소거 횟수(P/E Cycle)가 미리 결정된 기준 횟수(pTH)보다 많은 경우(Yes 방향), 절차는 S430 단계로 이동한다. 반면, 검출된 프로그램/소거 횟수(P/E Cycle)가 기준 횟수(pTH)보다 적거나 같으면, 절차는 S410 단계로 복귀한다.
S430 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청한다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 선택된 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 출력할 것이다.
S440 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록을 배드 블록(Bad Block)으로 지정해야 할지 판단한다. 선택된 메모리 블록의 메모리 셀들의 프로그램 사이클에서 소요되는 전체 프로그램 루프 수는 정상일 수 있다. 하지만, 상태 루프 카운트 정보(SLCI)를 사용하면, 타깃 상태들 중 일부의 루프 카운트가 기준을 벗어났는지 검출될 수 있다. 선택된 메모리 블록이 배드 블록으로 지정되어야 하는 것으로 판단되면(Yes 방향), 절차는 S450 단계로 이동한다. 반면, 선택된 메모리 블록이 배드 블록으로 지정될 필요가 없는 경우(No 방향), 프로그램/소거 횟수(P/E cycle)를 참조한 진행성 배드 블록(RTBB) 처리 동작은 종료된다.
S450 단계에서, 스토리지 컨트롤러(110)는 선택된 메모리 블록을 배드 블록으로 지정한다. 배드 블록으로 지정된 메모리 블록은 이후 데이터를 저장하는 용도로는 더 이상 사용되지 않을 것이다. 따라서, 프로그램 동작에 소요되는 전체 프로그램 루프 수에는 문제가 없으나, 특정 온도 이상에서 타깃 상태들 중 일부의 루프 카운트에 문제가 있는 메모리 셀들이나 메모리 블록이 배드 블록으로 처리될 수 있다.
이상에서는 외부로부터의 특정 명령어, 에러 비트의 수, 동작 온도, 그리고 프로그램/소거 횟수 중 어느 하나와 상태 루프 카운트 정보(SLCI)를 이용하는 배드 블록 처리 방법이 설명되었다. 하지만, 본 발명은 여기에 국한되지 않는다. 진행성 배드 블록의 조기 검출을 위해 상태 루프 카운트 정보(SLCI)와 함께 특정 명령어, 에러 비트의 수, 동작 온도, 그리고 프로그램/소거 횟수들 중 적어도 둘 이상의 조건을 조합할 수 있음은 잘 이해될 것이다.
도 9는 본 발명의 상태 루프 카운트 정보(SLCI)를 예시적으로 설명하기 위한 도면이다. 도 9를 참조하면, 상태 루프 카운트 정보(SLCI)의 예로 상태별 패스 루프(State Pass Loop: SPL)와 델타 루프(Delta Loop: DL)가 설명될 것이다. 예시적으로, 1개의 소거 상태(E0)와 7개의 타깃 상태들(P1, P2, P3, P4, P5, P6, P7)을 갖는 TLC(Triple Level Cell) 메모리 셀들을 예로 들어 상태별 패스 루프(SPL)와 델타 루프(DL)가 설명될 것이다.
선택된 메모리 셀들은 최초에 모두 소거 상태(E0)에 대응하는 문턱 전압 레벨을 가질 것이다. 프로그램 동작의 실행에 따라 선택된 메모리 셀들의 문턱 전압은 데이터 상태들(E0, P1, P2, P3, P4, P5, P6, P7) 중 어느 하나의 문턱 전압을 갖게 될 것이다. 프로그램 동작에 의해 선택된 메모리 셀들의 문턱 전압은 낮은 레벨의 타깃 상태로부터 높은 레벨의 타깃 상태로 증가할 것이다. 예를 들면, 타깃 상태(P1)로 프로그램되는 메모리 셀들은 타깃 상태(P2)보다 적은 루프 카운트에서 프로그램 패스(Program pass)로 검출될 것이다.
타깃 상태(P1)로 프로그램되는 메모리 셀들은 검증 전압(Vfy1)에 의해서 프로그램 성공인지 페일인지 검출될 것이다. 타깃 상태(P1)로 프로그램되는 메모리 셀들은 검증 전압(Vfy1)에 의해서 프로그램 완료된 것으로 검출되면, 프로그램 금지(Program Inhibit)로 설정되어 프로그램 전압의 영향으로부터 배제될 수 있다. 예시적으로 타깃 상태(P1)로 프로그램되는 메모리 셀들은 제 1 상태 패스 루프(SPL1)에서 프로그램 완료되는 것으로 가정하기로 한다.
타깃 상태(P1)보다 높은 문턱 전압을 갖는 타깃 상태(P2)로 프로그램되는 메모리 셀들은 검증 전압(Vfy2)에 의해서 프로그램 성공인지 또는 페일인지 체크될 것이다. 타깃 상태(P2)로 프로그램되는 메모리 셀들이 프로그램 완료된 것으로 검출되면, 프로그램 금지(Program Inhibit)로 설정되어 프로그램 전압의 영향으로부터 배제될 수 있다. 타깃 상태(P2)로 프로그램되는 메모리 셀들은 제 2 상태 패스 루프(SPL2)에서 프로그램 완료되는 것으로 가정하기로 한다.
상술한 타깃 상태들(P1, P2)로 프로그램되는 메모리 셀들의 프로그램을 위해서 각각 제 1 상태 패스 루프(SPL1)와 제 2 상태 패스 루프(SPL2)가 소요된다. 마찬가지로, 타깃 상태들(P3, P4, P5, P6, P7) 각각으로 메모리 셀들이 프로그램되기 위해서는 각각의 상태 패스 루프들(SPL3, SPL4, SPL5, SPL6, SPL7)이 소요될 수 있다. 이러한 패스 루프들의 조건에서 각 패스 루프들 간의 차이값에 대응하는 델타 루프(Delta Loop)가 결정될 수 있다. 타깃 상태들(P1, P2) 사이에 대응하는 델타 루프(DL12)는 제 1 상태 패스 루프(SPL1)와 제 2 상태 패스 루프(SPL2)의 차이값에 대응한다. 타깃 상태들(P2, P3) 사이에 대응하는 델타 루프(DL23)는 제 2 상태 패스 루프(SPL2)와 제 3 상태 패스 루프(SPL3)의 차이값에 대응한다. 타깃 상태들(P3, P4) 사이에 대응하는 델타 루프(DL34)는 제 3 상태 패스 루프(SPL3)와 제 4 상태 패스 루프(SPL4)의 차이값에 대응한다. 이러한 방식으로 타깃 상태들(P6, P7) 사이에 대응하는 델타 루프(DL67)는 제 6 상태 패스 루프(SPL6)와 제 7 상태 패스 루프(SPL7)의 차이값으로 결정될 수 있다.
상술한 타깃 상태들과 루프 카운트와의 관계를 고려하면, 각 타깃 상태들(P1, P2, P3, P4, P5, P6, P7)에 대응하는 상태별 패스 루프(SPLi, 'i'는 1~7)와 델타 루프(DL)는 최적의 데이터 신뢰성을 갖는 값들로 결정될 수 있다. 최적의 상태별 패스 루프(SPLi)와 델타 루프(DL)는 불휘발성 메모리 장치(100)의 다양한 특성을 고려한 테스트나 또는 시뮬레이션을 통해서 획득할 수 있을 것이다. 획득된 최적의 상태별 패스 루프(SPLi)와 델타 루프(DL)에 기초하여 적절한 마진을 제공하기 위한 허용 범위가 결정될 수 있다.
도 10은 상태 루프 카운트 정보(SLCI)를 예시적으로 보여주는 테이블이다. 도 10을 참조하면, 도 9의 타깃 상태들 각각은 상태 루프 카운트 정보(SLCI)를 저장하기 위한 상태별 패스 루프(SPL) 및 델타 루프(DL)의 허용 범위가 정해질 수 있다.
프로그램 동작이 실행되면, 타깃 상태들(P1, P2, P3, P4, P5, P6, P7) 각각에 대한 상태별 패스 루프(SPL)가 저장될 것이다. 그리고 저장된 각 상태별 패스 루프(SPL)들 간의 크기의 차이를 계산하면 델타 루프(DL)가 생성될 수 있다. 예시적으로 타깃 상태(P1)의 상태 패스 루프(SPL)는 루프 카운트 '7'로 제공되는 것으로 테이블에 나타나 있다. 그리고 타깃 상태(P2)의 상태 패스 루프(SPL)는 루프 카운트 '10'으로, 타깃 상태(P3)의 상태 패스 루프(SPL)는 루프 카운트 '13'으로 검출된 것으로 나타나 있다. 이러한 순서에 따라 타깃 상태들(P4, P5, P6, P7) 각각에 대해 상태별 패스 루프(SPL)는 각각 '16', '19', '22', '25'로 표시되어 있다.
각 타깃 상태들 각각의 상태별 패스 루프(SPL)가 제공되면, 타깃 상태들 간의 상태별 패스 루프(SPL)의 차이인 델타 루프(DL)가 계산된다. 타깃 상태들(P1, P2) 각각의 상태별 패스 루프(SPL)의 차이값(10-7=3)인 '3'이 타깃 상태(P2)의 델타 루프(DL)로 결정될 수 있다. 마찬가지로, 타깃 상태들(P2, P3) 각각의 상태별 패스 루프(SPL)의 차이값 '3'이 타깃 상태(P3)의 델타 루프(DL)로 결정될 수 있다. 이러한 방식으로 주어진 상태별 패스 루프(SPL) 조건에서 타깃 상태들(P4, P5, P6, P7) 각각의 델타 루프(DL)가 모두 '3'으로 계산될 수 있을 것이다.
타깃 상태(P1)의 상태 패스 루프(SPL) '7'은 상태 패스 루프(SPL)의 가준 범위(6~8)에 포함된다. 따라서, 타깃 상태(P1)의 상태 루프 카운트 정보(SLCI)는 패스(Pass)로 결정될 것이다. 타깃 상태(P2)의 상태 패스 루프(SPL) '10'은 상태 패스 루프(SPL)의 기준 범위(9~11)에 포함된다. 그리고 타깃 상태(P2)의 델타 루프(DL) '3'은 델타 루프(DL)의 범위(2~4)에 포함된다. 따라서, 타깃 상태(P2)의 상태 루프 카운트 정보(SLCI)는 패스(Pass)로 결정될 것이다.
마찬가지로, 타깃 상태(P3)의 상태 패스 루프(SPL) '13'은 기준 범위(12~14)에 포함된다. 그리고 타깃 상태(P3)의 델타 루프(DL) '3'은 델타 루프(DL)의 기준 범위(2~4)에 포함된다. 따라서, 타깃 상태(P3)의 상태 루프 카운트 정보(SLCI)는 패스(Pass)로 결정될 것이다. 이러한 비교 동작을 적용하면, 나머지 타깃 상태들(P4, P5, P6, P7) 각각의 루프 상태들(Loop Status)도 모두 패스(Pass)로 결정될 수 있다. 모든 타깃 상태들 각각의 루프 상태가 패스(Pass)인 경우, 전체 루프 상태는 패스(Pass)로 결정될 것이다. 결정된 루프 상태(Loop Status)는 이후 상태 레지스터(125)에 저장될 것이다.
이상에서는 상태별 패스 루프(SPLi)와 델타 루프(DL)의 기준에 따른 상태 루프 카운트 정보(SLCI)를 결정하는 예가 설명되었다. 하지만, 루프 상태의 패스 또는 페일의 결정은 상술한 조건에만 국한되지 않으며, 다양한 변경이 가능함은 잘 이해될 것이다.
도 11a 내지 도 11d는 배드 블록 매니저의 배드 블록 지정시 제공받는 정보를 예시적으로 보여주는 블록도들이다. 도 11a 내지 도 11d를 참조하면, 배드 블록 매니저(112)는 프로그램/소거 횟수(P/E cycle), 동작 온도(Temperature), 에러 비트 수(Error Bit Information)를 참조하여 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청할 수 있다.
도 11a를 참조하면, 배드 블록 매니저(112)는 메모리 블록들의 프로그램/소거 횟수(P/E cycle)를 모니터링할 수 있다. 그리고 배드 블록 매니저(112)는 어느 하나의 메모리 블록의 프로그램/소거 횟수(P/E cycle)가 기준 횟수(pTH)를 초과했는지 판단할 수 있다. 프로그램/소거 횟수(P/E cycle)가 기준 횟수(pTH)를 초과한 메모리 블록이 존재하면, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)에게 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청한다. 불휘발성 메모리 장치(120)로부터 제공된 상태 루프 카운트 정보(SLCI)에 따라 배드 블록 매니저(112)는 어느 하나의 메모리 블록을 배드 블록으로 지정한다.
도 11b를 참조하면, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)의 동작 온도(Temperature)를 모니터링할 수 있다. 그리고 배드 블록 매니저(112)는 동작 온도(Temperature)가 기준 온도(tTH)를 초과했는지 판단할 수 있다. 동작 온도(Temperature)가 기준 온도(tTH)를 초과하면, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)에게 메모리 블록들의 상태 루프 카운트 정보(SLCI)를 요청한다. 불휘발성 메모리 장치(120)로부터 제공된 상태 루프 카운트 정보(SLCI)에 따라 배드 블록 매니저(112)는 복수의 메모리 블록들 중 기준을 충족하지 못하는 메모리 블록을 배드 블록으로 지정한다.
도 11c를 참조하면, 배드 블록 매니저(112)는 독출되는 데이터의 에러 비트 정보(예를 들면, 에러 비트 수)를 모니터링할 수 있다. 배드 블록 매니저(112)는 에러 비트 정보가 미리 결정된 기준 비트 수(eTH)를 초과했는지 판단할 수 있다. 에러 비트 정보가 미리 결정된 기준 비트 수(eTH)를 초과하면, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)에게 메모리 블록들의 상태 루프 카운트 정보(SLCI)를 요청한다. 불휘발성 메모리 장치(120)로부터 제공된 상태 루프 카운트 정보(SLCI)에 따라 배드 블록 매니저(112)는 복수의 메모리 블록들 중 기준을 충족하지 못하는 메모리 블록을 배드 블록으로 지정할 것이다.
도 11d를 참조하면, 배드 블록 매니저(112)는 프로그램/소거 횟수(P/E cycle), 동작 온도(Temperature), 에러 비트 수(Error Bit Information)의 모니터링 결과를 조합하여 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 프로그램/소거 횟수(P/E cycle), 동작 온도(Temperature), 에러 비트 수(Error Bit Information) 중에서 적어도 하나가 허용 범위를 초과하면, 배드 블록 매니저(112)는 불휘발성 메모리 장치(120)에게 메모리 블록들의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 불휘발성 메모리 장치(120)로부터 제공된 상태 루프 카운트 정보(SLCI)에 따라 배드 블록 매니저(112)는 복수의 메모리 블록들 중 기준을 충족하지 못하는 메모리 블록을 배드 블록으로 지정할 것이다.
이상에서 배드 블록 매니저(112)의 배드 블록 지정시 제공받는 정보를 예시적으로 설명하였다. 하지만, 앞서 설명되었듯이 호스트로부터 특정 명령에 응답하여 배드 블록 매니저(112)가 불휘발성 메모리 장치(120)에게 상태 루프 카운트 정보(SLCI)를 요청할 수도 있음은 잘 이해될 것이다.
도 12는 본 발명의 스토리지 장치의 배드 블록 지정 방법의 다른 예를 보여주는 도면이다. 도 12를 참조하면, 스토리지 컨트롤러(110)는 메모리 블록의 특정 메모리 셀들의 상태 루프 카운트 정보(SLCI)를 모니터링하여 배드 블록 처리 동작을 수행할 수 있다.
S10 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 특정 메모리 블록에 대한 블록 헬스 정보(Block Health Information)를 요청한다. 블록 헬스 정보에는 본 발명의 상태 루프 카운트 정보(SLCI)가 포함될 수 있다.
S21 단계에서, 불휘발성 메모리 장치(120)는 블록 헬스 정보 요청에 응답하여 선택된 메모리 블록의 특정 페이지 또는 특정 워드 라인에 연결된 메모리 셀들에 쓰기 요청된 데이터를 기입한다. 특정 워드 라인은 메모리 블록의 스트링 선택 라인(SSL)이나 접지 선택 라인(GSL), 또는 더미 워드 라인에 인접한 워드 라인일 수 있다.
S22 단계에서, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 프로그램 동작시 상태 루프 카운트 정보(SLCI)를 생성하고 저장한다. 예를 들면, 불휘발성 메모리 장치(120)는 타깃 상태들의 상태 패스 루프(SPL) 카운트, 델타 루프(DL) 카운트, 루프 상태(LS), 전체 프로그램 상태(PS)를 상태 레지스터(125)에 저장할 수 있다.
S23 단계에서, 불휘발성 메모리 장치(120)는 생성된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 전달한다.
S31 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 선택된 메모리 블록의 헬스 상태를 판단한다. 그리고 스토리지 컨트롤러(110)는 선택된 메모리 블록을 헬스 상태에 따라 배드 블록(Bad block)으로 지정한다.
도 13a 및 도 13b는 본 발명의 스토리지 컨트롤러와 불휘발성 메모리 장치 사이의 상태 루프 카운트 정보(SLCI)의 전달을 위한 명령어 시퀀스의 예를 보여주는 도면들이다.
도 13a를 참조하면, 상태 루프 카운트 정보(SLCI)의 요청은 기존의 프로그램 상태(Program Status: 이하, PS)를 요청하는 명령어를 활용하여 제공될 수 있을 것이다. 먼저, 스토리지 컨트롤러(110, 도 1 참조)는 불휘발성 메모리 장치(120, 도 1 참조)에 쓰기 명령어 및 데이터(80h - ADD/Din - 10h)를 전달할 것이다. 컨펌 명령어(10h)가 입력된 이후, 불휘발성 메모리 장치(120)는 쓰기 데이터(Din)를 선택된 메모리 영역에 프로그램하고, 레디/비지 신호(R/B)를 로우 레벨로 출력할 것이다. 프로그램이 완료되면(tPROG 이후), 불휘발성 메모리 장치(120)는 레디/비지 신호(R/B)를 다시 하이 레벨로 천이시킨다. 그러면, 스토리지 컨트롤러(110)는 상태 읽기 명령어(70h)를 불휘발성 메모리 장치(120)에 전달한다. 불휘발성 메모리 장치(120)는 상태 읽기 명령어(70h)에 응답하여 프로그램 상태(PS) 및 루프 상태(Loop Status: LS)를 스토리지 컨트롤러(110)에 출력할 수 있다. 여기서, 루프 상태(LS)는 타깃 상태들의 프로그램 성공 또는 실패를 나타내는 정보이다. 즉, 루프 상태(LS)는 상태 루프 카운트 정보(SLCI)에 포함된다.
도 13b를 참조하면, 루프 상태(LS)는 입출력 핀(I/Oi)이 아닌 별도의 핀으로 제공될 수 있다. 예를 들면, 프로그램 동작중 서스펜드-리줌 명령이 제공되는 경우, 입출력 핀(I/Oi)으로는 루프 상태(LS)가 출력되기 어렵다. 따라서, 불휘발성 메모리 장치(120)는 상태 루프 카운트 정보(SLCI)의 출력을 위한 별도의 채널을 구비할 수 있을 것이다.
스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 쓰기 명령어 및 데이터(80h - ADD/Din - 10h)를 전달할 것이다. 컨펌 명령어(10h)가 입력된 이후, 불휘발성 메모리 장치(120)는 쓰기 데이터(Din)를 선택된 메모리 영역에 프로그램하고, 레디/비지 신호(R/B)를 로우 레벨로 출력할 것이다. 프로그램이 완료되기 이전에 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 서스펜드-리줌 명령을 제공할 수 있다. 이때, 불휘발성 메모리 장치(120)는 서스펜드 명령(Suspend CMD)이 제공된 직후에 별도의 핀을 통해서 상태 루프 카운트 정보(SLCI) 또는 루프 상태(LS)를 출력할 수 있다. 리줌 명령(Resume CMD)이 제공되면, 불휘발성 메모리 장치(120)는 쓰기 데이터(Din)를 선택된 메모리 영역에 프로그램하고, 레디/비지 신호(R/B)를 다시 하이 레벨로 천이시킨다. 그러면, 스토리지 컨트롤러(110)는 상태 읽기 명령어(70h)를 불휘발성 메모리 장치(120)에 전달한다. 불휘발성 메모리 장치(120)는 상태 읽기 명령어(70h)에 응답하여 프로그램 상태(PS)를 스토리지 컨트롤러(110)에 출력할 수 있다.
도 14는 본 발명의 본 발명의 다른 실시 예에 따른 상태 루프 카운트 정보(SLCI)를 예시적으로 보여주는 도면이다. 도 14를 참조하면, 상태 루프 카운트 정보(SLCI)는 일부의 타깃 상태들(P2, P3)의 상태별 패스 루프(SPL)와 델타 루프(DL)만을 포함할 수 있다.
프로그램 동작에 따라 선택된 메모리 셀들의 문턱 전압은 소거 상태(E0)로부터 데이터 상태들(E0, P1, P2, P3, P4, P5, P6, P7)로 중 어느 하나의 상태로 시프트(Shift)된다. 선택된 메모리 셀들 중에서 타깃 상태(P2)로 프로그램되는 메모리 셀들은 검증 전압(Vfy2)에 의해서 프로그램 성공 여부가 검출될 것이다. 타깃 상태(P3)로 프로그램되는 메모리 셀들은 검증 전압(Vfy3)에 의해서 프로그램 성공 또는 실패가 체크될 것이다. 타깃 상태들(P2, P3)로 프로그램되는 메모리 셀들의 프로그램을 위해서 각각 제 2 상태 패스 루프(SPL2)와 제 3 상태 패스 루프(SPL3)가 소요된다.
하지만, 루프 상태(Loop Status)를 판단하기 위해서 사용되는 일부 타깃 상태들(P2, P3)에 대응하는 상태 패스 루프들(SPL2, SPL3)만이 사용될 수 있다. 더불어, 상태 패스 루프들(SPL2, SPL3) 간의 차이에 대응하는 델타 루프(Delta Loop)가 결정될 수 있다. 타깃 상태들(P2, P3) 사이에 대응하는 델타 루프(DL23)는 제 2 상태 패스 루프(SPL2)와 제 3 상태 패스 루프(SPL3)의 차이값에 대응한다. 타깃 상태들(P3, P4) 사이에 대응하는 델타 루프(DL34)는 제 3 상태 패스 루프(SPL3)와 제 4 상태 패스 루프(SPL4)의 차이값에 대응한다.
루프 상태(LS)를 판단하기 위해서 사용되는 일부 타깃 상태들(P2, P3)에 대응하는 상태 패스 루프들(SPL2, SPL3) 및 델타 루프들(DL23, DL34)은 최적의 데이터 신뢰성을 갖는 값들로 결정될 수 있다. 최적의 상태 패스 루프들(SPL2, SPL3) 및 델타 루프들(DL23, DL34)의 값은 불휘발성 메모리 장치(120)의 다양한 특성을 고려한 테스트나 또는 시뮬레이션을 통해서 획득할 수 있을 것이다.
도 15는 본 발명에 따른 스토리지 장치의 메모리 관리 동작의 다른 예를 보여주는 순서도이다. 도 15를 참조하면, 스토리지 장치(100, 도 1 참조)는 불휘발성 메모리 장치(120)의 특정 영역에 대한 상태 루프 카운트 정보(SLCI)를 이용하여 배드 블록 처리 동작을 수행할 수 있다.
S510 단계에서, 스토리지 장치(100)는 호스트로부터 쓰기 요청 및 어드레스(ADDR)를 제공받는다.
S520 단계에서, 스토리지 컨트롤러(110)는 호스트로부터 제공된 어드레스(ADDR)가 관심의 대상이 되는 물리 영역에 대응하는지 판단한다. 관심의 대상이 되는 물리 영역은 불휘발성 메모리 장치(120)의 특성에 따라 결정될 수 있다. 호스트로부터 제공된 어드레스(ADDR)가 관심의 대상이 되는 물리 영역에 해당하는 경우(Yes 방향), 절차는 S530 단계로 이동한다. 반면, 호스트로부터 제공된 어드레스(ADDR)가 관심의 대상이 되는 물리 영역과 상관이 없으면(No 방향), 제반 절차는 종료된다.
S530 단계에서, 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 상태 루프 카운트 정보(SLCI)를 요청한다. 스토리지 컨트롤러(110)는 불휘발성 메모리 장치(120)에 관심의 대상이 되는 메모리 영역의 상태 루프 카운트 정보(SLCI)를 요청할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 상태 레지스터(125)에 저장된 상태 루프 카운트 정보(SLCI)를 스토리지 컨트롤러(110)에 출력할 것이다.
S540 단계에서, 스토리지 컨트롤러(110)는 상태 루프 카운트 정보(SLCI)를 이용하여 관심의 대상이 되는 물리 영역을 포함하는 메모리 블록을 배드 블록(Bad Block)으로 지정해야 할지 판단한다. 관심의 대상이 되는 물리 영역을 포함하는 메모리 블록이 배드 블록으로 지정되어야 하는 것으로 판단되면(Yes 방향), 절차는 S550 단계로 이동한다. 반면, 선택된 메모리 블록이 배드 블록으로 지정될 필요가 없는 경우(No 방향), 진행성 배드 블록(RTBB) 처리 동작은 종료된다.
S550 단계에서, 스토리지 컨트롤러(110)는 선택된 메모리 블록을 배드 블록으로 지정한다. 배드 블록으로 지정된 메모리 블록은 이후 데이터를 저장하는 용도로는 더 이상 사용되지 않을 것이다. 따라서, 특정 메모리 블록의 진행성 배드 블록(RTBB)의 발생이 미연에 차단될 수 있으며, 스토리지 장치(100)의 데이터 신뢰성이 향상될 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 16을 참조하면, 사용자 시스템(200)은 호스트(210) 및 저장 장치(220)를 포함한다. 호스트(210)는 코어(212), 워킹 메모리(214), ECC 블록(215), 그리고 메모리 인터페이스(216)를 포함할 수 있다. 저장 장치(220)는 마이크로 컨트롤러(222) 및 불휘발성 메모리 장치(224)를 포함할 수 있다. 여기서, 저장 장치(220)는 PPN(Perfect Page New) 메모리 장치로 제공될 수 있을 것이다.
호스트(210)의 코어(212)는 워킹 메모리(214)에 로드된 다양한 응용 프로그램이나 데이터를 처리할 수 있다. 워킹 메모리(214)에는 응용 프로그램 및 운영체제와 같은 소프트웨어가 로드된다. 특히, 워킹 메모리(214)에 로드되는 운영 체제 상에는 본 발명의 상태 루프 카운트 정보(SLCI)를 사용하여 배드 블록 처리 동작을 수행하는 소프트웨어 모듈들이 로드될 수 있다.
메모리 인터페이스(216)는 코어(212)에 의해서 접근 요청되는 메모리 주소를 물리 주소로 변경할 수 있다. 메모리 인터페이스(216)는 예를 들면 플래시 변환 계층(FTL)의 기능을 수행할 수 있을 것이다.
저장 장치(220)는 마이크로 컨트롤러(222)와 불휘발성 메모리 장치(224)를 포함할 수 있다. 마이크로 컨트롤러(222)는 호스트(210)로부터 제공되는 상태 루프 카운트 정보(SLCI)의 요청, 주소(ADDR), 제어 신호들(CTRLs), 그리고 데이터(Data)를 불휘발성 메모리 장치(224)에 전달할 수 있다. 저장 장치(220)는 프로그램 동작시 상태 루프 카운트 정보(SLCI)를 생성하고 저장할 수 있다. 저장 장치(220)는 호스트(210)로부터의 요청에 응답하여 저장된 상태 루프 카운트 정보(SLCI)를 호스트(210)로 전달할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (15)

  1. 스토리지 장치에 있어서:
    선택된 메모리 셀들의 프로그램 동작시, 복수의 타깃 상태들 중 적어도 하나의 타깃 상태의 상태별 패스 루프의 수를 검출하고, 상기 검출된 상태별 패스 루프의 수를 이용하여 프로그램의 성공 또는 실패를 지시하는 상태 루프 카운트 정보(SLCI)를 생성하는 불휘발성 메모리 장치; 그리고
    특정 동작 조건의 검출 또는 외부 명령어에 응답하여 상기 상태 루프 카운트 정보(SLCI)를 상기 불휘발성 메모리 장치에게 요청하고, 상기 불휘발성 메모리 장치로부터 출력되는 상기 상태 루프 카운트 정보(SLCI)에 따라 상기 선택된 메모리 셀들이 포함된 메모리 블록을 배드 블록으로 지정하는 스토리지 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는:
    상기 복수의 타깃 상태들 각각의 상태별 패스 루프의 수를 카운트하는 프로그램 루프 카운트 회로; 그리고
    상기 검출된 상태별 패스 루프의 수를 이용하여 상태별 프로그램의 성공 또는 실패를 지시하는 상태 루프 카운트 정보(SLCI)를 저장하는 상태 레지스터를 포함하는 스토리지 장치.
  2. 제 1 항에 있어서,
    상기 특정 동작 조건은 상기 선택된 메모리 셀들로부터 독출된 데이터에 포함되는 에러 비트 수가 기준 비트 수를 초과하는 조건을 포함하는 스토리지 장치.
  3. 제 1 항에 있어서,
    상기 특정 동작 조건은 상기 불휘발성 메모리 장치의 동작 온도가 미리 결정된 기준 범위를 초과하는 조건을 포함하는 스토리지 장치.
  4. 제 1 항에 있어서,
    상기 특정 동작 조건은 상기 메모리 블록의 프로그램/소거 횟수가 미리 결정된 기준 횟수를 초과하는 조건을 포함하는 스토리지 장치.
  5. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 상기 특정 동작 조건 및 상기 상태 루프 카운트 정보(SLCI)를 이용하여 상기 메모리 블록을 배드 블록으로 맵핑하는 배드 블록 매니저를 포함하는 스토리지 장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치는 상기 상태 루프 카운트 정보(SLCI)를 출력하기 위한 전용 핀을 포함하는 스토리지 장치.
  8. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 상기 상태 루프 카운트 정보(SLCI)를 사용하여 상기 복수의 타깃 상태들 중 일부 타깃 상태들의 프로그램의 실패를 판단하고, 상기 판단 결과에 따라 상기 메모리 블록을 배드 블록으로 지정하는 스토리지 장치.
  9. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 메모리 블록 헬스 정보 요청 명령어를 사용하여 상기 불휘발성 메모리 장치에게 상기 상태 루프 카운트 정보(SLCI)를 요청하는 스토리지 장치.
  10. 불휘발성 메모리 장치 및 스토리지 컨트롤러를 포함하는 스토리지 장치의 배드 블록 지정 방법에 있어서:
    런타임 배드 블록 처리를 수행하기 위한 조건을 모니터링하는 단계;
    상기 모니터링 결과에 따라 상기 스토리지 컨트롤러가 상기 불휘발성 메모리 장치에게 선택된 메모리 블록의 상태 루프 카운트 정보(SLCI)를 요청하는 단계; 그리고
    상기 불휘발성 메모리 장치로부터 제공되는 상기 상태 루프 카운트 정보(SLCI)를 참조하여 상기 선택된 메모리 블록을 배드 블록으로 지정하는 단계를 포함하되,
    상기 상태 루프 카운트 정보(SLCI)는 상기 불휘발성 메모리 장치가 상기 메모리 블록의 프로그램 동작시 복수의 타깃 상태들 각각의 상태별 패스 루프의 수를 검출하고, 상기 검출된 상태별 패스 루프의 수를 이용하여 프로그램 동작의 성공 또는 실패를 결정한 정보인 것을 특징으로 하는 배드 블록 지정 방법.
  11. 제 10 항에 있어서,
    상기 조건은 호스트로부터의 특정 명령어가 수신된 조건을 포함하는 배드 블록 지정 방법.
  12. 제 10 항에 있어서,
    상기 조건은 상기 메모리 블록에 저장된 데이터로부터 검출된 에러 비트의 수의 기준 비트 수 초과, 상기 불휘발성 메모리 장치의 동작 온도의 기준 범위 초과, 그리고 상기 메모리 블록의 프로그램/소거 횟수의 기준 횟수의 초과들 중 적어도 하나가 포함되는 배드 블록 지정 방법.
  13. 제 10 항에 있어서,
    상기 상태 루프 카운트 정보(SLCI)는 상기 선택된 메모리 블록의 특정 워드 라인에 연결되는 메모리 셀들이나 특정 페이지로부터 생성되는 배드 블록 지정 방법.
  14. 제 13 항에 있어서,
    상기 특정 워드 라인은 상기 선택된 메모리 블록의 접지 선택 라인, 스트링 선택 라인, 그리고 더미 워드 라인과 인접한 워드 라인을 포함하는 배드 블록 지정 방법.
  15. 제 10 항에 있어서,
    상기 스토리지 컨트롤러는 상태 읽기 명령(Status read CMD)을 통해서 상기 불휘발성 메모리 장치에게 상기 상태 루프 카운트 정보(SLCI)를 요청하는 배드 블록 지정 방법.
KR1020170040197A 2017-03-29 2017-03-29 스토리지 장치 및 배드 블록 지정 방법 KR102267046B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170040197A KR102267046B1 (ko) 2017-03-29 2017-03-29 스토리지 장치 및 배드 블록 지정 방법
US15/837,841 US10388395B2 (en) 2017-03-29 2017-12-11 Storage device and bad block assigning method thereof
CN201810249317.7A CN108694989B (zh) 2017-03-29 2018-03-23 存储设备及其坏块指派方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170040197A KR102267046B1 (ko) 2017-03-29 2017-03-29 스토리지 장치 및 배드 블록 지정 방법

Publications (2)

Publication Number Publication Date
KR20180110708A KR20180110708A (ko) 2018-10-11
KR102267046B1 true KR102267046B1 (ko) 2021-06-22

Family

ID=63670937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170040197A KR102267046B1 (ko) 2017-03-29 2017-03-29 스토리지 장치 및 배드 블록 지정 방법

Country Status (3)

Country Link
US (1) US10388395B2 (ko)
KR (1) KR102267046B1 (ko)
CN (1) CN108694989B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477267B1 (ko) * 2017-11-14 2022-12-13 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
CN109614052B (zh) * 2018-12-13 2022-05-10 郑州云海信息技术有限公司 一种数据巡检方法、装置和计算机可读存储介质
KR20210125297A (ko) 2020-04-08 2021-10-18 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11340982B1 (en) 2020-11-02 2022-05-24 Micron Technology, Inc. Memory block defect detection and management
KR20220072284A (ko) 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20230034054A (ko) 2021-09-02 2023-03-09 에스케이하이닉스 주식회사 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6452836B1 (en) * 2001-03-09 2002-09-17 Micron Technology, Inc. Non-volatile memory device with erase cycle register
KR100632944B1 (ko) 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7283395B2 (en) * 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
US20100017650A1 (en) 2008-07-19 2010-01-21 Nanostar Corporation, U.S.A Non-volatile memory data storage system with reliability management
KR20100091379A (ko) * 2009-02-10 2010-08-19 삼성전자주식회사 반도체 디스크 장치 및 그것의 프로그램 페일 처리 방법
KR101005164B1 (ko) * 2009-05-29 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 프로그램 방법
KR101015655B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 구동 방법
KR101022882B1 (ko) * 2009-06-12 2011-03-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8400854B2 (en) 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8218366B2 (en) 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
US8305807B2 (en) * 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
KR101660985B1 (ko) * 2010-07-09 2016-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2012027969A (ja) 2010-07-21 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101855169B1 (ko) * 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR20130047400A (ko) * 2011-10-31 2013-05-08 삼성전자주식회사 불휘발성 메모리 및 그것의 제어 방법
KR20130078973A (ko) * 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR101938659B1 (ko) 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR102083547B1 (ko) * 2013-04-12 2020-03-02 삼성전자주식회사 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
KR101518379B1 (ko) 2013-06-18 2015-05-07 중소기업은행 불휘발성 메모리의 자동 프로그램 및 자동 사이클링 방법
US20160148700A1 (en) 2013-07-08 2016-05-26 Wilus Institute Of Standards And Technology Inc. Memory system and data procesing method for memory
US9437321B2 (en) 2014-10-28 2016-09-06 Sandisk Technologies Llc Error detection method
KR20160060917A (ko) 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 프로그래밍 방법
KR102291505B1 (ko) * 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9378832B1 (en) 2014-12-10 2016-06-28 Sandisk Technologies Inc. Method to recover cycling damage and improve long term data retention
US9548129B2 (en) * 2015-03-02 2017-01-17 Sandisk Technologies Llc Word line look ahead read for word line to word line short detection
KR20160117713A (ko) 2015-03-30 2016-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN108694989A (zh) 2018-10-23
US10388395B2 (en) 2019-08-20
CN108694989B (zh) 2023-08-11
US20180286492A1 (en) 2018-10-04
KR20180110708A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
KR102435873B1 (ko) 스토리지 장치 및 그것의 리드 리클레임 방법
CN108122588B (zh) 非易失性存储器设备及包括其的存储设备
KR102609130B1 (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
CN107068190B (zh) 修正编程电压的存储器设备编程方法
KR102267046B1 (ko) 스토리지 장치 및 배드 블록 지정 방법
KR102634700B1 (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
US10528420B2 (en) Flash memory system having abnormal wordline detector and abnormal wordline detection method
KR102083547B1 (ko) 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
KR102284658B1 (ko) 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
CN112099730A (zh) 存储器件及其访问方法
CN104103318A (zh) 操作存储控制器的方法和包括存储控制器的数据存储设备
KR20100045739A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR102491655B1 (ko) 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
US10978161B2 (en) Memory system, memory controller and memory device
KR20210094696A (ko) 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
KR20140079912A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190028999A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20230090598A (ko) 히스토리 데이터를 사용하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant