CN108694989B - 存储设备及其坏块指派方法 - Google Patents

存储设备及其坏块指派方法 Download PDF

Info

Publication number
CN108694989B
CN108694989B CN201810249317.7A CN201810249317A CN108694989B CN 108694989 B CN108694989 B CN 108694989B CN 201810249317 A CN201810249317 A CN 201810249317A CN 108694989 B CN108694989 B CN 108694989B
Authority
CN
China
Prior art keywords
state
cycle count
memory device
memory
count information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810249317.7A
Other languages
English (en)
Other versions
CN108694989A (zh
Inventor
李庚德
沈荣燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108694989A publication Critical patent/CN108694989A/zh
Application granted granted Critical
Publication of CN108694989B publication Critical patent/CN108694989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种存储设备包括非易失性存储器设备，该非易失性存储器设备在选定的存储单元的编程操作期间检测多个目标状态中的至少一个目标状态的状态通过循环的循环计数，并且基于检测到的状态通过循环的循环计数来生成指示编程操作是否成功的状态循环计数信息(SLCI)；以及存储控制器，其响应于检测到操作条件或外部命令，向非易失性存储器设备请求状态循环计数信息，并且基于来自非易失性存储器设备的状态循环计数信息，将包括选定的存储单元的存储块指派为坏块。

Description

存储设备及其坏块指派方法
相关申请的交叉引用
要求于2017年3月29日在韩国知识产权局提交的韩国专利申请No.10-2017-0040197的优先权，其公开通过引用完整地并入本文。
技术领域
本文描述的发明构思涉及半导体存储器设备，更具体地，涉及使用循环状态信息的存储设备及其坏块指派方法。
背景技术
半导体存储器设备可以被分类为易失性半导体存储器设备和非易失性半导体存储器设备。易失性半导体存储器设备具有快速的读取和写入速度，但是在断电的情况下会丢失存储在其中的数据。相反，非易失性半导体存储器设备在断电的情况下保留存储的数据。为此，非易失性半导体存储器设备通常用于存储无论是否供电都必须保留的信息。
非易失性半导体存储器设备通常包括闪存设备。闪存设备用作诸如计算机、蜂窝电话、智能电话、个人数字助理(PDA)、数码相机、录像机、录音机、MP3播放器、手持式PC、游戏机、传真机、扫描仪和打印机等信息设备的语音和图像数据存储介质。目前，大容量、高速度且低功率的非易失性存储器设备正在开发并且安装在诸如智能电话等的移动设备中。
在非易失性存储器设备中对数据进行编程的操作包括在选定的存储器区域中写入数据的操作以及确定是否已经正常执行了在选定的存储器区域中写入数据的状态检测操作。如果状态检测操作的结果指示异常地执行了在选定的存储区域中写入数据，则非易失性存储器设备将写入确定为具有编程失败状态。被确定为具有编程失败状态的存 储器区域(或块)作为缺陷块或坏块来处理。
状态检测操作包括确定是否在有限数目的编程循环内对数据进行编程。然而，状态检测操作是有限的，并且在存储单元被编程为多个目标状态的非易失性存储器设备中不能防止不可纠正的错误。通过预先检测难以成功状态检测操作进行检查的错误并将包括错误的块指派为运行时坏块，可以显著提高非易失性存储器设备的数据的完整性。
发明内容
本发明构思的实施例提供了一种存储设备及其坏块指派方法，存储设备能够通过检测每个目标状态的状态通过循环的数目并且在发生不可纠正的错误之前通过使用检测结果来指派坏块，来提高数据的完整性。
本发明构思的实施例提供了一种存储设备，包括非易失性存储器设备，该非易失性存储器设备被配置为：在选定的存储单元的编程操作期间，检测多个目标状态中的至少一个目标状态的状态通过循环的循环计数，并且基于检测到的状态通过循环的循环计数来生成指示编程操作是否成功的状态循环计数信息(SLCI)；以及存储控制器，被配置为：响应于检测到操作条件或外部命令，向所述非易失性存储器设备请求所述状态循环计数信息，并且基于来自所述非易失性存储器设备的状态循环计数信息，将包括所述选定的存储单元的存储块指派为坏块。
本发明构思的实施例提供了一种存储设备的坏块指派方法，所述存储设备包括非易失性存储器设备和存储控制器。所述方法包括：由存储控制器监测用于执行运行时坏块处理操作的操作条件；由所述存储控制器基于所述监测的结果向所述非易失性存储器设备请求所述非易失性存储器设备的选定的存储块的状态循环计数信息；以及由所述存储控制器参考来自所述非易失性存储器设备的所述状态循环计数信息，将所述选定的存储块指派为坏块。所述状态循环计数信息是指示编程操作的成功状态或失败状态的信息，并且在对所述选定的存储块进行编程时，所述非易失性存储器设备基于检测所述选定的存储块的所述存储单元的多个目标状态中的每一个的状态通过循环的循环计数的结果来确定所述状态循环计数信息。
本发明构思的实施例还提供了一种存储设备，包括非易失性存储器设备，该非易失性存储器设备被配置为在多个存储器中存储数据；以及存储控制器，被配置为检测所述非易失性存储器设备的操作条件，基于检测到的操作条件向所述非易失性存储器设备请求状态循环计数信息，从所述非易失性存储器设备接收所述状态循环计数信息，以及基于所述状态循环计数信息，将所述多个存储块中的选定的存储块指派为坏块。所述状态循环计数信息包括所述选定的存储块内的存储单元的多个目标状态的状态通过循环的循环计数。
附图说明
通过参考以下附图的以下描述，上述和其他目的和特征将变得显而易见，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件，并且在附图中：
图1示出了根据本发明构思的实施例的存储设备的框图；
图2示出了根据本发明构思的实施例的存储控制器的框图；
图3示出了根据本发明构思的实施例的非易失性存储器设备的框图；
图4示出了图3的存储单元阵列的结构的视图；
图5示出了根据本发明构思的实施例的存储设备的存储器管理操作的流程图；
图6示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图；
图7示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图；
图8示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图；
图9示出了根据本发明构思的实施例的用于描述状态循环计数信息SLCI的视图；
图10示出了包括状态循环计数信息的表；
图11A、图11B、图11C和图11D示出了被提供给坏块管理器并由坏块管理器使用以进行坏块指派的信息的框图；
图12示出了根据本发明构思的实施例的存储设备的坏块指派操作的另一示例的视图；
图13A和图13B示出了根据本发明构思的实施例的用于在存储控制器和非易失性存储器设备之间传送状态循环计数信息的命令序列的示例的视图；
图14示出了根据本发明构思的实施例的状态循环计数信息的视图；
图15示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图；以及
图16示出了根据本发明构思的实施例的用户系统的框图。
具体实施方式
如在发明构思领域中常见的，可以根据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以称为单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以实现在一个或多个半导体芯片中，或者在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件或处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用于执行该块的一些功能的专用硬件和用于执行该块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互和分立的块。类似地，在不脱离本发明构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
以下，可以使用NAND闪存设备作为非易失性存储器设备的示例来描述本发明构思的特征和功能。然而，本领域技术人员可以容易地从本文公开的信息中理解本发明构思的其他特征和性能。例如，本发明 构思还可以用于且应用于相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RA M(ReRAM)、铁电RAM(FRAM)和NOR闪存等类型的存储器。
在本说明书中，使用各种术语来描述非易失性存储器设备的编程操作。“编程周期”是指将选定的存储单元(连接到同一字线)分别编程为目标状态所需的编程操作的单位。“编程循环”由构成编程周期的多个操作单元组成，并且包括编程电压和验证电压的脉冲。编程周期可以由多个编程循环组成。
另外，在本说明书中使用的“目标状态”指示存储单元的阈值电压在数据可区分的范围内。逻辑值可以被分配给阈值电压范围。另外，指示编程操作是否成功的术语“状态”是指表示一个编程周期的成功或失败的信息。在本说明书中，可以提到状态循环计数信息(以下称为“SLCI”)。在本说明书中，状态循环计数信息SLCI是指示每个目标状态被正常编程的信息和对每个目标状态进行编程所需的循环的数目(或循环计数)。也就是说，可以应用不同的编程循环计数，以将存储单元编程为与不同的阈值电压相对应的目标状态。应该在适当的编程循环计数内对每个编程状态进行编程。然而，在目标状态中的至少一个是在适当的编程循环计数之后被编程的情况下，可以将状态循环计数信息SLCI设置为指示失败。状态循环计数信息SLCI指的是指示是否以每个目标状态为单位成功地执行编程的信息。
图1示出了根据本发明构思的实施例的存储设备的框图。参考图1，存储设备100包括存储控制器110和非易失性存储器设备120。当编程操作(或周期)完成时，存储控制器110可以向非易失性存储器设备120请求状态循环计数信息SLCI。非易失性存储器设备120可以响应于存储控制器110的请求输出状态循环计数信息SLCI。存储控制器110可以通过使用来自非易失性存储器设备120的状态循环计数信息SLCI的值来执行包括坏块管理操作的各种存储器管理操作。
存储控制器110控制非易失性存储器设备120。存储控制器110可以响应于来自主机的写请求而向非易失性存储器设备120提供写命令或写入数据。当写入数据被完全编程时，存储控制器110可以向非易失性存储器设备120提供用于对目标状态中的至少一个的循环状态进行 检查的状态循环计数信息请求。
存储控制器110可以监测其中写入数据被编程的非易失性存储器设备120的损耗平衡(wear-leveling)信息。存储控制器110可以基于监测结果将状态循环计数信息请求提供给非易失性存储器设备120。这里，损耗平衡信息可以包括编程/擦除(P/E)周期的数目。
在另一个实施例中，存储控制器110可以监测非易失性存储器设备120的操作温度，并且可以基于监测结果向非易失性存储器设备120提供状态循环计数信息请求。备选地，存储控制器110可以响应于来自主机的特定命令而将状态循环计数信息请求提供给非易失性存储器设备120。存储控制器110可以监测存储器区域的错误比特的数目，并且可以基于监测结果将状态循环计数信息请求提供给非易失性存储器设备120。
存储控制器110可以参考来自非易失性存储器设备120的状态循环计数信息SLCI来将选定的存储块指派为坏块。例如，坏块管理器112可以基于状态循环计数信息SLCI将其中P/E周期的数目超过指定的参考值的存储块指派(或映射)为坏块。备选地，在非易失性存储器设备120的操作温度超过指定的参考温度的情况下，坏块管理器112可以参考状态循环计数信息SLCI将选定的存储块指派(或映射)为坏块。此外，在从选定的存储块检测到的错误比特的数目超过指定的参考值的情况下，坏块管理器112可以参考状态循环计数信息SLCI将选定的存储块指派(或映射)为坏块。另外，在存储控制器110从主机接收到特定命令的情况下，存储控制器110可以参考来自非易失性存储器设备120的状态循环计数信息SLCI来将选定的存储块指派(或映射)为坏块。
非易失性存储器设备120包括存储单元阵列121，存储单元阵列121包括多个非易失性存储单元、编程循环计数电路124和状态寄存器125。非易失性存储器设备120可以在编程操作期间通过编程循环计数电路124和状态寄存器125来检测每个选定的目标状态的循环计数和循环状态。编程循环计数电路124对用于对存储单元的目标状态进行完全(正常)编程的编程循环的数目(即，循环计数)进行计数或检测。检测到的循环计数和循环状态(即，循环态)可以存储在状态寄存器125中。非易失性存储器设备120可以响应于来自存储控制器110的状态循环计数信息请求来输出存储在状态寄存器125中的状态循环计数信息SLCI。
应当理解，非易失性存储器设备120将状态循环计数信息SLCI输出到存储控制器110的方式可以以各种方式来实现。例如，可以以状态读取命令的形式提供对状态循环计数信息SLCI的请求，并且可以使用现有状态数据的保留比特来输出状态循环计数信息SLCI。然而，应当理解，用于输出状态循环计数信息SLCI的通道可以用添加的信号输出线来实现。
根据上述存储设备100，可以在发生不可纠正的错误之前基于状态循环计数信息SLCI将存储块指派为坏块。因此，与将发生不可纠正的错误的存储块作为坏块来处理的设备相比，根据本发明构思的实施例的存储设备100可以提供高数据完整性。
图2示出了根据本发明构思的实施例的存储控制器的框图。参考图2，根据本发明构思的实施例的存储控制器110包括处理单元111、工作存储器113、主机接口(I/F)115、纠错码(ECC)单元117和存储器接口(I/F)119，它们全部通过总线互连。然而，应当理解，存储控制器110的元件不限于图2所示的元件。例如，存储控制器110还可以包括存储初始引导操作所需的代码数据的只读存储器(ROM)。
处理单元111可以包括中央处理单元或微处理器。处理单元111可以管理存储控制器110的整体操作。处理单元111可以驱动用于驱动存储控制器110的固件。固件可以被加载在工作存储器113上并且可以响应于处理单元111的调用而被驱动。
工作存储器113可以用于加载用于控制存储控制器110的软件(或固件)或数据。所存储的软件和数据可以由处理单元111来驱动或处理。工作存储器113可以包括例如高速缓存存储器设备、动态随机存取存储器(DRAM)设备、静态RAM(SRAM)、相变RAM(PRAM)设备和闪存设备中的至少一个。根据本发明构思的实施例，坏块管理器(BBM)112或闪存转换层(FTL)114可以被加载在工作存储器113上。
主机接口115可以提供主机和存储控制器110之间的接口。主机和 存储控制器110可以通过各种标准化接口中的至少一个来连接。标准化接口例如可以包括高级技术附接(ATA)接口、串行ATA(SATA)接口、外部SATA(e-SATA)接口、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)接口、PCI Express(PCI-E)接口、通用串行总线(USB)接口、IEEE 1394接口、通用闪存(UFS)接口、M.2SSD接口和M.3SSD接口等类型的标准化接口。
ECC单元117可以纠正由于各种原因产生的数据错误。例如，ECC单元117可以执行用于检测并纠正从非易失性存储器设备120读取的数据的错误的操作。具体地，ECC单元117可以检测读取的数据的错误比特的数目。在实施例中，检测到的错误比特的数目nEB可以被提供给坏块管理器112。坏块管理器112可以通过使用错误比特的数目和状态循环计数信息SLCI来将选定的存储块指派为坏块。
存储器接口119可以提供存储控制器110和非易失性存储器设备120之间的接口。例如，由处理单元111处理的数据可以通过存储器接口119存储在非易失性存储器设备120中。作为另一示例，存储在非易失性存储器设备120中的数据可以通过存储器接口119被提供给处理单元111。
以上举例说明了存储控制器110的元件。根据本发明构思的实施例，状态循环计数信息SLCI可以从非易失性存储器设备120提供给存储控制器110。存储控制器110可以响应于来自主机的请求或者根据操作温度、P/E周期的数目和非易失性存储器设备120的错误比特的数目nEB，向非易失性存储器设备120请求状态循环计数信息SLCI。存储控制器110可以参考状态循环计数信息SLCI将选定的存储块指派为坏块。
图3示出了根据本发明构思的实施例的非易失性存储器设备的框图。参考图3，非易失性存储器设备120包括存储单元阵列121、行解码器122、输入/输出(I/0)电路123、编程循环计数电路124、状态寄存器125、电压产生器(GNRT)126和控制逻辑127。
存储单元阵列121通过字线WL、串选择线SSL和/或地选择线GSL连接到行解码器122。存储单元阵列121可以通过位线BL连接到页缓冲器(未示出)和输入/输出电路123。存储单元阵列121包括多个存储块B LKl、BLK2至BLKz(即，存储块BLK1至BLKz)。存储块BLK1至BLKz中的每一个包括多个单元串。这里，每个单元串的通道可以在竖直或水平方向上形成。存储单元阵列121中包括的存储单元由提供给字线和位线的电压来编程。
作为本发明构思的实施例，存储单元阵列121可以被实现为包括三维(3D)存储阵列。3D存储阵列可以在存储单元阵列的一个或多个物理层级中单片地(monolithically)形成，所述存储单元阵列具有布置于硅基板上方的有源区以及与那些存储单元的操作相关联的电路。与存储单元的操作相关的电路可以位于基板中或基板上。术语“单片”意味着阵列的每一层级的层直接沉积在3D阵列的每一下层级的层上。
行解码器122可以响应于地址ADDR来选择存储单元阵列121的存储块BLK1至BLKz中的一个。行解码器122可以选择选定的存储块的字线WL之一。行解码器122可以将字线电压VWL从电压产生器126传送到选定的字线。在编程操作期间，行解码器122可以将编程/验证电压传送到选定的字线，并且将通过电压(pass vol tage)Vpass传送到未选定的字线中的每一个。
在编程操作期间，输入/输出电路123将接收到的写入数据写入存储单元阵列121的选定存储单元中。在读取操作期间，输入/输出电路123从存储单元阵列121的选定存储单元中读取数据。输入/输出电路123可以将读取的数据输出到非易失性存储器设备120的外部。
在编程操作期间，编程循环计数电路124可以以编程循环为单位检查存储单元是否被正常编程为目标状态。编程循环计数电路124可以在执行一个编程周期的同时针对每个编程循环检测编程是否成功。在任何一个目标状态以异常循环计数被确定为编程通过的情况下，编程循环计数电路124可以将状态循环计数信息SLCI设置为失败。应当理解，各个目标状态的循环计数值被包括在状态循环计数信息SLCI中。
状态寄存器125存储状态循环计数信息SLCI。如果从外部请求状态循环计数信息SLCI，则状态寄存器125可以输出状态循环计数信息SLCI。
在控制逻辑127的控制下，电压产生器126可以产生将被提供给字 线的各个字线电压VWL、以及将被提供给其中形成有存储单元的体块(例如，阱区)的电压。将提供给字线的字线电压可以包括编程电压Vpgm、通过电压Vpass、以及选择和非选择读取电压Vrd和Vread等的可能的电压。电压产生器126还可以在读取操作和编程操作期间产生将提供给串选择线SSL和地选择线GSL的选择线电压VSSL和VGSL。此外，在控制逻辑127的控制下，电压产生器126可以产生验证电压Vfy，并且可以将验证电压Vfy提供给行解码器122。
控制逻辑127可以响应于来自外部(未示出)的命令来控制行解码器122、输入/输出电路123、编程循环计数电路124和电压产生器126。控制逻辑127可以响应于写命令来控制电压产生器126和输入/输出电路123，使得来自外部的数据(DATA)被编程在选定的存储单元中。例如，可以在控制逻辑127的控制下，以增量步进脉冲编程(ISPP)方案对选定的存储单元进行编程。
在ISPP方案中，执行用于对选定的存储单元(例如，连接到一个字线的存储单元)进行编程的编程周期。一个编程周期(或编程操作)由多个编程循环组成。在每个编程循环中，使用至少一个编程脉冲和至少一个验证脉冲。编程脉冲是具有编程电压Vpgm的电平的脉冲，并且验证脉冲是具有验证电压Vfy的电平的脉冲。在ISPP方案中，编程电压Vpgm的电平可以随着循环计数的增加而增加。
通过以上描述，非易失性存储器设备120可以检测多个目标状态中的至少一个以异常循环计数被完全编程的情况。非易失性存储器设备120可以将检测结果存储为状态循环计数信息SLCI。
图4示出了图3的存储单元阵列的结构的视图。参考图4，示出了存储单元阵列121中包括的存储块BLK1的电路结构。
多个单元串CS按照行和列布置在基板SUB上。单元串CS可以共同连接到形成在基板SUB上(或中)的公共源极线CSL。例示了基板SUB的位置以帮助理解存储块BLK1的结构。例示了如图4所示的实施例，其中公共源极线CSL连接到单元串CS的下端。然而，在其他实施例中，公共源极线CSL可以替代地电连接到单元串CS的上端。此外，本发明构思的实施例不应限于公共源极线CSL物理地位于单元串CS的下端的情况。 进一步例示了如图4所示的实施例，其中单元串CS以四乘四的矩阵来布置。然而，在其他实施例中，存储块BLK1中的单元串CS的数目可以增加或减少。
每一行的单元串可以连接到第一地选择线GSL1至第四地选择线GSL4中的相应一个以及第一串选择线SSL1至第四串选择线SSL4中的相应一个。每一列的单元串可以连接到第一位线BL1至第四位线BL4中相应的一个。为了便于说明，连接到第二地选择线GSL2和第三地选择线GSL3或第二串选择线SSL2和第三串选择线SSL3的单元串被描绘为模糊的。在图4的实施例中，位线BL1至BL4可以表征为沿着图3所示的第一方向延伸。
每个单元串CS可以包括连接到对应的地选择线的至少一个地选择晶体管GST、连接到第一虚设字线DWL1的第一虚设存储单元DMC1、分别连接到多个字线WL1至WL8的多个存储单元MC、连接到第二虚设字线DWL2的第二虚设存储单元DMC2、以及分别连接到串选择线SSL的串选择晶体管SST。在图4的实施例中，第一虚设字线DWL1、多个字线WL1至WL8、第二虚设字线DWL2、地选择线GSLl至GSL4、以及串选择线SSL1至SSL4可以表征为沿着图3所示的第二方向延伸。在每个单元串CS中，地选择晶体管GST、第一虚设存储单元DMC1、存储单元MC、第二虚设存储单元DMC2以及串选择晶体管SST可以沿着垂直于基板SUB的方向串联连接，并且可以沿着垂直于基板SUB的方向依次堆叠。
在实施例中，如图4所示，在每个单元串CS中，可以在地选择晶体管GST和存储单元MC之间布置一个或多个虚设存储单元。在每个单元串CS中，可以在串选择晶体管SST和存储单元MC之间布置一个或多个虚设存储单元。在每个单元串CS中，可以在存储单元MC之间布置一个或多个虚设存储单元。虚设存储单元可以具有与存储单元MC相同的结构，并且可以不被编程(例如，禁止编程)或者可以与存储单元MC不同地被编程。例如，当存储单元被编程以形成两个或更多个阈值电压分布时，虚设存储单元可以被编程为具有一个阈值电压分布范围或具有数目小于存储单元MC的阈值电压分布的数目的阈值电压分布。
位于与基板SUB或地选择晶体管GST相同高度(或顺序)处的单元 串CS的存储单元的栅极可以彼此电连接在一起。位于与基板SUB或地选择晶体管GST不同高度(或顺序)处的单元串CS的存储单元的栅极可以彼此电分离。在图4所示的实施例中，相同高度的存储单元连接到相同的字线。然而，在其他实施例中，相同高度的存储单元可以在形成存储单元的平面上彼此直接连接，或者可以通过诸如金属层的另一层彼此间接连接。
与串(或地)选择线和字线相对应的存储单元可以构成页。写入操作和读取操作可以由页来执行。在每一页中，每个存储单元可以存储两个或更多个比特。写入属于一页的存储单元中的比特可以形成逻辑页。例如，分别写入每一页的存储单元中的第k个比特可以形成第k个逻辑页。
存储块BLK1可以被设置为如图4中所示的3D存储阵列。3D存储阵列在存储单元MC的阵列的一个或多个物理层级中单片地形成，所述存储单元MC的阵列具有布置于硅基板上方的有源区以及与那些存储单元MC的操作相关联的电路。与存储单元MC的操作相关联的电路可以位于这种基板之上或之内。术语“单片”意味着3D阵列的每一层级的层直接沉积在3D阵列的每一下层级的层上。
在本发明构思的实施例中，3D存储阵列包括竖直取向(例如，沿着图3所示的第三方向)的竖直NAND串(或单元串)，使得至少一个存储单元位于另一存储单元之上。该至少一个存储单元可以包括电荷陷阱层。每个竖直NAND串还可以包括位于存储单元MC之上的至少一个选择晶体管。该至少一个选择晶体管可以具有与存储单元MC相同的结构，并且可以与存储单元MC一致地形成。
以下专利文献(通过引用并入本文)描述了用于三维存储阵列的适当构造，其中三维存储阵列被构造为多个层级，并在层级之间共享字线和/或位线：美国专利No.7,679,133、8,553,466、8,654,587、8,559,235以及9,536,970。
3D结构化非易失性存储器设备120的存储单元阵列121可以具有高集成度。然而，在编程操作期间，非易失性存储器设备120可能对非易失性存储器设备120的外围环境的影响敏感。因此，尽管与选定的存 储单元相关联的编程周期所需的编程循环的数目可能是正常的，但是由于噪声或环境影响，选定的存储单元的目标状态中的一些目标状态可能形成不适当的分布。
根据本发明构思的实施例，提供状态循环计数信息SLCI作为用于确定每个目标状态的分布是否正常的参数信息。每个目标状态的编程是否正常执行可以通过观察使存储单元具有目标状态的阈值电压所需的状态循环计数来确定。因此，通过确定编程操作是否正常执行或者通过参考状态循环计数信息SLCI将具有潜在缺陷的存储块指派为坏块，可以提前检测到存储单元的潜在缺陷。因此，可以预测和处理在3D结构化非易失性存储器设备120中显著增加的运行时坏块RTBB的发生。
图5示出了根据本发明构思的实施例的存储设备的存储器管理操作的流程图。参考图5，存储设备100(参考图1)可以响应于来自主机的特定命令来执行使用状态循环计数信息SLCI的坏块处理操作(即，运行时坏块(RTBB)处理操作)。在一些实施例中，特定命令可以是从图1所示的存储设备100的外部接收的外部命令。
在操作S110中，向存储控制器110提供(即，存储控制器110接收)来自主机的特定命令。这里，特定命令可以是从主机提供的用于提高存储设备100的可靠性的命令或请求。备选地，特定命令可以是单独定义的坏块处理命令。
在操作S120中，存储控制器110响应于来自主机的特定命令向非易失性存储器设备120请求状态循环计数信息SLCI。存储控制器110可以向非易失性存储器设备120请求选定的存储块或所有存储块的状态循环计数信息SLCI。响应于请求，非易失性存储器设备120可以将存储在状态寄存器125中的状态循环计数信息SLCI输出到存储控制器110。存储控制器110从非易失性存储器设备120接收状态循环计数信息SLCI。
在操作S130中，存储控制器110通过使用状态循环计数信息SLCI来确定是否将选定的存储块指派为坏块。与选定的存储块的存储单元相关联的编程周期中所需的编程循环的数目可以是正常的。然而，通过使用状态循环计数信息SLCI，可以检测目标状态中的一些目标状态的循环计数是否超出参考范围(例如，接下来将参考图10描述的SPL 参考范围和DL参考范围)。因此，存储控制器110可以基于状态循环计数信息SLCI预先检测将变为运行时坏块RTBB的存储块。如果确定目标状态中的一些目标状态的循环计数超出参考范围并且在操作S130中需要将选定的存储块指派为坏块(是)，则过程前进到操作S140。如果确定目标状态的循环计数不超出参考范围并且在操作130中不需要将选定的存储块指派为坏块(否)，则根据特定命令执行的运行时坏块(RTBB)处理操作结束。
在操作S140中，存储控制器110将选定的存储块指派为坏块。此后，可以不再使用被指派为坏块的存储块来存储数据。因此，可以将其中编程操作所需的编程循环的数目不成问题、但是其中目标状态中的一些目标状态具有有问题的循环计数的存储块作为坏块来处理。根据该实施例，存储控制器110可以在发生不可纠正的错误之前预先检测坏块的发生，从而提高存储设备100的数据完整性。
图6示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图。参考图6，根据本发明构思的实施例，参考读取的数据中包括的错误比特的数目nEB，存储设备100(参考图1)可以执行使用状态循环计数信息SLCI的坏块处理操作。
在操作S210中，存储控制器110从非易失性存储器设备120读取数据。数据读取操作可以作为主机请求或存储器管理操作的一部分或者响应于主机请求或存储器管理操作来执行。
在操作S220中，存储控制器110检测或测量读取的数据中的错误比特的数目nEB。例如，存储控制器110可以以页、扇区、字线或块为单位来检测读取的数据中的错误比特的数目nEB。然而，在其他实施例中，可以以除了诸如页、扇区、字线或块等的单位以外的单位来检测读取的数据中的错误比特的数目nEB。
在操作S230中，存储控制器110将错误比特的数目nEB与指定的参考值eTH进行比较。例如，指定的参考值eTH可以小于针对不可纠正的错误的参考值。指定的参考值eTH可以被设置为小于针对不可纠正的错误的参考值的值，并且可以预先防止发生运行时坏块RTBB。参考值eTH可以根据ECC单元117(参考图2)的纠错算法或引擎而被设置为各种 值。如果在操作S230中错误比特的数目nEB大于参考值eTH(是)，则过程前进到操作S240。相反，如果在操作S230中错误比特的数目nEB小于或等于参考值eTH(否)，则过程结束。
在操作S240中，存储控制器110向非易失性存储器设备120请求状态循环计数信息SLCI。存储控制器110可以向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。响应于请求，非易失性存储器设备120可以输出存储在状态寄存器125中的状态循环计数信息SLCI。存储控制器110从非易失性存储器设备120接收状态循环计数信息SLCI。换句话说，在本实施例的存储器管理操作中，存储控制器110响应于检测到操作条件(即，读取的数据中的错误比特的数目nEB)向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。
在操作S250中，存储控制器110通过使用状态循环计数信息SLCI来确定是否将选定的存储块指派为坏块。与选定的存储块的存储单元相关联的编程周期中所需的编程循环的数目可以是正常的。然而，通过使用状态循环计数信息SLCI，可以检测目标状态中的一些目标状态的循环计数是否超出参考范围(例如，接下来将参考图10描述的SPL参考范围和DL参考范围)。如果确定目标状态中的一些目标状态的循环计数超出参考范围并且在操作S250中需要将选定的存储块指派为坏块(是)，则过程前进到操作S260。相反，如果确定目标状态的循环计数不超出参考范围并且在操作S250中不需要将选定的存储块指派为坏块(否)，则参考错误比特的数目eBB执行的运行时坏块(RTBB)处理操作结束。
在操作S260中，存储控制器110将选定的存储块指派为坏块。此后，可以不再使用被指派为坏块的存储块来存储数据。因此，可以将其中编程操作所需的编程循环的数目不成问题、但是其中目标状态中的一些目标状态具有有问题的循环计数的存储块作为坏块来处理。由于可以在发生不可纠正的错误之前检测运行时坏块RTBB的发生，所以可以提高存储设备100的数据完整性。
图7示出了根据本发明构思的实施例的存储设备的存储器管理操 作的另一示例的流程图。参考图7，存储设备100(参考图1)可以通过使用非易失性存储器设备120的操作温度Temp和状态循环计数信息SLCI来执行坏块处理操作。
在操作S310中，存储控制器110检测非易失性存储器设备120的操作温度Temp。可以通过使用可以位于非易失性存储器设备120内部或外部的温度传感器(未示出)来测量非易失性存储器设备120的操作温度Temp。例如，存储控制器110可以周期性地检测非易失性存储器设备120的操作温度Temp。
在操作S320中，存储控制器110将检测到的操作温度Temp与指定的参考温度tTH进行比较。例如，指定的参考温度tTH可以处于或接近非易失性存储器设备120的推荐操作温度范围的上限。如果在操作S320中检测到的操作温度Temp高于指定的参考温度tTH(是)，则过程前进到操作S330。相反，如果在操作S320中检测到的操作温度Temp低于或等于指定的参考温度tTH(否)，则过程返回到操作S310。
在操作S330中，存储控制器110向非易失性存储器设备120请求状态循环计数信息SLCI。存储控制器110可以向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。响应于请求，非易失性存储器设备120可以将存储在状态寄存器125中的状态循环计数信息SLCI输出到存储控制器110。存储控制器110从非易失性存储器设备120接收状态循环计数信息SLCI。换句话说，在本实施例的存储器管理操作中，存储控制器110响应于检测到操作条件(即，非易失性存储器设备120的操作温度Temp)向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。
在操作S340中，存储控制器110通过使用状态循环计数信息SLCI来确定是否将选定的存储块指派为坏块。类似于在关于图6描述的步骤S250中，如果确定目标状态中的一些目标状态的循环计数超出参考范围并且在操作S340中需要将选定的存储块指派为坏块(是)，则过程前进到操作S350。相反，如果确定目标状态的循环计数不超出参考范围并且在操作S340中不需要将选定的存储块指派为坏块(否)，则参考操作温度Temp执行的运行时坏块(RTBB)处理操作结束。
在操作S350中，存储控制器110将选定的存储块指派为坏块。此后，可以不再使用被指派为坏块的存储块来存储数据。因此，可以将其中编程操作所需的编程循环的数目不成问题、但是其中目标状态中的一些目标状态具有在特定温度或更高温度下有问题的循环计数的存储块作为坏块来处理。
图8示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图。参考图8，存储设备100(参考图1)可以通过使用非易失性存储器设备120的P/E周期的数目和状态循环计数信息SLCI来执行坏块处理操作。
在操作S410中，存储控制器110检测非易失性存储器设备120的P/E周期的数目。可以在存储控制器110中以表的形式对非易失性存储器设备120中包括的每个存储块的P/E周期的数目进行管理和更新。
在操作S420中，存储控制器110将每个存储块的P/E周期的数目与指定的参考计数pTH进行比较。如果在操作S420中检测到的P/E周期的数目大于指定的参考计数pTH(是)，则过程前进到操作S430。相反，如果在操作S420中检测到的P/E周期的数目小于或等于指定的参考计数pTH(否)，则过程返回操作S410。
在操作S430中，存储控制器110向非易失性存储器设备120请求状态循环计数信息SLCI。存储控制器110可以向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。响应于请求，非易失性存储器设备120可以将存储在状态寄存器125中的状态循环计数信息SLCI输出到存储控制器110。存储控制器110从非易失性存储器设备120接收状态循环计数信息SLCI。换句话说，在本实施例的存储器管理操作中，存储控制器110响应于检测到操作条件(即，非易失性存储器设备120的P/E周期的数目)向非易失性存储器设备120请求选定的存储块的状态循环计数信息SLCI。
在操作S440中，存储控制器110通过使用状态循环计数信息SLCI来确定是否将选定的存储块指派为坏块。与选定的存储块的存储单元相关联的编程周期中所需的编程循环的数目可以是正常的。然而，通过使用状态循环计数信息SLCI，可以检测目标状态中的一些目标状态 的循环计数是否超出参考范围。类似于在关于图6描述的步骤S250中，如果确定目标状态中的一些目标状态的循环计数超出参考范围并且在操作S440中需要将选定的存储块指派为坏块(是)，则过程前进到操作S450。相反，如果确定目标状态的循环计数不超出参考范围并且不需要将选定的存储块指派为坏块(否)，则参考P/E周期的数目执行的运行时坏块(RTBB)处理操作结束。
在操作S450中，存储控制器110将选定的存储块指派为坏块。此后，可以不再使用被指派为坏块的存储块来存储数据。因此，可以将其中编程操作所需的编程循环的数目不成问题、但是其中目标状态中的一些目标状态具有有问题的循环计数而且具有特定数目或更高数目的P/E周期的存储块作为坏块来处理。
上面描述了包括使用特定命令、错误比特的数目、操作温度和P/E周期的数目中的任一个和状态循环计数信息SLCI的坏块处理方法的本发明构思的实施例。然而，本发明构思的坏块处理方法不限于参考图5至图8的描述。应当理解，在本发明构思的其他实施例中，坏块处理方法可以包括与状态循环计数信息SLCI一起使用的特定命令、错误比特的数目、操作温度和P/E周期的数目中的至少两个或更多个的组合，以预先检测运行时坏块。
图9示出了用于描述根据本发明构思的实施例的状态循环计数信息SLCI的视图。在图9中，示出了存储状态循环计数信息的非易失性存储器设备的阈值电压分布。参考图9，将描述包括状态通过循环SPL和增量循环DL的状态循环计数信息SLCI的示例。在实施例中，将参考三电平单元(TLC)来描述状态通过循环SPL和增量循环DL，其中每个TCL具有擦除状态E0以及七个目标状态P1、P2、P3、P4、P5、P6、P7中的一个。
每个选定的存储单元可以具有最初与擦除状态E0相对应的阈值电压电平。当执行编程操作时，每个选定的存储单元可以具有属于状态E0、P1、P2、P3、P4、P5、P6和P7中的一个的阈值电压。通过编程操作，选定的存储单元的阈值电压可以从低电平的目标状态增加到高电平的目标状态。例如，要被编程到目标状态P1的存储单元可以以小 于目标状态P2的循环计数的循环计数被检测为编程通过。
可以通过验证电压Vfy1来检测要被编程到目标状态P1的存储单元是否被成功编程。如果通过使用验证电压Vfy1检测到要被编程到目标状态P1的存储单元被成功编程，则存储单元可以被设置为编程禁止，并且因此存储单元可以不受编程电压的影响。在本发明构思的实施例中，假设要被编程到目标状态P1的存储单元以第一状态通过循环SPL1被完全编程。也就是说，第一状态通过循环SPL1指示将存储单元完全编程到目标状态P1所需的循环计数或循环的数目。
可以通过验证电压Vfy2来检测要被编程到高于目标状态P1的目标状态P2的存储单元是否被成功编程。如果检测到要被编程到目标状态P2的存储单元被成功编程，则存储单元可以被设置为编程禁止，并且因此存储单元可以不受编程电压的影响。假设要被编程到目标状态P2的存储单元以第二状态通过循环SPL2被完全编程。也就是说，第二状态通过循环SPL2指示将存储单元完全编程到目标状态P2所需的循环计数或循环的数目。
分别消耗第一状态通过循环SPL1和第二状态通过循环SPL2，以将存储单元编程到目标状态P1和P2。类似地，可以分别消耗状态通过循环SPL3、SPL4、SPL5、SPL6和SPL7，以将存储单元编程到目标状态P3、P4、P5、P6和P7。可以在上述状态通过循环的条件下确定与状态通过循环之差相对应的增量循环。目标状态P1和P2之间的增量循环DL12对应于第一状态通过循环SPL1和第二状态通过循环SPL2之差。目标状态P2和P3之间的增量循环DL23对应于第二状态通过循环SPL2和第三状态通过循环SPL3之差。目标状态P3和P4之间的增量循环DL34对应于第三状态通过循环SPL3和第四状态通过循环SPL4之差。根据以上描述，第六通过循环SPL6和第七通过循环SPL7之差可以被确定为目标状态P6和P7之间的增量循环DL67。也就是说，增量循环DL45和DL56是以与上述方式类似的方式定义的。
基于目标状态和循环计数之间的关系，对应于目标状态P1、P2、P3、P4、P5、P6和P7中的每一个的状态通过循环SPLi(i是从1到7的整数)和增量循环DL可以被确定为具有根据最佳数据可靠性的值。通过 在考虑非易失性存储器设备120的各种特性的情况下进行的测试或仿真，可以获得最佳状态通过循环SPLi和最佳增量循环DL。可以基于由此获得的最佳状态通过循环SPLi和最佳增量循环DL来确定用于提供适当裕度的允许范围。
图10示出了包括状态循环计数信息SLCI的表。参考图10，为了存储状态循环计数信息SLCI，可以参照图9的每个目标状态来定义状态通过循环SPL和增量循环DL的允许范围。包括如图10所示的状态循环计数信息SLCI的表可以例如存储在如图1和图3所示的非易失性存储器设备120的状态寄存器125中。
当执行编程操作时，可以存储目标状态P1至P7的状态通过循环SPL。可以根据计算存储的状态通过循环SPL之差的结果来确定增量循环DL。在图10的实施例中，目标状态P1的状态通过循环SPL(即，SPL1)被示为“7”。即，将存储单元完全编程到目标状态P1所需的循环计数(或循环的数目)是“7”。目标状态P2的状态通过循环SPL(即，SPL2)在图10中被示为“10”。即，将存储单元完全编程到目标状态P2所需的循环计数(或循环的数目)是“10”。目标状态P3的状态通过循环SPL(即，SPL3)在图10中被示为“13”。即，将存储单元完全编程到目标状态P3所需的循环计数(或循环的数目)是“13”。目标状态P4至P7的状态通过循环SPL在图10中分别被示为“16”、“19”、“22”和“25”。
如果提供了目标状态P1至P7的状态通过循环SPL，则可以计算增量循环DL，所述增量循环DL是与目标状态P1至P7相对应的状态通过循环SPL之差。目标状态P1和P2的状态通过循环SPL之差“3”(10-7＝3)可以被确定为目标状态P2的增量循环DL。类似地，目标状态P2和P3的状态通过循环SPL之差“3”可以被确定为目标状态P3的增量循环DL。根据状态通过循环SPL的条件，目标状态P4至P7中的每一个的增量循环DL可以被计算为“3”。
目标状态P1的状态通过循环SPL的循环计数“7”被包括在目标状态P1的状态通过循环SPL的SPL参考范围“6”(最小SPL)至“8”(最大SPL)中。因此，目标状态P1的状态循环计数信息SLCI的循环状态可 以被设置为通过。目标状态P2的状态通过循环SPL的循环计数“10”被包括在目标状态P2的状态通过循环SPL的SPL参考范围“9”至“11”中。目标状态P2的增量循环DL的值“3”被包括在目标状态P2的增量循环DL的DL参考范围“2”(最小增量)至“4”(最大增量)中。因此，目标状态P2的状态循环计数信息SLCI可以被设置为通过。
类似地，目标状态P3的状态通过循环SPL的循环计数“13”被包括在目标状态P3的SPL参考范围“12”至“14”中。目标状态P3的增量循环DL的值“3”被包括在目标状态P3的增量循环DL的DL参考范围“2”至“4”中。因此，目标状态P3的状态循环计数信息SLCI可以被设置为通过。根据上述比较操作，以与目标状态P2和P3类似的方式，其余目标状态P4至P7的状态循环计数信息可以被设置为通过。在所有目标状态的循环状态都被设置为通过的情况下，编程周期或编程操作的循环状态可以被设置为通过。此后，所确定的循环状态可以存储在状态寄存器125中。
上文描述了基于状态通过循环SPLi和增量循环DL来确定状态循环计数信息SLCI的示例。然而，通过或失败的循环状态的确定不应限于上述条件，并且可以在其他实施例中进行各种改变。
图11A、图11B、图11C和图11D示出了被提供给坏块管理器并由坏块管理器使用以进行坏块指派的信息的框图。参考图11A到图11D，坏块管理器112可以参考或基于P/E周期的数目、操作温度和错误比特信息向非易失性存储器设备120请求状态循环计数信息SLCI。
参考图11A，坏块管理器112监测存储块的P/E周期。也就是说，如图11A所示，坏块管理器112可以接收指示存储块的P/E周期的信息。坏块管理器112可以确定任一个存储块的P/E周期的数目是否超过指定的参考计数pTH。如果存在P/E周期的数目超过指定的参考计数pTH的存储块，则坏块管理器112向非易失性存储器设备120请求存储块的状态循环计数信息SLCI。然后，坏块管理器112基于从非易失性存储器设备120提供的状态循环计数信息SLCI，将存储块中P/E周期的数目超过指定的参考计数pTH的任何存储块指派为坏块(在图11A中示为“指派BB”)。例如，可以如参照图10所示和描述来提供状态循环计数信息SLCI。
参考图11B，坏块管理器112监测非易失性存储器设备120的操作温度。也就是说，如图11B所示，坏块管理器112可以接收指示非易失性存储器设备的操作温度的信息。坏块管理器112可以确定操作温度是否超过指定的参考温度tTH。如果存在操作温度超过指定的参考温度tTH的存储块，则坏块管理器112向非易失性存储器设备120请求存储块的状态循环计数信息SLCI。然后，坏块管理器112基于从非易失性存储器设备120提供的状态循环计数信息SLCI，将存储块中操作温度超过指定的参考温度tTH的任何存储块指派为坏块(在图11B中示为“指派BB”)。
参考图11C，坏块管理器112监测读取的数据的错误比特信息(例如，错误比特的数目)。也就是说，如图11C所示，坏块管理器112可以接收指示读取的数据的错误比特的数目的信息。坏块管理器112可以确定错误比特的数目是否超过指定的参考值eTH。如果读取的数据的错误比特的数目超过指定的参考值eTH，则坏块管理器112向非易失性存储器设备120请求存储块的状态循环计数信息SLCI。然后，坏块管理器112基于从非易失性存储器设备120提供的状态循环计数信息SLCI，将读取的数据中具有超过指定的参考值eTH的错误比特的数目的任何存储块指派为坏块(在图11C中示为“指派BB”)。
参考图11D，坏块管理器112将监测P/E周期的数目、操作温度和错误比特信息的结果进行组合，以向非易失性存储器设备120请求状态循环计数信息SLCI。也就是说，如图11D所示，坏块管理器112可以接收指示存储块的P/E周期、非易失性存储器设备的操作温度以及读取的数据的错误比特的数目的信息。如果P/E周期的数目超过指定的参考计数pTH，和/或操作温度超过指定的参考温度tTH，和/或错误比特的数目超过指定的参考值eTH(即，如果超过pTH、tTH和eTH中的至少一个)，则坏块管理器112向非易失性存储器设备120请求存储块的状态循环计数信息SLCI。然后，坏块管理器112基于来自非易失性存储器设备120的状态循环计数信息SLCI，将存储块中超过pTH、tTH和eTH中的至少一个的任何存储块指派为坏块(在图11D中示为“指派BB”)。
以上参照图11A至图11D描述了向坏块管理器112提供的用于坏块指派的信息。然而，应当理解，在本发明构思的其他实施例中，坏块 管理器112可以响应于来自主机的特定命令向非易失性存储器设备120请求状态循环计数信息SLCI。
图12示出了根据本发明构思的实施例的存储设备的坏块指派操作的另一示例的视图。参考图12，存储控制器110可以监测与存储块的特定存储单元相关联的状态循环计数信息SLCI以执行坏块处理操作。
在操作S10中，存储控制器110向非易失性存储器设备120请求特定存储块的块健康信息。存储控制器110可以使用发送到非易失性存储器设备120的存储块健康信息请求命令来发出请求。根据本发明构思的实施例，状态循环计数信息SLCI可以包括在块健康信息中。
在操作S11中，存储控制器110向非易失性存储器设备120发出写请求，以将数据写入特定存储块的存储单元。
在操作S21中，响应于写请求，非易失性存储器设备120将请求写入的数据写入(编程)到与选定的存储块的特定页或特定字线相连的存储单元中。特定字线可以是与串选择线SSL、地选择线GSL或虚设字线相邻的字线。
在操作S22中，非易失性存储器设备120在选定的存储单元的编程操作期间生成并存储状态循环计数信息SLCI。例如，非易失性存储器设备120可以存储每个目标状态的状态通过循环(SPL)计数、增量循环(DL)计数和循环状态LS以及总的编程状态PS。状态循环计数信息SLCI可以例如存储在如图1和图3所示的状态寄存器125中。
在操作S23中，非易失性存储器设备120将生成的状态循环计数信息SLCI提供给存储控制器110。
在操作S31中，存储控制器110通过使用状态循环计数信息SLCI来确定选定的存储块的健康状态。存储控制器110根据健康状态将选定的存储块指派为坏块。
图13A和图13B示出了根据本发明构思的实施例的用于在存储控制器和非易失性存储器设备之间传送状态循环计数信息SLCI的命令序列的示例的视图。
参考图13A，可以通过使用请求现有程序状态(现有程序状态在下文中被称为“PS”)的命令来请求状态循环计数信息SLCI。首先，存 储控制器110(参考图1)可以向非易失性存储器设备120(参考图1)提供写命令、地址和数据80h-ADD/Din-10h。在接收到确认命令10h之后，非易失性存储器设备120可以将写入数据Din编程在选定的存储区域中，并且可以使就绪/忙碌信号R/B转换为低电平。如果完成编程(在tPROG之后)，则非易失性存储器设备120使就绪/忙碌信号R/B转换为高电平。在这种情况下，存储控制器110可以向非易失性存储器设备120下发状态读取命令70h。非易失性存储器设备120可以响应于状态读取命令70h将编程状态PS和循环状态LS输出到存储控制器110。这里，循环状态LS是指指示每个目标状态的编程通过或失败的信息。也就是说，循环状态LS可以被包括在状态循环计数信息SLCI中。
参考图13B，可以通过使用单独的专用引脚而不是输入/输出引脚I/Oi来提供循环状态LS。例如，当在编程操作期间提供暂停和恢复命令的情况下，难以通过输入/输出引脚I/Oi来输出循环状态LS。为此，非易失性存储器设备120可以包括用于经由专用引脚输出状态循环计数信息SLCI的单独通道。
存储控制器110可以向非易失性存储器设备120提供写命令、地址和数据80h-ADD/Din-10h。在接收到确认命令10h之后，非易失性存储器设备120可以将写入数据Din编程在选定的存储区域中，并且可以使就绪/忙碌信号R/B转换为低电平。在完成编程之前，存储控制器110可以向非易失性存储器设备120下发暂停和恢复命令。例如，在提供暂停命令之后，非易失性存储器设备120可以立即通过单独的引脚输出状态循环计数信息SLCI或循环状态LS。在接收到恢复命令之后，非易失性存储器设备120可以将写入数据Din编程在选定的存储区域中，并且可以使就绪/忙碌信号R/B再次转换为高电平。在这种情况下，存储控制器110可以向非易失性存储器设备120下发状态读取命令70h。非易失性存储器设备120可以响应于状态读取命令70h将编程状态PS输出到存储控制器110。
图14示出了根据本发明构思的另一实施例的状态循环计数信息SLCI的视图。参考图14，状态循环计数信息SLCI可以包括仅一些目标状态P2和P3的状态通过循环SPL和增量循环DL。
当执行编程操作时，选定的存储单元中的每一个的阈值电压可以从擦除状态E0移位到编程状态P1、P2、P3、P4、P5、P6和P7中的任意一个。可以通过验证电压Vfy2来检测要被编程到目标状态P2的存储单元是否被成功编程。可以通过验证电压Vfy3来检查要被编程到目标状态P3的存储单元是否被成功编程。分别消耗第二状态通过循环SPL2和第三状态通过循环SPL3，以将存储单元编程到目标状态P2和P3。
然而，在该实施例中，可以仅使用与目标状态P2和P3相对应的状态通过循环SPL2和SPL3来确定循环状态。另外，可以决定与状态通过循环SPL2和SPL3之差相对应的增量循环。目标状态P2和P3之间的增量循环DL23对应于第二状态通过循环SPL2和第三状态通过循环SPL3之差。目标状态P3和P4之间的增量循环DL34对应于第三状态通过循环SPL3和第四状态通过循环SPL4之差。
与用于确定循环状态的目标状态P2和P3相对应的状态通过循环S PL2和SPL3以及增量循环DL23和DL34可以被决定为具有最佳数据可靠性的值。通过考虑到非易失性存储器设备120的各种特性而进行的测试或仿真，可以获得最佳状态通过循环SPL2和SPL3以及最佳增量循环DL23和DL34的值。
图15示出了根据本发明构思的实施例的存储设备的存储器管理操作的另一示例的流程图。参考图15，存储设备100(参考图1)可以通过使用与非易失性存储器设备120的特定区域相关联的状态循环计数信息SLCI来执行坏块处理操作。
在操作S510中，向存储设备100提供来自主机的写请求和地址ADDR。
在操作S520中，存储控制器110确定来自主机的地址ADDR是否对应于感兴趣目标的物理区域。可以根据非易失性存储器设备120的特性来决定感兴趣目标的物理区域。如果在操作S520中来自主机的地址ADDR对应于感兴趣目标的物理区域(是)，则过程前进到操作S530。相反，如果在操作S520中来自主机的地址ADDR与感兴趣目标的物理区域不相关联(否)，则过程结束。
在操作S530中，存储控制器110向非易失性存储器设备120请求状 态循环计数信息SLCI。存储控制器110可以向非易失性存储器设备120请求感兴趣目标的存储区域的状态循环计数信息SLCI。响应于该请求，非易失性存储器设备120可以将存储在状态寄存器125中的状态循环计数信息SLCI输出到存储控制器110。存储控制器110从非易失性存储器设备120接收状态循环计数信息SLCI。
在操作S540中，存储控制器110通过使用状态循环计数信息SLCI来确定是否将包括感兴趣目标的物理区域在内的存储块指派为坏块。例如，如果在操作S540中确定与感兴趣目标的物理区域相对应的存储单元的目标状态中的一些目标状态的循环计数超出参考范围，并且需要将包括感兴趣目标的物理区域的存储块指派为坏块(是)，则过程前进到操作S550。如果在操作S540中确定与感兴趣目标的物理区域相对应的存储单元的目标状态的循环计数不超出参考范围，并且不需要将存储块指派为坏块(否)，则运行时坏块(RTBB)处理操作结束。
在操作S550中，存储控制器110将存储块指派为坏块。此后，可以不再使用被指派为坏块的存储块来存储数据。因此，可以预先防止运行时坏块RTBB的发生，并且可以提高存储设备100的数据完整性。
图16示出了根据本发明构思的实施例的用户系统的框图。参考图16，用户系统200包括主机210和存储设备220。主机210包括内核212、工作存储器214、ECC单元215和存储器接口216。存储设备220可以包括微控制器222和非易失性存储器设备224。这里，存储设备220可以用完美新页(PPN)存储器设备来实现。
主机210的内核212可以执行加载在工作存储器214上的各种应用程序，或者可以处理加载在工作存储器414上的数据。诸如操作系统和应用程序的软件可以被加载到工作存储器214上。具体地，根据本发明构思的实施例的通过使用状态循环计数信息SLCI来执行坏块处理操作的软件模块可以被加载到在工作存储器214中加载的操作系统上。
存储器接口216可以将由内核212请求访问的存储器地址转换为物理地址。存储器接口216可以执行例如闪存转换层(FTL)的功能。
微控制器222可以向非易失性存储器设备224提供对来自主机210的状态循环计数信息SLCI、地址ADDR、控制信号CTRL、诸如写命令(C MD)之类的命令和数据的请求。存储设备220可以在编程操作期间生成并存储状态循环计数信息SLCI。存储设备220可以响应于来自主机210的请求向主机210提供存储的状态循环计数信息SLCI。
根据本发明构思的实施例，可以提供一种存储设备，其预先确定由于三维非易失性存储器设备的堆叠层的数目的增加而发生的特定字线的编程失败，使得与该特定字线相对应的存储块被指派为坏块。相应地，根据本发明构思的实施例，由于在发生不可纠正的错误之前将选定的存储块指派为坏块，因此可以提供大容量且高可靠性的存储设备。
尽管已经参考各种公开的实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的而是说明性的。

Claims (20)

1.一种存储设备，包括：
非易失性存储器设备，被配置为：在选定的存储单元的编程操作期间，检测多个目标状态的状态通过循环的循环计数，并且基于检测到的状态通过循环的循环计数从属于特定字线的特定页来生成指示编程操作是否成功的状态循环计数信息；以及
存储控制器，被配置为响应于操作条件的检测或外部命令，向所述非易失性存储器设备请求所述状态循环计数信息，并且基于来自所述非易失性存储器设备的状态循环计数信息，将包括所述选定的存储单元的存储块指派为坏块。
2.根据权利要求1所述的存储设备，其中，所述操作条件包括从所述选定的存储单元读取的数据中包括的错误比特的数目超过参考值的条件。
3.根据权利要求1所述的存储设备，其中，所述操作条件包括所述非易失性存储器设备的操作温度超过参考温度的条件。
4.根据权利要求1所述的存储设备，其中，所述操作条件包括所述存储块的编程/擦除周期的数目超过参考计数的条件。
5.根据权利要求1所述的存储设备，其中，所述存储控制器包括坏块管理器，所述坏块管理器被配置为基于所述操作条件和所述状态循环计数信息将所述存储块映射为所述坏块。
6.根据权利要求1所述的存储设备，其中，所述非易失性存储器设备包括：
编程循环计数电路，被配置为检测所述多个目标状态的所述状态通过循环的所述循环计数；以及
状态寄存器，被配置为基于检测到的所述状态通过循环的所述循环计数来存储所述状态循环计数信息，所述状态循环计数信息指示所述多个目标状态中的每一个的成功状态或失败状态。
7.根据权利要求6所述的存储设备，其中，所述非易失性存储器设备还包括被配置为输出所述状态循环计数信息的专用引脚。
8.根据权利要求1所述的存储设备，其中，所述存储控制器被配置为：基于所述状态循环计数信息来确定所述多个目标状态中的一些目标状态的编程操作的失败状态，并且基于确定所述失败状态的结果将所述存储块指派为所述坏块。
9.根据权利要求1所述的存储设备，其中，所述存储控制器被配置为：通过使用存储块健康信息请求命令向所述非易失性存储器设备请求所述状态循环计数信息。
10.根据权利要求1所述的存储设备，其中，所述存储控制器被配置为：通过状态读取命令向所述非易失性存储器设备请求所述状态循环计数信息。
11.一种存储设备的坏块指派方法，所述存储设备包括非易失性存储器设备和存储控制器，所述方法包括：
由所述存储控制器监测用于执行运行时坏块处理操作的操作条件；
由所述存储控制器基于所述监测的结果向所述非易失性存储器设备请求所述非易失性存储器设备的选定的存储块的状态循环计数信息；以及
由所述存储控制器参考来自所述非易失性存储器设备的所述状态循环计数信息，将所述选定的存储块指派为坏块，
其中所述状态循环计数信息是指示编程操作的成功状态或失败状态的信息，并且在对所述选定的存储块进行编程时，所述非易失性存储器设备基于检测所述选定的存储块的存储单元的多个目标状态中的每一个的状态通过循环的循环计数的结果来确定所述状态循环计数信息。
12.根据权利要求11所述的方法，其中，所述操作条件包括从主机接收到特定命令的条件。
13.根据权利要求11所述的方法，其中，所述操作条件包括以下条件中的至少一个：从存储在所述选定的存储块中的数据中检测到的错误比特的数目超过参考值、所述非易失性存储器设备的操作温度超过参考温度、以及所述选定的存储块的编程/擦除周期的数目超过参考计数。
14.根据权利要求11所述的方法，其中，所述状态循环计数信息是从与所述选定的存储块的特定字线相连的存储单元或者从属于所述特定字线的特定页生成的。
15.根据权利要求14所述的方法，其中，所述特定字线包括与所述选定的存储块的地选择线、串选择线或虚设字线相邻的字线。
16.一种存储设备，包括：
非易失性存储器设备，被配置为在多个存储块中存储数据；以及
存储控制器，被配置为检测所述非易失性存储器设备的操作条件，基于检测到的操作条件向所述非易失性存储器设备请求状态循环计数信息，从所述非易失性存储器设备接收所述状态循环计数信息，以及基于所述状态循环计数信息，将所述多个存储块中的选定的存储块指派为坏块，
其中所述状态循环计数信息包括所述选定的存储块内的存储单元的多个目标状态的状态通过循环的循环计数。
17.根据权利要求16所述的存储设备，其中，所述操作条件包括从所述存储单元读取的数据中包括的错误比特的数目超过参考值的条件。
18.根据权利要求16所述的存储设备，其中，所述操作条件包括所述非易失性存储器设备的操作温度超过参考温度的条件。
19.根据权利要求16所述的存储设备，其中，所述操作条件包括所述选定的存储块的编程/擦除周期的数目超过参考计数的条件。
20.根据权利要求16所述的存储设备，其中，所述存储控制器被配置为：基于所述多个目标状态的状态通过循环的循环计数是否在状态通过循环参考范围内，将所述选定的存储块指派为所述坏块。
CN201810249317.7A 2017-03-29 2018-03-23 存储设备及其坏块指派方法 Active CN108694989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170040197A KR102267046B1 (ko) 2017-03-29 2017-03-29 스토리지 장치 및 배드 블록 지정 방법
KR10-2017-0040197 2017-03-29

Publications (2)

Publication Number Publication Date
CN108694989A CN108694989A (zh) 2018-10-23
CN108694989B true CN108694989B (zh) 2023-08-11

Family

ID=63670937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810249317.7A Active CN108694989B (zh) 2017-03-29 2018-03-23 存储设备及其坏块指派方法

Country Status (3)

Country Link
US (1) US10388395B2 (zh)
KR (1) KR102267046B1 (zh)
CN (1) CN108694989B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477267B1 (ko) * 2017-11-14 2022-12-13 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
CN109614052B (zh) * 2018-12-13 2022-05-10 郑州云海信息技术有限公司 一种数据巡检方法、装置和计算机可读存储介质
KR20210125297A (ko) 2020-04-08 2021-10-18 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11340982B1 (en) * 2020-11-02 2022-05-24 Micron Technology, Inc. Memory block defect detection and management
KR20220072284A (ko) 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20230034054A (ko) 2021-09-02 2023-03-09 에스케이하이닉스 주식회사 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US12046306B2 (en) * 2022-05-27 2024-07-23 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device
KR20240019429A (ko) * 2022-08-04 2024-02-14 에스케이하이닉스 주식회사 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003886A (zh) * 2010-07-09 2013-03-27 桑迪士克科技股份有限公司 存储器阵列中的断裂字线的检测

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6452836B1 (en) * 2001-03-09 2002-09-17 Micron Technology, Inc. Non-volatile memory device with erase cycle register
KR100632944B1 (ko) 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7283395B2 (en) * 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
US20100017650A1 (en) 2008-07-19 2010-01-21 Nanostar Corporation, U.S.A Non-volatile memory data storage system with reliability management
KR20100091379A (ko) * 2009-02-10 2010-08-19 삼성전자주식회사 반도체 디스크 장치 및 그것의 프로그램 페일 처리 방법
KR101015655B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 구동 방법
KR101005164B1 (ko) * 2009-05-29 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 프로그램 방법
KR101022882B1 (ko) * 2009-06-12 2011-03-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8400854B2 (en) 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8218366B2 (en) 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
KR101660985B1 (ko) * 2010-07-09 2016-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2012027969A (ja) 2010-07-21 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101855169B1 (ko) * 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR20130047400A (ko) * 2011-10-31 2013-05-08 삼성전자주식회사 불휘발성 메모리 및 그것의 제어 방법
KR20130078973A (ko) * 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR101938659B1 (ko) 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR102083547B1 (ko) * 2013-04-12 2020-03-02 삼성전자주식회사 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
KR101518379B1 (ko) 2013-06-18 2015-05-07 중소기업은행 불휘발성 메모리의 자동 프로그램 및 자동 사이클링 방법
WO2015005636A1 (ko) 2013-07-08 2015-01-15 주식회사 윌러스표준기술연구소 메모리 시스템 및 메모리의 데이터 처리 방법
US9437321B2 (en) 2014-10-28 2016-09-06 Sandisk Technologies Llc Error detection method
KR20160060917A (ko) 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 프로그래밍 방법
KR102291505B1 (ko) * 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9378832B1 (en) 2014-12-10 2016-06-28 Sandisk Technologies Inc. Method to recover cycling damage and improve long term data retention
US9548129B2 (en) * 2015-03-02 2017-01-17 Sandisk Technologies Llc Word line look ahead read for word line to word line short detection
KR20160117713A (ko) 2015-03-30 2016-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003886A (zh) * 2010-07-09 2013-03-27 桑迪士克科技股份有限公司 存储器阵列中的断裂字线的检测

Also Published As

Publication number Publication date
US20180286492A1 (en) 2018-10-04
US10388395B2 (en) 2019-08-20
KR102267046B1 (ko) 2021-06-22
KR20180110708A (ko) 2018-10-11
CN108694989A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN108122588B (zh) 非易失性存储器设备及包括其的存储设备
CN108694989B (zh) 存储设备及其坏块指派方法
CN107068190B (zh) 修正编程电压的存储器设备编程方法
CN107015917B (zh) 储存装置和其读取回收方法
KR102634700B1 (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
CN106971754B (zh) 非易失性存储器设备、包括其的存储装置和操作其的方法
KR101927212B1 (ko) 비휘발성 메모리 장치의 프로그래밍 방법
US20170287568A1 (en) System and Method for Erase Detection before Programming of a Storage Device
CN110751970B (zh) 控制器及操作控制器的方法
US9672931B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN112099730B (zh) 存储器件及其访问方法
KR102375751B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
CN109726140B (zh) 非易失性存储器件及其操作方法以及存储设备
US20230187002A1 (en) Storage controller using history data, method of operating the same, and method of operating storage device including the same
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
US11817170B2 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
EP4160603A1 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
CN115831200A (zh) 确定分布类型的存储控制器及其操作方法以及操作包括所述存储控制器的存储设备的方法
CN117672311A (zh) 存储装置和操作其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant