KR20240019429A - 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법 - Google Patents

스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법 Download PDF

Info

Publication number
KR20240019429A
KR20240019429A KR1020220097030A KR20220097030A KR20240019429A KR 20240019429 A KR20240019429 A KR 20240019429A KR 1020220097030 A KR1020220097030 A KR 1020220097030A KR 20220097030 A KR20220097030 A KR 20220097030A KR 20240019429 A KR20240019429 A KR 20240019429A
Authority
KR
South Korea
Prior art keywords
memory
host
storage device
block count
block
Prior art date
Application number
KR1020220097030A
Other languages
English (en)
Inventor
홍승규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220097030A priority Critical patent/KR20240019429A/ko
Priority to US18/081,585 priority patent/US20240045590A1/en
Priority to CN202310178337.0A priority patent/CN117519577A/zh
Publication of KR20240019429A publication Critical patent/KR20240019429A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/311—In host system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 스토리지 장치에 관한 것으로, 본 기술에 따른 스토리지 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치, 상기 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 외부에 제공하고, 상기 외부로부터 수신한 쓰기 커맨드를 수행하기 전에 상기 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행하고, 상기 데이터를 상기 비휘발성 메모리 장치에 저장한 뒤에 상기 블록 카운트 정보를 갱신하고, 갱신된 블록 카운트 정보를 상기 외부에 제공하는 메모리 컨트롤러를 포함할 수 있다.

Description

스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법{STORAGE DEVICE, ELECTRONIC DEVICE INCLUDING STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 데이터를 저장하는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분될 수 있다.
휘발성 메모리 장치는 전원이 공급되는 동안에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치일 수 있다. 휘발성 메모리 장치에는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 포함될 수 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
스토리지 장치의 성능을 향상시키기 위한 기술로서 HPB(host performance booster) 모드가 있으며, 스토리지 장치 및 호스트를 포함하는 컴퓨팅 시스템이 HPB 모드로 동작하는 경우 호스트에 포함되는 호스트 버퍼 및 스토리지 장치의 버퍼 메모리가 모두 이용될 수 있다.
본 발명의 실시 예는 메모리 블록의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 이용하여 메모리 블록을 효율적으로 사용하는 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치, 상기 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 외부에 제공하고, 상기 외부로부터 수신한 쓰기 커맨드를 수행하기 전에 상기 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행하고, 상기 데이터를 상기 비휘발성 메모리 장치에 저장한 뒤에 상기 블록 카운트 정보를 갱신하고, 갱신된 블록 카운트 정보를 상기 외부에 제공하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치를 제어하는 호스트 장치는, 상기 스토리지 장치에 저장할 데이터를 임시 저장하는 호스트 메인 메모리, 상기 스토리지 장치에 포함된 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보인 블록 카운트 정보를 저장하는 호스트 메모리 버퍼, 및 상기 스토리지 장치에 상기 데이터를 저장할 것을 지시하는 제1 쓰기 커맨드를 제공하고, 상기 스토리지 장치로부터 상기 제1 쓰기 커맨드가 수행된 뒤의 상기 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보인 갱신된 블록 카운트 정보를 수신하고, 상기 블록 카운트 정보와 상기 갱신된 블록 카운트 정보를 비교한 결과를 기초로 상기 호스트 메인 메모리에 저장된 상기 데이터를 유지하도록 상기 호스트 메인 메모리를 제어하는 호스트 프로세서를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치를 제어하는 호스트 장치는, 상기 스토리지 장치에 포함된 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보가 저장된 호스트 메모리 버퍼, 상기 스토리지 장치에 저장된 데이터를 임시 저장하는 호스트 메인 메모리, 및 상기 스토리지 장치에 저장된 상기 데이터를 요청하는 리드 커맨드를 상기 스토리지 장치에 제공하고, 상기 스토리지 장치로부터 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 상기 호스트 메인 메모리에 저장된 상기 데이터를 상기 스토리지 장치에 저장할 것을 지시하는 쓰기 커맨드를 상기 스토리지 장치에 제공하는 호스트 프로세서를 포함할 수 있다.
본 기술에 따르면 메모리 블록의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 이용하여 메모리 블록을 효율적으로 사용하는 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 스토리지 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 블록 카운트 관리부가 호스트 메모리 버퍼에 블록 카운트 정보를 제공하는 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 호스트 메모리 버퍼에 저장된 블록 카운트 정보를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 호스트 장치가 호스트 메모리 버퍼에 저장된 블록 카운트 정보와 갱신된 블록 카운트 정보를 비교하여 호스트 메인 메모리에 저장된 데이터를 유지할지 여부를 결정하는 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 블록 카운트 정보가 갱신된 블록 카운트 정보로 변경되는 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 호스트 장치가 리드 커맨드 페일 정보를 수신하는 경우 호스트 메인 메모리에 저장된 데이터에 대한 쓰기 커맨드를 스토리지 장치에 전송하는 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 스토리지 장치의 동작 흐름도이다.
도 9는 본 발명의 실시 예에 따른 호스트 장치의 동작 흐름도이다.
도 10은 본 발명의 실시 예에 따른 호스트 장치의 동작 흐름도이다.
도 11은 본 발명의 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템(10)을 설명하기 위한 도면이다.
도 1을 참조하면, 컴퓨팅 시스템(10)은 스토리지 장치(100) 및 호스트 장치(101)를 포함할 수 있다.
호스트 장치(101)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(100)와 통신할 수 있다.
본 명세서에서, 설명의 편의상 스토리지 장치(100)와 호스트 장치(101)는 UFS 통신 인터페이스에 따라 데이터 통신을 수행하는 것으로 설명하나 본 발명의 실시 예들은 UFS 통신 인터페이스에 따라 데이터 통신을 수행하는 것에 한정되지 않는다. 구체적으로, 스토리지 장치(100)와 호스트 장치(101)는 프로토콜 정보 유닛(Protocol Information Unit, 이하에서 PIU)으로 정의되는 커맨드를 이용하여 데이터 통신을 수행할 수 있다. PIU는 미리 정해진 규약에 따라 생성된 일종의 데이터 패킷일 수 있다.
PIU는 호스트 장치(101) 또는 스토리지 장치(100)가 어떤 동작의 수행을 요청하거나, 지시하거나 응답하는 커맨드일 수 있다. 실시 예에서, 용도와 목적에 따라 다양한 PIU가 정의될 수 있다. 예를 들어, PIU는 쿼리 요청 PIU(Query Request PIU), 커맨드 PIU(Command PIU), 응답 PIU(Response PIU), 데이터 아웃 PIU(Data Out PIU), 데이터 인 PIU(Data In PIU) 및 전달 준비 PIU(Ready To Transfer PIU) 중 어느 하나일 수 있다.
실시 예에서, 쿼리 요청 PIU(Query Request PIU)는 스토리지 장치(100)의 여러가지 파라미터를 제공하는 디바이스 디스크립터(Device Descriptor)를 포함할 수 있다. 디바이스 디스크립터(Device Descriptor)는 스토리지 장치(100)가 어드밴스드 RPMB(replay protection memory block) 모드를 지원하는 스토리지 장치(100)인지를 나타내는 정보를 포함할 수 있다.
가장 작은 단위의 PIU의 크기는 32바이트일 수 있고, PIU의 최대 크기는 65,600바이트일 수 있다. PIU의 포맷은 그 종류에 따라 서로 다른 크기를 가질 수 있다. 호스트 장치(101)의 하드웨어 구성은 도 2에서 후술한다.
스토리지 장치(100)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑(Laptop) 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트 장치(101)의 제어에 따라 데이터를 저장하는 장치일 수 있다. 또한, 스토리지 장치(100)는 서버, 데이터 센터 등과 같이 한 곳에 고용량의 데이터를 저장하는 호스트 장치(101)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(100)는 호스트 장치(101)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 스토리지 장치(100)는 SSD(solid-state drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털 카드(secure digital card), USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 스토리지 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다. 스토리지 장치(100)의 하드웨어 구성은 도 2에서 후술한다.
도 2는 도 1의 스토리지 장치(100)를 설명하기 위한 도면이다.
도 2를 참조하면, 호스트 장치(101) 및 스토리지 장치(100)는 다양한 하드웨어 구성을 포함할 수 있다.
호스트 장치(101)는 호스트 프로세서(101-1), 호스트 메인 메모리(101-2) 및 호스트 메모리 버퍼(101-3)를 포함할 수 있다.
호스트 프로세서(101-1)는 호스트 장치(101)의 전반적인 동작을 제어할 수 있다. 일 예에서, 호스트 메인 메모리(101-2) 또는 호스트 메모리 버퍼(101-3)를 제어함으로써 호스트 메인 메모리(101-2) 또는 호스트 메모리 버퍼(101-3)에 데이터를 저장할 수 있다.
호스트 메인 메모리(101-2)는 스토리지 장치(100)와 관련된 데이터를 저장할 수 있다. 일 예에서, 호스트 메인 메모리(101-2)는 스토리지 장치(100)에 저장할 데이터를 임시로 저장할 수 있다.
호스트 메모리 버퍼(101-3)는 스토리지 장치(100)의 비휘발성 메모리 장치(120)에 포함된 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보인 블록 카운트 정보를 저장할 수 있다. 블록 카운트 정보에 관한 예시는 도 4에 도시한다.
일 실시 예에서, 호스트 메모리 버퍼(101-3)는 호스트 메인 메모리(101-2)와 하나의 회로로 집적될 수 있다. 즉, 호스트 메모리 버퍼(101-3)는 호스트 메인 메모리(101-2)의 일부 메모리 영역에 할당될 수 있다.
스토리지 장치(100)는 메모리 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다. 메모리 컨트롤러(110)는 비휘발성 메모리 제어부(111) 및 블록 카운트 관리부(112)를 포함할 수 있다. 일 예에서, 비휘발성 메모리 제어부(111) 및 블록 카운트 관리부(112)는 하나의 칩 내에서 서로 다른 기능을 수행하는 제어 로직에 해당할 수 있다.
메모리 컨트롤러(110)는 스토리지 장치(100)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(100)에 전원이 인가되면, 메모리 컨트롤러(110)는 펌웨어(firmware, FW)를 실행할 수 있다. 비휘발성 메모리 장치(120)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(110)는 호스트 장치(101)와 비휘발성 메모리 장치(120) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
일 실시 예에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 비휘발성 메모리 장치(120)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
비휘발성 메모리 제어부(111)는 호스트 장치(101)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 프로그램 동작 시, 비휘발성 메모리 제어부(111)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 비휘발성 메모리 장치(120)에 제공할 수 있다. 리드 동작 시, 비휘발성 메모리 제어부(111)는 리드 커맨드 및 물리 블록 어드레스를 비휘발성 메모리 장치(120)에 제공할 수 있다. 소거 동작 시, 비휘발성 메모리 제어부(111)는 소거 커맨드 및 물리 블록 어드레스를 비휘발성 메모리 장치(120)에 제공할 수 있다.
일 실시 예에서, 비휘발성 메모리 제어부(111)는 호스트 장치(101)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 비휘발성 메모리 장치(120)에 전송할 수 있다. 예를 들어, 비휘발성 메모리 제어부(111)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection) 등을 수행하는데 수반되는 프로그램 동작, 리드 동작 및 소거 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 비휘발성 메모리 장치(120)로 제공할 수 있다.
일 실시 예에서, 비휘발성 메모리 제어부(111)가 적어도 둘 이상의 비휘발성 메모리 장치(120)들을 제어할 수 있다. 이 경우, 비휘발성 메모리 제어부(111)는 동작 성능의 향상을 위해 비휘발성 메모리 장치(120)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 비휘발성 메모리 장치(120)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다.
블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)가 포함하는 복수의 메모리 블록들 각각의 소거 횟수(또는, PE 카운트)를 카운트할 수 있다. 일 예에서, 블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)가 포함하는 제1 메모리 블록의 소거 횟수가 75k이고, 제2 메모리 블록의 소거 횟수가 85k인 것을 카운트할 수 있다.
블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)가 포함하는 복수의 메모리 블록들 각각의 소거 횟수가 기준 값을 초과하는지에 관한 비트맵 정보를 생성할 수 있다. 일 예에서, 블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)가 포함하는 제1 메모리 블록의 소거 횟수가 기준 값인 80k를 초과하지 않는 75k임을 나타내는 “0”의 값을 가지는 비트맵 정보를 생성할 수 있다. 다른 예에서, 블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)가 포함하는 제2 메모리 블록의 소거 횟수가 기준 값인 80k를 초과하는 85k임을 나타내는 “1”의 값을 가지는 비트맵 정보를 생성할 수 있다.
비휘발성 메모리 장치(120)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 각 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 비휘발성 메모리 장치(120)에 데이터를 저장하거나, 비휘발성 메모리 장치(120)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 비휘발성 메모리 장치(120)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND flash memory), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 비휘발성 메모리 장치(120)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
비휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 비휘발성 메모리 장치(120)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 비휘발성 메모리 장치(120)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 비휘발성 메모리 장치(120)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 비휘발성 메모리 장치(120)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 비휘발성 메모리 장치(120)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
도 3은 본 발명의 실시 예에 따른 블록 카운트 관리부(112)가 호스트 메모리 버퍼(101-3)에 블록 카운트 정보(310)를 제공하는 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 컨트롤러(110)에 포함된 블록 카운트 관리부(112)는 호스트 장치(101)에 포함된 호스트 메모리 버퍼(101-3)에 저장될 블록 카운트 정보(310)를 호스트 장치(101)에 제공할 수 있다. 도 3에 도시된 메모리 컨트롤러(110)는 도 2에 도시된 메모리 컨트롤러(110)와 동일한 구성일 수 있다.
메모리 컨트롤러(110)에 포함된 블록 카운트 관리부(112)는 블록 카운트 정보(310)를 호스트 장치(101)에 제공할 수 있다. 일 예에서, 메모리 컨트롤러(110)가 호스트 장치(101)에 제공하는 블록 카운트 정보(310)는 도 2를 참조하여 도시된 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함할 수 있다.
실시 예에서, 블록 카운트 관리부(112)는 주기적으로 또는 랜덤한 시점에 블록 카운트 정보(310)를 호스트 장치(101)에 제공할 수 있다. 예를 들어, 블록 카운트 관리부(112)는 호스트 장치(101)의 요청에 따른 동작의 수행이 완료될 때마다 블록 카운트 정보(310)를 호스트 장치(101)에 제공할 수 있다. 또는, 블록 카운트 관리부(112)는 호스트 장치(101)의 요청에 따른 동작의 수행 결과를 나타내는 응답 메시지에 블록 카운트 정보(310)를 포함시켜서 호스트 장치(101)에 제공할 수 있다.
도 4는 본 발명의 실시 예에 따른 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)를 설명하기 위한 도면이다.
도 4를 참조하면, 도 2를 참조하여 도시된 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)는 도 2를 참조하여 도시된 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 중 소거 횟수가 기준 값 이상인 메모리 블록에 관하여는 1의 값을 갖고 상기 기준 값 미만인 메모리 블록에 관하여는 0의 값을 갖는 정보일 수 있다.
일 실시 예에서, 블록 카운트 정보(310)는 비트 맵 형태의 자료 구조를 가질 수 있다. 블록 카운트 정보(310)에 포함된 하나의 비트는 하나의 메모리 블록에 대응될 수 있다. 예를 들어, 도 4는 7 by 7 행렬에 "0” 또는 “1”의 값을 포함하는 블록 카운트 정보(310)를 도시한다. 따라서, 도 4의 블록 카운트 정보(310)는 총 49개의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 정보일 수 있다.
도 5는 본 발명의 실시 예에 따른 호스트 장치(101)가 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 갱신된 블록 카운트 정보(540)를 비교하여 호스트 메인 메모리에 저장된 데이터를 유지할지 여부를 결정(550)하는 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 호스트 장치(101)는 메모리 컨트롤러(110)에 쓰기 커맨드(510)를 제공한 후, 메모리 컨트롤러(110)로부터 갱신된 블록 카운트 정보(540)를 수신하고, 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 갱신된 블록 카운트 정보(540)를 비교하여 호스트 메인 메모리(101-2)에 저장된 데이터(예: DATA1)를 유지할 지 여부를 결정(550)하는 동작을 수행할 수 있다.
호스트 프로세서(101-1)는 호스트 메인 메모리(101-2)에 저장된 데이터(예: DATA1)를 비휘발성 메모리 장치(120)에 저장할 것을 지시하는 쓰기 커맨드(510)를 비휘발성 메모리 제어부(111)에 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)가 메모리 컨트롤러(110)에 제공하는 쓰기 커맨드(510)는 호스트 메인 메모리(101-2)에 저장된 DATA1 및 DATA1에 관한 논리 어드레스와 함께 비휘발성 메모리 제어부(111)에 제공될 수 있다.
비휘발성 메모리 제어부(111)는 호스트 메인 메모리(101-2)에 저장된 데이터(예: DATA1)를 저장할 것을 지시하는 쓰기 커맨드(510)를 수신한 후, 쓰기 커맨드(510)에 응답하여 비휘발성 메모리 장치(120)에 해당 데이터(예: DATA1)를 프로그램하기 전에 쓰기 커맨드(510)에 대응되는 데이터(예: DATA1)를 저장할 비휘발성 메모리 장치(120)의 메모리 블록에 대해 소거(521)하는 동작을 수행할 수 있다. 일 예에서, 비휘발성 메모리 제어부(111)는 호스트 메인 메모리(101-2)에 저장된 DATA1을 저장할 것을 지시하는 쓰기 커맨드(510)를 수신한 후, 쓰기 커맨드(510)에 응답하여 DATA1을 프로그램하기 전에 DATA1을 저장할 비휘발성 메모리 장치(120)의 제1 메모리 블록에 대해 소거(521)하는 동작을 수행할 수 있다.
비휘발성 메모리 제어부(111)는 쓰기 커맨드(510)에 대응되는 데이터(예: DATA1)를 저장할 비휘발성 메모리 장치(120)의 메모리 블록에 대해 소거(521)하는 동작을 수행한 뒤, 쓰기 커맨드(510)에 대응되는 데이터(예: DATA1)를 저장할 비휘발성 메모리 장치(120)의 메모리 블록에 해당 데이터(예: DATA1)를 프로그램(522)할 수 있다. 일 예에서, 비휘발성 메모리 제어부(111)는 쓰기 커맨드(510)에 대응되는 DATA1을 저장할 비휘발성 메모리 장치(120)의 제1 메모리 블록에 대해 소거(521)하는 동작을 수행한 뒤, 쓰기 커맨드(510)에 대응되는 DATA1을 저장할 제1 메모리 블록에 DATA1을 프로그램(522)할 수 있다.
블록 카운트 관리부(112)는 비휘발성 메모리 제어부(111)가 쓰기 커맨드(510)에 대응하여 비휘발성 메모리 장치(120)의 메모리 블록에 대해 소거(521) 동작을 수행한 뒤, 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 각각의 소거 횟수를 확인(530)할 수 있다. 비휘발성 메모리 제어부(111)가 쓰기 커맨드(510)에 대응하여 비휘발성 메모리 장치(120)의 메모리 블록에 대해 소거(521) 동작을 수행한 경우, 블록 카운트 관리부(112)는 소거(521) 동작이 이루어진 비휘발성 메모리 장치(120)의 메모리 블록의 변경된 소거 횟수를 카운트할 수 있다. 일 예에서, 블록 카운트 관리부(112)는 비휘발성 메모리 제어부(111)가 쓰기 커맨드(510)에 대응하여 비휘발성 메모리 장치(120)의 메모리 블록에 대해 프로그램(522) 동작을 수행한 뒤에 비휘발성 메모리 장치(120)의 메모리 블록들 각각의 소거 횟수를 확인(530)할 수 있다. 다른 예에서, 블록 카운트 관리부(112)는 비휘발성 메모리 제어부(111)가 쓰기 커맨드(510)에 대응하여 비휘발성 메모리 장치(120)의 메모리 블록에 대해 소거(521) 동작을 수행한 뒤 프로그램(522) 동작을 수행하기 전에 비휘발성 메모리 장치(120)의 메모리 블록들 각각의 소거 횟수를 확인(530)할 수 있다.
비휘발성 메모리 제어부(111)는 블록 카운트 관리부(112)가 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 각각의 소거 횟수를 확인(530)한 후, 소거(521) 동작이 수행됨에 따라 갱신된 블록 카운트 정보(540)를 호스트 장치(101)에 제공할 수 있다. 일 예에서, 비휘발성 메모리 제어부(111)는 메모리 컨트롤러(110)가 호스트 프로세서(101-1)로부터 수신한 쓰기 커맨드(510)의 수행 결과인 응답 메시지와 갱신된 블록 카운트 정보(540)를 함께 호스트 장치(101)에 제공할 수 있다. 다른 예에서, 비휘발성 메모리 제어부(111)는 호스트 프로세서(101-1)로부터 수신한 쓰기 커맨드(510)의 수행 결과인 응답 메시지를 호스트 장치(101)에 제공한 뒤, 갱신된 블록 카운트 정보(540)를 호스트 장치(101)에 제공할 수 있다.
호스트 프로세서(101-1)는 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 블록 카운트 관리부(112)로부터 수신한 갱신된 블록 카운트 정보(540)를 비교한 결과에 기초하여 호스트 메인 메모리(101-2)에 저장된 데이터(예: DATA1)의 유지 여부를 결정(550)할 수 있다. 일 예에서, 호스트 프로세서(101-1)가 호스트 메인 메모리(101-2)에 저장된 DATA1을 비휘발성 메모리 장치(120)에 저장할 것을 지시하는 쓰기 커맨드(510)를 비휘발성 메모리 제어부(111)에 제공하고, 비휘발성 메모리 제어부(111)가 쓰기 커맨드(510)에 대응하여 DATA1을 비휘발성 메모리 장치(120)의 제1 메모리 블록에 프로그램하고, 블록 카운트 관리부(112)가 갱신된 블록 카운트 정보(540)를 호스트 장치(101)에 제공한 경우, 호스트 프로세서(101-1)는 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 블록 카운트 관리부(112)로부터 수신한 갱신된 블록 카운트 정보(540)를 비교한 결과 제1 메모리 블록의 소거 횟수가 지정된 값 미만에서 지정된 값 이상으로 변경된 경우, 호스트 메인 메모리(101-2)에 저장된 DATA1을 유지하도록 호스트 메인 메모리(101-2)를 제어할 수 있다. 예를 들어, 호스트 프로세서(101-1)는 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 블록 카운트 관리부(112)로부터 수신한 갱신된 블록 카운트 정보(540)를 비교하여 제1 메모리 블록에 관한 정보가 변경된 경우, 호스트 메인 메모리(101-2)에 저장된 제1 메모리 블록에 대응되는 데이터를 유지하도록 호스트 메인 메모리(101-2)를 제어할 수 있다.
도 6은 본 발명의 실시 예에 따른 블록 카운트 정보(310)가 갱신된 블록 카운트 정보(540)로 변경되는 예를 설명하기 위한 도면이다. 도 6은 도 2의 하드웨어 구성을 참조하여 설명된다.
도 6을 참조하면, 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보(310)와 호스트 프로세서(101-1)가 블록 카운트 관리부(112)로부터 수신한 갱신된 블록 카운트 정보(540)를 비교하면, 블록 카운트 정보(310) 중 일부 정보는 변경될 수 있다.
일 실시 예에서, 블록 카운트 정보(310) 및 갱신된 블록 카운트 정보(540)는 7 by 7 행렬을 가지는 비트맵 정보를 포함할 수 있다. 일 예에서, 3 by 2의 행렬 자리에 “0”의 값을 가지는 블록 카운트 정보(310)는 3 by 2 행렬 자리에 “1”의 값을 가지는 갱신된 블록 카운트 정보(540)로 변경될 수 있다. 이때, 블록 카운트 정보(310)의 3 by 2의 행렬 자리 외의 행렬 자리에 포함되는 정보들은 변경되지 않을 수 있다.
호스트 프로세서(101-1)는 블록 카운트 정보(310) 및 갱신된 블록 카운트 정보(540)를 비교한 결과 블록 카운트 정보(310)의 제1 행렬 자리에 대응되는 정보가 변경된 경우, 제1 행렬 자리에 대응되는 비휘발성 메모리 장치(120)의 제1 메모리 블록의 소거 횟수가 기준 값 미만에서 기준 값 이상으로 변경된 것으로 판단할 수 있다. 일 예에서, 블록 카운트 정보(310) 및 갱신된 블록 카운트 정보(540)를 비교한 결과 블록 카운트 정보(310)의 제1 행렬 자리에 대응되는 정보가 변경된 경우, 호스트 프로세서(101-1)는 호스트 메인 메모리(101-2)에 저장된 데이터 중 제1 행렬 자리에 대응되는 제1 메모리 블록에 저장된 데이터(예: DATA1)와 동일한 데이터가 유지되도록 호스트 메인 메모리(101-2)를 제어할 수 있다.
도 7은 본 발명의 실시 예에 따른 호스트 장치(101)가 리드 커맨드 페일 정보(730)를 수신하는 경우 호스트 메인 메모리(101-2)에 저장된 데이터(예: DATA1)에 대한 쓰기 커맨드(740)를 스토리지 장치(100)에 전송하는 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 호스트 장치(101)는 스토리지 장치(100)에 제공한 리드 커맨드가 페일됨을 나타내는 리드 커맨드 페일 정보(730)를 수신하는 경우 호스트 메인 메모리(101-2)에 저장된 DATA1에 대한 쓰기 커맨드(740)를 스토리지 장치(100)에 제공할 수 있다. 일 예에서, DATA1은 호스트 프로세서(101-1)가 스토리지 장치(100)에 리드 커맨드(710)를 제공하여 리드할 데이터일 수 있다.
호스트 프로세서(101-1)는 비휘발성 메모리 제어부(111)에 데이터를 리드할 것을 지시하는 리드 커맨드(710)를 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 비휘발성 메모리 장치(120)에 저장된 데이터들 중 리드할 데이터에 대응되는 논리 어드레스 및 해당 논리 어드레스를 리드할 것을 지시하는 리드 커맨드(710)를 비휘발성 메모리 제어부(111)에 제공할 수 있다.
호스트 프로세서(101-1)로부터 리드 커맨드(710)를 수신한 비휘발성 메모리 제어부(111)는 리드 커맨드(710)에 따라 리드할 데이터의 논리 어드레스에 대응되는 물리 어드레스를 가지는 비휘발성 메모리 장치(120)의 메모리 블록에 저장된 데이터를 리드(720)하는 동작을 수행할 수 있다. 일 예에서, 비휘발성 메모리 제어부(111)는 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록에 저장된 DATA1을 리드(720)하는 동작을 수행할 수 있다.
비휘발성 메모리 제어부(111)는 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 대응하여 수행한 데이터 리드(720) 동작을 수행하지 못한 경우, 리드 커맨드 페일 정보(730)를 호스트 장치(101)에 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제1 기준 값 또는 제2 기준 값 미만인 경우, 비휘발성 메모리 제어부(111)는 호스트 장치(101)에 리드 커맨드 페일 정보(730)를 제공하지 않을 수 있다. 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제1 기준 값 미만인 경우, 블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)에 포함된 복수의 메모리 블록들의 소거 횟수가 제1 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 갱신하지 않을 수 있다. 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제1 기준 값 이상이고 제2 기준 값 이하인 경우, 블록 카운트 관리부(112)는 비휘발성 메모리 장치(120)에 포함된 복수의 메모리 블록들의 소거 횟수가 제1 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 갱신할 수 있다. 다른 예에서, 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제2 기준 값 이상인 경우, 비휘발성 메모리 제어부(111)는 리드 커맨드 페일 정보(730)를 호스트 장치(101)에 제공할 수 있다. 예를 들어, 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제1 기준 값인 80k 미만인 79.999k인 경우 블록 카운트 관리부(112)는 블록 카운트 정보를 갱신하지 않을 수 있다. 다른 예를 들어, 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제1 기준 값인 80k 이상인 80k인 경우 블록 카운트 관리부(112)는 블록 카운트 정보를 갱신할 수 있다. 또 다른 예를 들어, 호스트 프로세서(101-1)로부터 수신한 리드 커맨드(710)에 따라 리드할 데이터인 DATA1의 제1 논리 어드레스에 대응되는 제1 물리 어드레스를 가지는 제1 메모리 블록의 소거 횟수가 제2 기준 값인 100k 이상인 100k인 경우, 비휘발성 메모리 제어부(111)는 리드 커맨드 페일 정보(730)를 호스트 장치(101)에 제공할 수 있다.
호스트 프로세서(101-1)는 비휘발성 메모리 제어부(111)로부터 리드 커맨드(710)에 대응한 리드 동작이 페일됨을 나타내는 리드 커맨드 페일 정보(730)를 수신하는 것에 응답하여, 리드 커맨드(710)에 대응되고 호스트 메인 메모리(101-2)에 저장된 DATA1을 비휘발성 메모리 장치(120)에 쓰도록 지시하는 DATA1 쓰기 커맨드(740)를 비휘발성 메모리 제어부(111)에 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 DATA1 쓰기 커맨드(740)와 DATA1 및 DATA1의 논리 어드레스를 함께 비휘발성 메모리 제어부(111)에 제공할 수 있다.
호스트 프로세서(101-1)로부터 DATA1 쓰기 커맨드(740)를 수신한 비휘발성 메모리 제어부(111)는 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 중 DATA1의 논리 어드레스에 대응되는 물리 어드레스를 가지는 메모리 블록에 DATA1을 프로그램할 수 있다.
도 8은 본 발명의 실시 예에 따른 스토리지 장치(100)의 동작 흐름도이다.
도 8을 참조하면, 스토리지 장치(100)는 호스트 장치(101)로부터 수신한 쓰기 커맨드를 수신하기 전에 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행한 뒤, 갱신된 블록 카운트 정보를 호스트 장치(101)에 제공할 수 있다. 도 8에 도시된 S801 내지 S807은 스토리지 장치(100)에 포함된 메모리 컨트롤러(110)에 의해 수행될 수 있다.
동작 S801에서, 메모리 컨트롤러(110)는 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 호스트 장치(101)에 제공할 수 있다. 메모리 컨트롤러(110)가 호스트 장치(101)에 제공하는 블록 카운트 정보는 복수의 메모리 블록들 중 소거 횟수가 기준 값 이상인 메모리 블록에 관하여는 “1”의 값을 가지고, 기준 값 미만인 메모리 블록에 관하여는 0의 값을 가지는 정보일 수 있다.
동작 S803에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드를 수행하기 전에 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행할 수 있다. 일 예에서, 도 2를 참조하여 도시된 비휘발성 메모리 제어부(111)는 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행할 수 있다. 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록이 2개 이상인 경우에는 비휘발성 메모리 제어부(111)는 2개 이상의 메모리 블록들에 대해 소거 동작을 수행할 수 있다.
다른 실시 예에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드를 수행하기 전에 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행하지 않을 수 있다. 메모리 컨트롤러(110)는 소거 동작이 수행되지 않은 메모리 블록에 대하여 호스트 장치(101)로부터 수신한 쓰기 커맨드를 수행한 경우 블록 카운트 정보를 갱신하지 않을 수 있다. 따라서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드를 수행하기 전에 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행한 경우에만 동작 S805를 수행할 수 있다.
동작 S805에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 비휘발성 메모리 장치(120)에 저장한 뒤에 블록 카운트 정보를 갱신할 수 있다. 일 예에서, 도 2를 참조하여 도시된 비휘발성 메모리 제어부(111)는 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 비휘발성 메모리 장치(120)의 메모리 블록에 저장할 수 있고, 블록 카운트 관리부(112)는 블록 카운트 정보를 갱신할 수 있다.
일 실시 예에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 비휘발성 메모리 장치(120)에 저장하기 전에 해당 데이터가 저장될 메모리 블록의 소거 횟수를 업데이트할 수 있다. 즉, 메모리 컨트롤러(110)는 블록 카운트 관리부(112)가 블록 카운트 정보를 갱신하기 전에 메모리 블록의 소거 횟수를 업데이트할 수 있다.
다른 실시 예에서, 메모리 컨트롤러(110)는 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 비휘발성 메모리 장치(120)에 저장한 후에 해당 데이터가 저장될 메모리 블록의 소거 횟수를 업데이트할 수 있다. 즉, 메모리 컨트롤러(110)는 블록 카운트 관리부(112)가 블록 카운트 정보를 갱신하는 동안 메모리 블록의 소거 횟수를 업데이트할 수 있다.
동작 S807에서, 메모리 컨트롤러(110)는 갱신된 블록 카운트 정보를 호스트 장치(101)에 제공할 수 있다. 일 예에서, 도 2를 참조하여 도시된 블록 카운트 관리부(112)는 갱신된 블록 카운트 정보를 호스트 장치(101)에 제공할 수 있다.
일 실시 예에서, 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대한 소거 동작을 수행한 결과 해당 메모리 블록의 소거 횟수가 기준 값 이상이 되는 경우에는, 갱신된 블록 카운트 정보의 일부 정보가 변경될 수 있다. 예를 들어, 호스트 장치(101)로부터 수신한 쓰기 커맨드에 대응되는 데이터를 저장할 제1 메모리 블록에 대한 소거 동작을 수행한 결과 제1 메모리 블록의 소거 횟수가 79.999k에서 기준 값인 80k로 변경되는 경우에는, 갱신된 블록 카운트 정보 중 제1 메모리 블록에 관한 정보가 “0”에서 “1”로 변경될 수 있다.
도 9는 본 발명의 실시 예에 따른 호스트 장치(101)의 동작 흐름도이다.
도 9를 참조하면, 호스트 장치(101)는 호스트 장치(101)에 저장된 블록 카운트 정보와 스토리지 장치(100)로부터 수신한 갱신된 블록 카운트 정보를 비교한 결과를 기초로 호스트 장치(101)에 저장된 데이터를 유지할지 여부를 결정할 수 있다. 도 9에 도시된 동작 S901 내지 S905는 도 2를 참조하여 도시된 호스트 프로세서(101-1)에 의해 수행될 수 있다.
동작 S901에서, 호스트 프로세서(101-1)는 스토리지 장치(100)에 도 2를 참조하여 도시된 호스트 메인 메모리(101-2)에 임시 저장한 데이터를 저장할 것을 지시하는 제1 쓰기 커맨드를 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 호스트 메인 메모리(101-2)에 임시 저장한 제1 데이터를 도 2를 참조하여 도시된 비휘발성 메모리 장치(120)에 저장하도록 지시하는 제1 쓰기 커맨드를 비휘발성 메모리 제어부(111)에 제공할 수 있다.
동작 S903에서, 호스트 프로세서(101-1)는 스토리지 장치(100)로부터 제1 쓰기 커맨드가 수행된 뒤의 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 갱신된 블록 카운트 정보를 수신할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 블록 카운트 관리부(112)로부터 제1 쓰기 커맨드가 수행된 뒤의 비휘발성 메모리 장치(120)의 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 수신할 수 있다.
동작 S905에서, 호스트 프로세서(101-1)는 도 2를 참조하여 도시된 호스트 메모리 버퍼(101-3)에 저장된 블록 카운트 정보와 스토리지 장치(100)로부터 수신한 갱신된 블록 카운트 정보를 비교한 결과를 기초로 호스트 메인 메모리(101-2)에 저장된 데이터를 유지하도록 호스트 메인 메모리(101-2)를 제어할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 호스트 메모리 버퍼(101-3)에 저장된 제1 블록 카운트 정보와 블록 카운트 관리부(112)로부터 수신한 제2 블록 카운트 정보를 비교하여 호스트 메인 메모리(101-2)에 저장된 데이터를 유지할지 여부를 결정할 수 있다. 예를 들어, 호스트 메모리 버퍼(101-3)에 저장된 제1 블록 카운트 정보가 제1 메모리 블록과 관련한 정보로 “0”의 값을 가지고, 호스트 프로세서(101-1)가 블록 카운트 관리부(112)로부터 수신한 제2 블록 카운트 정보가 비휘발성 메모리 장치(120)의 제1 메모리 블록과 관련한 정보로 “1”의 값을 가지는 경우, 호스트 프로세서(101-1)는 호스트 메인 메모리(101-2)에 저장되고 제1 메모리 블록과 관련된 데이터를 유지하도록 호스트 메인 메모리(101-2)를 제어할 수 있다. 다른 예를 들어, 호스트 메모리 버퍼(101-3)에 저장된 제1 블록 카운트 정보가 비휘발성 메모리 장치(120)의 제2 메모리 블록과 관련한 정보로 "0”의 값을 가지고, 호스트 프로세서(101-1)가 블록 카운트 관리부(112)로부터 수신한 제2 블록 카운트 정보도 제2 메모리 블록과 관련한 정보로 “0”의 값을 가지는 경우, 호스트 프로세서(101-1)는 제2 메모리 블록과 관련된 데이터를 유지하도록 호스트 메인 메모리(101-2)를 제어할 수 있다.
도 10은 본 발명의 실시 예에 따른 호스트 장치(101)의 동작 흐름도이다.
도 10을 참조하면, 호스트 장치(101)는 스토리지 장치(100)로부터 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 호스트 장치(101)에 저장된 데이터를 스토리지 장치(100)에 저장할 것을 지시하는 쓰기 커맨드를 스토리지 장치(100)에 제공할 수 있다. 도 10에 도시된 동작 S1001 및 S1003은 도 2를 참조하여 도시된 호스트 프로세서(101-1)에 의해 수행될 수 있다.
동작 S1001에서, 호스트 프로세서(101-1)는 스토리지 장치(100)에 저장된 데이터를 요청하는 리드 커맨드를 스토리지 장치(100)에 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 도 2를 참조하여 도시된 비휘발성 메모리 장치(120)에 저장된 데이터 중 일부를 리드하도록 요청하는 리드 커맨드를 도 2를 참조하여 도시된 비휘발성 메모리 제어부(111)에 제공할 수 있다.
동작 S1003에서, 호스트 프로세서(101-1)는 스토리지 장치(100)로부터 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 도 2를 참조하여 도시된 호스트 메인 메모리(101-2)에 저장된 데이터를 스토리지 장치(100)에 저장할 것을 지시하는 쓰기 커맨드를 스토리지 장치(100)에 제공할 수 있다. 일 예에서, 호스트 프로세서(101-1)는 도 2를 참조하여 도시된 비휘발성 메모리 제어부(111)로부터 스토리지 장치(100)에 제공했던 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 호스트 메인 메모리(101-2)에 저장된 데이터를 도 2를 참조하여 도시된 비휘발성 메모리 장치(120)의 제1 메모리 블록에 저장하도록 지시하는 쓰기 커맨드를 비휘발성 메모리 제어부(111)에 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 장치(1100)를 설명하기 위한 도면이다. 도 11에 도시된 메모리 장치(1100)는 설명의 편의를 위하여 다른 참조 부호로 표현하였을 뿐, 도 2에 도시된 비휘발성 메모리 장치(120)와 동일한 구성으로 이해할 수 있다.
도 11을 참조하면, 메모리 장치(1100)는 메모리 셀 어레이(1110), 전압 생성부(1120), 어드레스 디코더(1130), 입출력 회로(1140) 및 제어 로직(1150)을 포함할 수 있다.
메모리 셀 어레이(1110)는 복수의 메모리 블록들(BLK1~BLKi)을 포함한다. 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 어드레스 디코더(1130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKi)은 열 라인들(CL)을 통해 입출력 회로(1140)에 연결될 수 있다. 실시 예에서, 행 라인들(RL)은 워드라인들, 소스 선택 라인들, 드레인 선택 라인들을 포함할 수 있다. 실시 예에서, 열 라인들(CL)은 비트라인들을 포함할 수 있다.
복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함한다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(1110)는 복수의 물리 페이지들을 포함할 수 있다. 메모리 장치(1100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
실시 예에서, 전압 생성부(1120), 어드레스 디코더(1130) 및 입출력 회로(1140)는 주변 회로(peripheral circuit)로 통칭될 수 있다. 주변 회로는 제어 로직(1150)의 제어에 따라 메모리 셀 어레이(1110)를 구동할 수 있다. 주변 회로는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(1110)를 구동할 수 있다.
전압 생성부(1120)는 메모리 장치(1100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들을 발생하도록 구성된다. 전압 생성부(1120)는 제어 로직(1150)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(1120)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(1120)에서 생성된 내부 전원 전압은 메모리 장치(1100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(1120)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성부(1120)는 메모리 장치(1100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(1120)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(1120)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(1150)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들을 생성할 것이다.
생성된 복수의 동작 전압들은 어드레스 디코더(1130)에 의해 메모리 셀 어레이(1110)에 공급될 수 있다.
어드레스 디코더(1130)는 행 라인들(RL)을 통해 메모리 셀 어레이(1110)에 연결된다. 어드레스 디코더(1130)는 제어 로직(1150)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(1130)는 제어 로직(1150)으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(1130)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 어드레스 디코더(1130)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKi) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(1130)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩할 수 있다. 어드레스 디코더(1130)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 실시 예에서, 어드레스 디코더(1130)는 수신된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(1130)는 디코딩된 컬럼 어드레스에 따라 입출력 회로(1140)와 메모리 셀 어레이(1110)를 연결할 수 있다.
예시적으로, 어드레스 디코더(1130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
입출력 회로(1140)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트 라인들을 통해 메모리 셀 어레이(1110)에 연결될 수 있다. 프로그램 동작 시, 복수의 페이지 버퍼들에 저장된 데이터에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다.
리드 동작 시, 선택된 메모리 셀들에 저장된 데이터가 비트라인들을 통해서 센싱되고, 센싱된 데이터는 페이지 버퍼들에 저장될 수 있다.
제어 로직(1150)은 어드레스 디코더(1130), 전압 생성부(1120) 및 입출력 회로(1140)를 제어할 수 있다. 제어 로직(1150)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직(1150)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 제어 신호들을 생성하여 주변 회로들을 제어할 수 있다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12를 참조하면, 메모리 카드 시스템(1200)은 메모리 컨트롤러(1210), 메모리 장치(1220), 및 커넥터(1230)를 포함한다.
메모리 컨트롤러(1210)는 메모리 장치(1220)와 연결된다. 메모리 컨트롤러(1210)는 메모리 장치(1220)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(1210)는 메모리 장치(1220)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(1210)는 메모리 장치(1220) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1210)는 메모리 장치(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(1210)는 도 2를 참조하여 설명된 메모리 컨트롤러(110)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(1210)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(1210)는 커넥터(1230)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(1210)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(1210)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC (embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어 (Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(1230)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(1220)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin Transfer Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(1210) 및 메모리 장치(1220)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(1210) 및 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 13을 참조하면, SSD 시스템(1300)은 호스트(1310) 및 SSD(1320)를 포함한다. SSD(1320)는 신호 커넥터(1301)를 통해 호스트(1310)와 신호를 주고 받고, 전원 커넥터(1302)를 통해 전원을 입력 받는다. SSD(1320)는 SSD 컨트롤러(1321), 복수의 플래시 메모리들(1322-1~1322-n), 보조 전원 장치(1323), 및 버퍼 메모리(1324)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(1321)는 도 2를 참조하여 설명된 메모리 컨트롤러(110)의 기능을 수행할 수 있다.
SSD 컨트롤러(1321)는 호스트(1310)로부터 수신된 신호에 응답하여 복수의 플래시 메모리들(1322-1~1322-n)을 제어할 수 있다. 예시적으로, 신호는 호스트(1310) 및 SSD(1320)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호는 USB (Universal Serial Bus), MMC (multimedia card), eMMC (embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어 (Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(1323)는 전원 커넥터(1302)를 통해 호스트(1310)와 연결된다. 보조 전원 장치(1323)는 호스트(1310)로부터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치(1323)는 호스트(1310)로부터의 전원 공급이 원활하지 않을 경우, SSD(1320)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(1323)는 SSD(1320) 내에 위치할 수도 있고, SSD(1320) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(1323)는 메인 보드에 위치하며, SSD(1320)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(1324)는 SSD(1320)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(1324)는 호스트(1310)로부터 수신된 데이터 또는 복수의 플래시 메모리들(1322-1~1322-n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(1322-1~1322-n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(1324)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 14는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 14를 참조하면, 사용자 시스템(1400)은 애플리케이션 프로세서(1410), 메모리 모듈(1420), 네트워크 모듈(1430), 스토리지 모듈(1440), 및 사용자 인터페이스(1450)를 포함한다.
애플리케이션 프로세서(1410)는 사용자 시스템(1400)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(1410)는 사용자 시스템(1400)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(1410)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(1420)은 사용자 시스템(1400)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(1420)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(1410) 및 메모리 모듈(1420)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(1430)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(1430)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-700, TDMA(Time Division Multiple Access), LTE(Long Term Evolution), WiMax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(1430)은 애플리케이션 프로세서(1410)에 포함될 수 있다.
스토리지 모듈(1440)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(1440)은 애플리케이션 프로세서(1410)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(1440)은 스토리지 모듈(1440)에 저장된 데이터를 애플리케이션 프로세서(1410)로 전송할 수 있다. 예시적으로, 스토리지 모듈(1440)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(1440)은 사용자 시스템(1400)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(1440)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 2를 참조하여 설명된 비휘발성 메모리 장치(120)와 동일하게 동작할 수 있다. 스토리지 모듈(1440)은 도 2를 참조하여 설명된 스토리지 장치(100)와 동일하게 동작할 수 있다.
사용자 인터페이스(1450)는 애플리케이션 프로세서(1410)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(1450)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(1450)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 스토리지 장치
101: 호스트 장치
101-1: 호스트 프로세서
101-2: 호스트 메인 메모리
101-3: 호스트 메모리 버퍼
110: 메모리 컨트롤러
111: 비휘발성 메모리 제어부
112: 블록 카운트 관리부
120: 비휘발성 메모리 장치

Claims (19)

  1. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치;
    상기 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보를 외부에 제공하고, 상기 외부로부터 수신한 쓰기 커맨드를 수행하기 전에 상기 쓰기 커맨드에 대응되는 데이터를 저장할 메모리 블록에 대해 소거 동작을 수행하고, 상기 데이터를 상기 비휘발성 메모리 장치에 저장한 뒤에 상기 블록 카운트 정보를 갱신하고, 갱신된 블록 카운트 정보를 상기 외부에 제공하는 메모리 컨트롤러;를 포함하는 스토리지 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 커맨드에 기반하여 상기 비휘발성 메모리 장치를 제어하는 비휘발성 메모리 제어부; 및
    상기 쓰기 커맨드에 대응되는 동작의 수행이 완료되면, 상기 갱신된 블록 카운트 정보를 생성하는 블록 카운트 관리부;를 포함하는 스토리지 장치.
  3. 제 2항에 있어서, 상기 블록 카운트 정보는,
    상기 복수의 메모리 블록들 중 소거 횟수가 상기 기준 값 이상인 메모리 블록에 관하여는 1의 값을 갖고 상기 기준 값 미만인 메모리 블록에 관하여는 0의 값을 갖는 정보인, 스토리지 장치.
  4. 제 2항에 있어서, 상기 블록 카운트 관리부는,
    상기 쓰기 커맨드의 수행 결과인 응답 메시지와 상기 갱신된 블록 카운트 정보를 함께 상기 외부에 제공하는, 스토리지 장치.
  5. 제 2항에 있어서, 상기 블록 카운트 관리부는,
    상기 쓰기 커맨드의 수행 결과인 응답 메시지를 상기 외부에 제공한 뒤 상기 갱신된 블록 카운트 정보를 상기 외부에 제공하는, 스토리지 장치.
  6. 스토리지 장치를 제어하는 호스트 장치에 있어서,
    상기 스토리지 장치에 저장할 데이터를 임시 저장하는 호스트 메인 메모리;
    상기 스토리지 장치에 포함된 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보인 블록 카운트 정보를 저장하는 호스트 메모리 버퍼; 및
    상기 스토리지 장치에 상기 데이터를 저장할 것을 지시하는 제1 쓰기 커맨드를 제공하고, 상기 스토리지 장치로부터 상기 제1 쓰기 커맨드가 수행된 뒤의 상기 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 갱신된 블록 카운트 정보를 수신하고, 상기 블록 카운트 정보와 상기 갱신된 블록 카운트 정보를 비교한 결과를 기초로 상기 호스트 메인 메모리에 저장된 상기 데이터를 유지하도록 상기 호스트 메인 메모리를 제어하는 호스트 프로세서;를 포함하는 호스트 장치.
  7. 제 6항에 있어서, 상기 호스트 메모리 버퍼는,
    상기 스토리지 장치 및 상기 호스트 프로세서에 의해 엑세스 가능한 호스트 장치.
  8. 제 6항에 있어서,
    상기 호스트 메인 메모리와 호스트 메모리 버퍼는 하나의 휘발성 메모리 장치에 집적된, 호스트 장치.
  9. 제 6항에 있어서, 상기 호스트 프로세서는,
    상기 데이터가 상기 스토리지 장치에 저장된 뒤, 상기 데이터가 저장된 메모리 블록의 소거 횟수가 상기 기준 값을 초과하면, 상기 호스트 메인 메모리에 저장된 상기 데이터를 유지하도록 상기 호스트 메인 메모리를 제어하는 호스트 장치.
  10. 제 6항에 있어서, 상기 호스트 프로세서는,
    상기 스토리지 장치에 저장된 상기 데이터를 요청하는 리드 커맨드를 제공하고, 상기 스토리지 장치로부터 상기 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 상기 호스트 메인 메모리에 저장된 상기 데이터를 상기 스토리지 장치에 저장할 것을 지시하는 제2 쓰기 커맨드를 상기 스토리지 장치에 제공하는 호스트 장치.
  11. 제 6항에 있어서, 상기 호스트 프로세서는,
    상기 블록 카운트 정보와 상기 갱신된 블록 카운트 정보를 비교한 결과, 상기 블록 카운트 정보와 상기 갱신된 블록 카운트 정보가 동일한 것에 응답하여 상기 호스트 메인 메모리에 저장된 상기 데이터를 삭제하도록 상기 호스트 메인 메모리를 제어하는 호스트 장치.
  12. 제 6항에 있어서, 상기 호스트 프로세서는,
    상기 제1 쓰기 커맨드와 상기 호스트 메인 메모리에 저장된 상기 데이터의 논리 어드레스 및 상기 데이터를 함께 상기 스토리지 장치에 제공하는 호스트 장치.
  13. 제 6항에 있어서,
    상기 갱신된 블록 카운트 정보는 상기 블록 카운트 정보 중 적어도 일부의 정보와 다른 정보를 가지는 호스트 장치.
  14. 스토리지 장치를 제어하는 호스트 장치에 있어서,
    상기 스토리지 장치에 포함된 복수의 메모리 블록들 각각의 소거 횟수가 기준 값 이상인지를 나타내는 비트맵 정보를 포함하는 블록 카운트 정보가 저장된 호스트 메모리 버퍼;
    상기 스토리지 장치에 저장된 데이터를 임시 저장하는 호스트 메인 메모리; 및
    상기 스토리지 장치에 저장된 상기 데이터를 요청하는 리드 커맨드를 상기 스토리지 장치에 제공하고, 상기 스토리지 장치로부터 상기 리드 커맨드가 페일되었음을 나타내는 정보를 수신하면, 상기 호스트 메인 메모리에 저장된 상기 데이터를 상기 스토리지 장치에 저장할 것을 지시하는 쓰기 커맨드를 상기 스토리지 장치에 제공하는 호스트 프로세서;를 포함하는 호스트 장치.
  15. 제 14항에 있어서, 상기 호스트 메모리 버퍼는,
    상기 스토리지 장치 및 상기 호스트 프로세서에 의해 엑세스 가능한 호스트 장치.
  16. 제 14항에 있어서, 상기 호스트 프로세서는,
    상기 쓰기 커맨드를 제공한 후 상기 호스트 메인 메모리에 저장된 상기 데이터를 제거하는 호스트 장치.
  17. 제 14항에 있어서,
    상기 호스트 메인 메모리와 호스트 메모리 버퍼는 하나의 휘발성 메모리 장치에 집적된, 호스트 장치.
  18. 제 14항에 있어서,
    상기 기준 값은 제1 기준 값이고,
    상기 호스트 프로세서는, 상기 리드 커맨드에 대응되는 메모리 블록의 소거 횟수가 상기 제1 기준 값보다 큰 제2 기준 값 이상인 것에 응답하여 상기 스토리지 장치로부터 상기 리드 커맨드가 페일되었음을 나타내는 정보를 수신하는 호스트 장치.
  19. 제 14항에 있어서, 상기 호스트 프로세서는,
    상기 쓰기 커맨드와 함께 상기 호스트 메인 메모리에 저장된 상기 데이터의 논리 어드레스 및 상기 데이터를 함께 상기 스토리지 장치에 제공하는 호스트 장치.
KR1020220097030A 2022-08-04 2022-08-04 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법 KR20240019429A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220097030A KR20240019429A (ko) 2022-08-04 2022-08-04 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법
US18/081,585 US20240045590A1 (en) 2022-08-04 2022-12-14 Storage device, electronic device including the same, and operating method thereof
CN202310178337.0A CN117519577A (zh) 2022-08-04 2023-02-28 存储装置、包括存储装置的电子装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220097030A KR20240019429A (ko) 2022-08-04 2022-08-04 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20240019429A true KR20240019429A (ko) 2024-02-14

Family

ID=89765128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220097030A KR20240019429A (ko) 2022-08-04 2022-08-04 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법

Country Status (3)

Country Link
US (1) US20240045590A1 (ko)
KR (1) KR20240019429A (ko)
CN (1) CN117519577A (ko)

Also Published As

Publication number Publication date
CN117519577A (zh) 2024-02-06
US20240045590A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US11461226B2 (en) Storage device including memory controller
US11861359B2 (en) Storage device and method of operating the same
US20230418485A1 (en) Host device, storage device, and electronic device
US11520519B2 (en) Storage device and method of operating the same
US11960733B2 (en) Memory controller and method of operating the same
US11775211B2 (en) Memory controller and method of operating the same
US11625178B2 (en) Storage device and method of operating the same
US11922048B2 (en) Memory controller managing map data and operating method thereof
US11436148B2 (en) Memory controller and method of operating the same
KR20230037240A (ko) 호스트 장치, 메모리 컨트롤러 및 이를 포함하는 컴퓨팅 시스템
KR20240019429A (ko) 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법
US20240045806A1 (en) Storage device, electronic device including the same, and operating method thereof
US20220391133A1 (en) Memory controller and memory system including the same
US11914891B2 (en) Storage device and operating method thereof
US12007887B2 (en) Method and system for garbage collection
US20230103797A1 (en) Memory controller and method of operating the same
US20240094945A1 (en) Memory controller and memory system including the same
US20220382673A1 (en) Storage device and method of operating the same
KR20230136488A (ko) 스토리지 장치 및 그 동작 방법
KR20230011214A (ko) 스토리지 장치 및 이의 동작 방법
KR20230166612A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20230168908A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20220169397A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20220067386A (ko) 스토리지 장치 및 그 동작 방법