CN106971754B - 非易失性存储器设备、包括其的存储装置和操作其的方法 - Google Patents

非易失性存储器设备、包括其的存储装置和操作其的方法 Download PDF

Info

Publication number
CN106971754B
CN106971754B CN201610951508.9A CN201610951508A CN106971754B CN 106971754 B CN106971754 B CN 106971754B CN 201610951508 A CN201610951508 A CN 201610951508A CN 106971754 B CN106971754 B CN 106971754B
Authority
CN
China
Prior art keywords
memory
erase
voltage
memory block
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610951508.9A
Other languages
English (en)
Other versions
CN106971754A (zh
Inventor
沈烔敎
朴商秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106971754A publication Critical patent/CN106971754A/zh
Application granted granted Critical
Publication of CN106971754B publication Critical patent/CN106971754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种非易失性存储器设备可以包括存储单元阵列、地址译码器电路、页面缓冲器电路以及控制逻辑电路。擦除操作包括迭代地执行擦除循环，该擦除循环包括：擦除部分，在其中擦除电压被施加到所选择的存储器块的存储单元；以及擦除验证部分，在其中使用擦除验证电压来验证所选择的存储器块的存储单元。如果在擦除验证部分中所选择的存储器块的存储单元被确定为擦除通过，则控制逻辑电路可监视所选择的存储器块的存储单元。如果所监视的结果指示所选择的存储器块的存储单元处于异常状态，则控制逻辑电路向所选择的存储器块的存储单元施加额外的擦除电压。

Description

非易失性存储器设备、包括其的存储装置和操作其的方法
对相关申请的交叉引用
本申请要求于2015年11月2日向韩国知识产权局提交的第10-2015-0153267号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全文并入于此。
技术领域
本公开的实施例涉及一种半导体设备，并且更具体地，涉及一种非易失性存储器设备、包括该非易失性存储器设备的存储装置以及操作该非易失性存储器设备的方法。
背景技术
存储装置指的是在诸如计算机、智能电话或智能平板设备的主机设备的控制下存储数据的设备。存储装置包括：在磁盘上存储数据的设备，诸如硬盘驱动(HDD)；或者在例如非易失性存储器的半导体存储器上存储数据的设备，诸如固态驱动(SSD)或存储卡。
非易失性存储器可以包括，例如，只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)或铁电性RAM(FRAM)。
随着半导体制造技术的发展，非易失性存储器设备与存储装置的整合程度和容量继续增加。随着非易失性存储器设备与存储装置被高度整合，其制造成本降低。然而，非易失性存储器设备与存储装置的高度整合导致其尺寸缩减以及结构改变，并且因此，新近地出现各种问题。这样的问题导致在存储装置中所存储的数据的损坏，从而降低存储装置的可靠性。需要能够提高非易失性存储器设备和存储装置的可靠性的方法和设备。
发明内容
本公开的实施例提供了一种非易失性存储器设备、包括非易失性存储器设备的存储装置以及操作非易失性存储器设备的方法。
本公开的实施例的一个方面旨在提供一种非易失性存储器设备。该非易失性存储器设备可以包括：多个存储器块，该多个存储器块中的每个包括多个存储单元；地址译码器电路，通过字线连接到存储单元；页面缓冲器电路，通过位线连接到存储单元阵列；以及控制逻辑电路，被配置为控制从存储器块中所选择的存储器块中的存储单元的擦除操作。擦除操作可以包括迭代地执行擦除循环，该擦除循环包括：擦除部分，在其中擦除电压被施加到所选择的存储器块的存储单元；以及擦除验证部分，在其中使用擦除验证电压来验证所选择的存储器块的存储单元。如果在擦除验证部分中所选择的存储器块的存储单元被确定为擦除通过，则控制逻辑电路可以被配置为监视所选择的存储器块的存储单元。如果所监视的结果指示所选择的存储器块的存储单元处于异常状态，则控制逻辑电路可以被配置为向所选择的存储器块的存储单元施加额外的擦除电压。
本公开的实施例的另一个方面旨在提供一种存储装置。该存储装置可以包括：非易失性存储器设备，包含多个存储器块，该多个存储器块中的每个包括多个存储单元；以及控制器，被配置为向非易失性存储器设备传递对于非易失性存储器设备的所选择的存储器块的擦除命令。非易失性存储器设备可以被配置为响应于擦除命令来对所选择的存储器块的存储单元执行擦除命令。擦除操作可以包括迭代地执行擦除循环，该擦除循环包括：擦除部分，在其中擦除电压被施加到所选择的存储器块的存储单元；以及擦除验证部分，在其中使用擦除验证电压来验证所选择的存储器块的存储单元。如果在擦除验证部分中所选择的存储器块的存储单元被确定为擦除通过，则非易失性存储器设备可以被配置为监视所选择的存储器块的存储单元。如果所监视的结果指示所选择的存储器块的存储单元处于异常状态，则非易失性存储器设备可以被配置为向所选择的存储器块的存储单元施加额外的擦除电压。
本公开的实施例的又一个方面旨在提供一种用于操作非易失性存储器设备的方法，该非易失性存储器设备包括多个存储器块，该多个存储器块中的每个包括多个存储单元。该方法可以包括：通过向多个存储器块中的第一存储器块的存储单元施加擦除电压来执行擦除操作；在执行擦除操作之后，使用第一读取电压来对第一存储器块的存储单元执行第一读取操作；基于第一读取操作的结果来对开启单元和关闭单元的数量进行计数；使用小于第一读取电压的第二读取电压来对第一存储器块的存储单元执行第二读取操作；以及基于第二读取操作的结果通过向第一存储器块的存储单元施加额外的擦除电压来执行额外的擦除操作。
附图说明
参考附图、根据下面的描述，以上的和其他的目的和特征将变得明显，其中，除非另外地指明，否则贯穿各个附图，相同的附图标记指代相同的部件，并且在附图中：
图1是图示出根据示例实施例的非易失性存储器设备的框图；
图2是图示出根据示例实施例的存储器块的电路图；
图3是图示出其中在对存储器块的存储单元进行编程和擦除时改变存储单元的阈值电压的示例的曲线图；
图4是图示出在执行擦除操作的状态下、存储器块的阈值电压分布之间的差异的示例的曲线图；
图5是图示出当关于图4中的第一存储器块的存储单元和第二存储器块的存储单元实施编程操作时的阈值电压的图；
图6是图示出根据示例实施例的非易失性存储器设备的操作方法的流程图；
图7是图示出根据示例实施例的用于监视被擦除的存储单元的方法的流程图；
图8是图示出根据示例实施例的在其中基于监视读取结果对关闭单元进行计数的示例的图；
图9是图示出根据示例实施例的在其中基于监视读取结果对开启单元进行计数的示例的图；
图10是图示出根据示例实施例的在其中执行擦除操作、监视读取操作以及额外的擦除电压的施加的过程的定时图；
图11是图示出根据示例实施例的应用图6的操作方法的流程图；
图12是图示出根据图11的应用的在其中执行擦除操作、监视读取操作以及额外的擦除电压的施加的过程的定时图；
图13是图示出根据示例实施例的在其中非易失性存储器设备管理异常信息的方法的流程图；
图14是图示出根据示例实施例的在其中非易失性存储器设备删除异常信息的方法的流程图；
图15是图示出根据示例实施例的在其中非易失性存储器设备管理异常信息的方法的流程图；
图16是图示出根据示例实施例的存储装置的框图；
图17是图示出根据示例实施例的存储装置的操作方法的流程图；
图18是图示出根据示例实施例的在其中存储装置基于环境条件控制监视读取操作的方法的流程图；
图19是图示出根据特定实施例的控制器的框图；以及
图20是图示出根据特定实施例的计算设备1000的框图。
具体实施方式
图1是图示出根据示例实施例的非易失性存储器110的框图。参考图1，非易失性存储器110可以包括存储单元阵列111、行译码器电路113、页面缓冲器电路115、数据输入/输出电路117以及控制逻辑电路119。
存储单元阵列111可以包括多个存储器块BLK1至BLKz。每个存储器块可以包括多个存储单元。每个存储器块可以通过至少一个串选择线SSL连接到行译码器电路113、多个字线WL以及至少一个串选择线SSL。存储器块BLK1至BLKz中的每个可以通过多个位线BL连接到页面缓冲器电路115。存储器块BLK1至BLKz可以公共地连接到多个位线BL。存储器块BLK1至BLKz中的存储单元可以具有相同的结构。
在实施例中，存储器块BLK1至BLKz中的每个可以是擦除操作的单位。存储单元阵列111中的存储单元可以按存储器块擦除。属于一存储器块的存储单元可以同时被擦除。在另一个实施例中，每个存储器块可以被分割为多个子块。可以按多个子块中的子块来进行擦除。
在实施例中，多存储器块BLK1至BLKz中的每个可以包括通过块地址来区分的物理存储空间。字线WL中的每个可以与通过行地址来区分的物理存储空间相对应。位线BL中的每个可以与通过列地址来区分的物理存储空间相对应。
行译码器113可以通过多个接地选择线GSL、多个字线WL以及多个串选择线SSL连接到存储单元阵列111。行译码器113可以根据控制逻辑电路119的控制来进行操作。行译码器113可以对通过输入/输出信道从控制器所接收到的地址进行译码，并且可以基于译码的地址来切换要被施加到串选择线SSL、字线WL以及接地选择线GSL的电压。
例如，在编程操作期间，列译码器电路113可以向通过地址所选择的存储器块中被选择的字线施加编程电压，并且向所选择的存储器块中未被选择的字线施加通过(pass)电压。在读取操作期间，行译码器电路113可以向所选择的存储器块中被选择的字线施加选择读取电压，并且向未被选择的字线施加未选择读取电压。在擦除操作期间，行译码器电路113可以向所选择的存储器块中的字线施加擦除电压(例如，接地电压、其电平与接地电压的电平相似的正电压或负电压)。
页面缓冲器电路115可以通过位线BL连接到存储单元阵列111。页面缓冲器电路115可以通过多个数据线DL连接到数据输入/输出电路117。页面缓冲器电路115可以在控制逻辑电路119的控制下进行操作。
在编程操作期间，页面缓冲器电路115可以存储将要被编程到存储单元中的数据。页面缓冲器115可以基于所存储的数据向位线BL施加电压。例如，页面缓冲器115可以充当写入驱动器。在读取操作期间，页面缓冲器电路115可以感测位线BL上的电压并且可以存储所感测的结果。例如，页面缓冲器电路115可以充当感测放大器。
数据输入/输出电路117可以通过数据线DL连接到页面缓冲器115。数据输入/输出电路可以将通过页面缓冲器电路115所读取的数据通过输入/输出信道输出到控制器，并且可以将通过输入/输出信道从控制器所接收到的数据传递到页面缓冲器电路115。
通过/失败检查电路PFC可以从页面缓冲器电路115接收验证操作的结果。通过/失败检查电路PFC可以基于验证读取操作的结果来确定通过或失败。例如，在编程验证读取操作期间，通过/失败检查电路PFC可以对开启单元(on-cell)的数量(即，被开启的单元的数量)进行计数。当开启单元的数量小于或等于阈值(或参考值)时，通过/失败检查电路PFC可以确定编程通过。在下文中，各个事件的阈值可以彼此相同或不同。当开启单元的数量大于第一阈值时，PFC可以确定编程失败。例如，当执行擦除验证读取操作时，通过/失败检查电路PFC可以对关闭单元(off-cell)的数量(即，被关闭的单元的数量)进行计数。当关闭单元的数量小于或等于第二阈值时，通过/失败检查电路PFC可以确定擦除通过。当关闭单元的数量大于第二阈值时，通过/失败检查电路PFC可以确定擦除失败。通过/失败检查电路PFC可以向控制逻辑电路119输出通过或失败信息。在实施例中，关闭单元可以与逻辑0相对应，并且开启单元可以与逻辑1相对应。在另一个实施例中，关闭单元可以与逻辑1相对应，并且开启单元可以与逻辑0相对应。
控制逻辑电路119可以通过输入/输出信道从控制器接收命令，并且可以通过控制信道从其接收控制信号。控制逻辑电路119可以响应于控制信号通过输入/输出信道接收命令，可以向行译码器电路113传送通过输入/输出信道所接收到的地址，以及可以向输入/输出电路117传送通过输入/输出信道所接收到的数据。控制逻辑电路119可以对所接收到的命令进行译码，并且可以基于译码后的命令来控制非易失性存储器设备110。
控制逻辑电路119可以基于来自通过/失败检查电路PFC的通过或失败信息来控制编程操作或擦除操作。
控制逻辑电路119可以包括擦除控制器EC。擦除控制器EC可以被配置为控制通过从控制器所接收到的地址所选择的存储器块(或子块)的存储单元的擦除操作。此外，擦除控制器EC可以被配置为控制跟随在擦除操作之后的监视读取操作和基于监视读取操作的结果施加额外的擦除电压的操作。以下，为了描述的方便，可以假定擦除控制器EC按存储器块来控制擦除操作。然而，本公开的精神和范围可以不限于此。例如，擦除控制器EC可以按子块来控制擦除操作。以下将参考附图来描述通过擦除控制器EC所控制的操作。
图2是图示出根据示例实施例的存储器块BLKa的电路图。参考图2，存储器块BLKa可以包括多个单元串CS11至CS21以及CS12至CS22。可以沿着行方向和列方向排列多个单元串CS11至CS21以及CS12至CS22，以构成行和列。
例如，沿着行方向所排列的单元串CS11和CS12可以构成第一行，而沿着行方向所排列的单元串CS21和CS22可以构成第二行。沿着列方向所排列的单元串CS11和CS21可以构成第一列，而沿着列方向所排列的单元串CS12和CS22可以构成第二列。
每个单元串可以包含多个单元晶体管。单元晶体管可以包括接地选择晶体管GST、存储单元MC1至MC6以及串选择晶体管SSTa和SSTb。每个单元串中的接地选择晶体管GST、存储单元MC1至MC6以及串选择晶体管SSTa和SSTb可以堆叠在与以下平面(例如，存储器块BLKa的基底上的平面)垂直的高度方向上：在该平面上，沿着行和列来排列单元串CS11至CS21以及CS12至CS22。
每个单元晶体管可以是电荷捕获(charge trap)类型单元晶体管，其阈值电压根据在其绝缘层中所捕获的电荷的量而改变。
最下面的接地选择晶体管GST可以公共地连接到公共源极线CSL。
在第一行中的单元串CS11和CS12的接地选择晶体管GST的控制栅极可以公共地连接到接地选择线GSL1，而在第二行中的单元串CS11和CS22的接地选择晶体管GST的控制栅极可以公共地连接到接地选择线GSL2。即，不同行中的单元串可以连接到不同的接地选择线。
被放置在从基底(或接地选择晶体管GST)起相同高度(或次序)处的存储单元的控制栅极公共地连接到一字线。被放置在不同高度(或次序)处的存储单元的控制栅极连接到不同的字线W1至W6。例如，存储单元MC1可以公共地连接到字线WL1。存储单元MC2可以公共地连接到字线WL2。存储单元MC3可以公共地连接到字线WL3。存储单元MC4可以公共地连接到字线WL4。存储单元MC5可以公共地连接到字线WL5。存储单元MC6可以公共地连接到字线WL6。
不同行中的单元串可以连接到不同的串选择线。具有相同高度(或次序)的并且属于同一行的单元串的串选择晶体管可以连接到相同的串选择线。具有不同高度(或次序)的并且属于同一行的单元串的串选择晶体管可以连接到不同的串选择线。
在实施例中，同一行中的单元串的串选择晶体管可以公共地连接到串选择线。例如，第一行中的单元串CS11和CS12的串选择晶体管SSTa和SSTb可以公共地连接到一串选择线。第二行中的单元串CS21和CS22的串选择晶体管SSTa和SSTb可以公共地连接到一串选择线。
单元串CS11至CS21以及CS12至CS22的列可以分别地连接到不同的位线BL1和BL2。例如，第一列中的单元串CS11和CS21的串选择晶体管SSTb可以共同地连接到位线BL1。第二列中的单元串CS12和CS22的串选择晶体管SSTb可以共同地连接到位线BL2。
单元串CS11和CS12可以构成第一平面。单元串CS21和CS22可以构成第二平面。
如上所述，存储器块BLKa可以设置有三维存储器阵列。3D存储器阵列整体地形成在存储单元MC的阵列的一个或多个物理级中，该存储单元MC具有被布置在硅基底之上的有源区以及与这些存储单元MC的操作相关联的电路。与存储单元MC的操作相关联的电路可以位于这样的基底之上或之内。术语“整体的”意味着阵列的每个级的层(layer)直接地沉积在3D存储器阵列的每个底级(underlying level)的层上。
在本发明构思的实施例中，3D存储器阵列包括垂直NAND串(或单元串)，其被垂直地定向使得至少一个存储单元位于另一个存储单元之上。至少一个存储单元MC可以包括电荷捕获层。每个垂直NAND串还可以包括被放置在存储单元MC之上的至少一个选择晶体管。该至少一个选择晶体管可以具有与存储单元MC相同的结构并且与存储单元MC相同地形成。
通过引用并入于此的下面的专利文献描述了三维存储器阵列的适合的配置，在该配置中，三维存储器阵列被配置为多个级，其中在级之间共享字线和/或位线：美国专利第7,679,133号；第8,553,466号；第8,654,587号；第8,559,235号；以及美国专利公开第2011/0233648号。
图3是图示出其中在对存储器块BLKa的存储单元进行编程和擦除时改变存储单元MC的阈值电压的示例的曲线图。在图3中，横坐标表示存储单元MC的阈值电压，而纵坐标表示存储单元MC的数量。即，图3的曲线图G1和G2示出了存储单元的阈值电压分布。
参考图1至图3，第一曲线图G1可以图示出执行擦除操作ERS时存储单元的阈值电压。第二曲线图G2可以图示出执行编程操作PGM时存储单元的阈值电压。
首先，参考第一曲线图G1，存储单元MC具有擦除状态E。每个具有擦除状态E的存储单元可以通过编程操作PGM来编程。当被编程时，存储单元MC可以具有在第二曲线图G2中所图示出的阈值电压。
编程操作PGM可以包括多个编程循环。每个编程循环可以包括编程部分和编程验证部分。在编程部分中，可以执行下述：通过调整串选择线SSL1a、SSL1b、SSL2a以及SSL2b的电压来选择要被编程的平面；通过调整位线BL1和BL2的电压来选择要被编程的存储单元的列；以及通过向被选择的字线施加编程电压并且向未被选择的字线施加通过电压来选择要被编程的存储单元的高度。
在编程验证部分中，可以执行下述：编程验证读取以及通过/失败检查。编程验证读取可以包括在下述条件下读取被编程的存储单元：被编程的存储单元与位线BL1和BL2以及公共源极线CSL电连接，并且编程验证电压被分别地施加到被编程的存储单元的控制栅极。通过/失败检查可以包括：基于编程验证读取的结果，确定要被编程为具有高于编程验证电压的阈值电压的存储单元当中的、其每个具有低于编程验证电压的阈值电压的存储单元的数量是否小于或等于阈值。当每个具有低于编程验证电压的阈值电压的存储单元的数量小于或等于阈值时，可以确定编程通过。当每个具有低于编程验证电压的阈值电压的存储单元的数量大于阈值时，可以确定编程失败。阈值可以是0或正整数。
可以根据存储单元要被编程到的目标状态来确定执行编程验证部分的次数。例如，当每存储单元编程3比特数据时，被编程的存储单元可以具有下述八个状态中的一个：如图3中所示的擦除状态E以及第一状态P1至第七状态P7。在编程验证部分期间，可以使用与第一状态P1至第七状态P7相对应的第一编程验证电压VFY1至第七编程验证电压VFY7来验证存储单元MC。例如，当每存储单元编程N比特数据时，可以使用与第一状态至第2N-1状态相对应的第一编程验证电压至第2N-1编程验证电压来验证存储单元。
其目标状态与擦除状态E相对应的存储单元可以被编程禁止。
其每个的目标状态与第一编程状态P1相对应的存储单元MC可以被编程为具有高于第一编程验证电压VFY1的阈值电压。例如，当要被编程为第一编程状态P1的存储单元当中的、其每个具有低于或等于第一验证电压VFY1的存储单元的数量小于或等于第一阈值时，被编程为第一编程状态P1的存储单元可以被确定为编程通过。
其每个的目标状态与第二编程状态P2相对应的存储单元MC可以被编程为具有高于第二编程验证电压VFY2的阈值电压。例如，当要被编程为第二编程状态P2的存储单元当中的、其每个具有低于或等于第二验证电压VFY2的存储单元的数量小于或等于第二阈值时，被编程为第二编程状态P2的存储单元可以被确定为编程通过。
其每个的目标状态与第三编程状态P3相对应的存储单元MC可以被编程为具有高于第三编程验证电压VFY3的阈值电压。例如，当要被编程为第三编程状态P3的存储单元当中的、其每个具有低于或等于第三验证电压VFY3的存储单元的数量小于或等于第三阈值时，被编程为第三编程状态P3的存储单元可以被确定为编程通过。
其每个的目标状态与第四编程状态P4相对应的存储单元MC可以被编程为具有高于第四编程验证电压VFY4的阈值电压。例如，当要被编程为第四编程状态P4的存储单元当中的、其每个具有低于或等于第四验证电压VFY4的存储单元的数量小于或等于第四阈值时，被编程为第四编程状态P4的存储单元可以被确定为编程通过。
其每个的目标状态与第五编程状态P5相对应的存储单元MC可以被编程为具有高于第五编程验证电压VFY5的阈值电压。例如，当要被编程为第五编程状态P5的存储单元当中的、其每个具有低于或等于第五验证电压VFY5的存储单元的数量小于或等于第五阈值时，被编程为第五编程状态P5的存储单元可以被确定为编程通过。
其每个的目标状态与第六编程状态P6相对应的存储单元MC可以被编程为具有高于第六编程验证电压VFY6的阈值电压。例如，当要被编程为第六编程状态P6的存储单元当中的、其每个具有低于或等于第六验证电压VFY6的存储单元的数量小于或等于第六阈值时，被编程为第六编程状态P6的存储单元可以被确定为编程通过。
其每个的目标状态与第七编程状态P7相对应的存储单元MC可以被编程为具有高于第七编程验证电压VFY7的阈值电压。例如，当要被编程为第七编程状态P7的存储单元当中的、其每个具有低于或等于第七验证电压VFY7的存储单元的数量小于或等于第七阈值时，被编程为第七编程状态P7的存储单元可以被确定为编程通过。
第一阈值至第七阈值中的每个可以是0或正整数。
当目标指向第一编程状态P1至第七编程状态P7的存储单元编程通过时，可以结束编程操作。当目标指向第一编程状态P1至第七编程状态P7中的至少一个的存储单元编程失败时，可以进行下一个编程循环。在下一个编程循环中，可以提高编程电压的电平。
当被擦除时，存储单元MC可以具有在第一曲线图G1中所图示出的阈值电压。擦除操作ERS可以包括多个擦除循环。每个擦除循环可以包括擦除部分和擦除验证部分。在擦除部分中，可以执行下述：向存储单元MC的控制栅极施加接地电压或其电平与接地电压的电平相似的正的或负的低电压，以及向存储单元MC的沟道施加擦除电压。
在擦除验证部分中，可以执行下述：擦除验证读取以及通过/失败检查。擦除验证读取可以包括在下述条件下读取被擦除的存储单元：被擦除的存储单元与位线BL1和BL2以及公共源极线CSL电连接，并且擦除验证电压VFYE被分别地施加到被擦除的存储单元的控制栅极。通过/失败检查可以包括基于擦除验证读取操作的结果，来确定每个具有高于擦除验证电压VFYE的存储单元的数量是否小于或等于阈值。当每个具有高于擦除验证电压VFYE的阈值电压的存储单元的数量小于或等于阈值时，可以确定擦除通过。当每个具有高于擦除验证电压VFYE的阈值电压的存储单元的数量大于值时，可以确定擦除失败。阈值可以是0或正整数。
在图3的第二曲线图G2中，本公开的实施例被例示为擦除状态E以及第一编程状态P1至第七编程状态P7中的每个的阈值电压分布范围与邻近状态的阈值电压分布范围重叠。阈值电压分布范围可能由于存储单元的特性变化而重叠，并且可以通过可校正范围内的错误检测和校正方案来控制(或补偿/校正)。
如参考图1和图2所描述地，可以以存储块为单位来执行擦除操作。观察到，在具有如图2所图示的三维结构的存储器块之间存在特性变化。存储器块之间的特性变化可以导致执行擦除操作的存储器块的阈值电压分布之间的差异。
图4是图示出在执行擦除操作的存储器块的阈值电压分布之间的差异的示例的曲线图。在图4中，横坐标表示存储单元MC的阈值电压，而纵坐标表示存储单元MC的数量。
参考图1、图2以及图4，实线可以指示第一存储器块BLK1中的存储单元的阈值电压，而虚线可以指示第二存储器块BLK2中的存储单元的阈值电压。
在擦除操作期间，可以使用擦除验证电压VFYE来验证第一存储器块BLK1的存储单元和第二存储器块BLK2的存储单元。然而，尽管使用相同的擦除验证电压VFYE来擦除第一存储器块BLK1和第二存储器块BLK2的存储单元，但是第一存储器块BLK1中的存储单元的阈值电压的分布等级(level)可能与第二存储器块BLK2中的存储单元的阈值电压的分布等级不同。
例如，第一存储器块BLK1中的存储单元的阈值电压分布的宽度可以宽于第二存储器块BLK2中的存储单元的阈值电压分布的宽度。在实施例中，第一存储器块BLK1中的存储单元可以是比第二存储器块BLK2中的存储单元更快地被擦除的快速单元。
图5是图示出当关于图4中的第一存储器块BLK1的存储单元和第二存储器块BLK2的存储单元实施编程操作时的阈值电压的图。在图5中，横坐标表示存储单元MC的阈值电压，而纵坐标表示存储单元MC的数量。
在图5中，图示出了第一存储器块BLK1或第二存储器BLK2的存储单元当中的、要被编程为第一编程状态P1的存储单元的阈值电压分布。
在擦除状态E的存储单元的阈值电压分布具有第一存储器块BLK1中的存储单元的阈值电压分布的形状的情况下，擦除状态E的存储单元和第一编程状态P1的存储单元可以一起分布在重叠区域中，例如，第一区域A1。例如，在执行编程操作之后，擦除状态E和第一编程状态P1的存储单元可以具有与第一区域A1相对应的错误。
在擦除状态E的存储单元的阈值电压分布具有第二存储器块BLK2中的存储单元的阈值电压分布的形状的情况下，擦除状态E的存储单元和第一编程状态P1的存储单元可以一起分布在第一区域A1和第二区域A2中。例如，在执行编程操作之后，擦除状态E和第一编程状态P1的存储单元可以具有与第一区域A1和第二区域A2相对应的错误。
如上所述，在擦除状态E的存储单元的阈值电压分布被形成为第二存储器块BLK2中的存储单元的阈值电压分布的情况下，在执行编程操作之后，错误的数量显著地增加。为了防止上述问题，根据本公开的实施例的错误控制器EC可以在执行擦除操作之后执行监视读取操作。监视读取操作可以被执行为监视被擦除的存储单元是否具有诸如第二存储器块BLK2中的存储单元的阈值电压分布的形状的阈值电压分布的形状。擦除控制器EC可以基于监视读取操作的结果来确定是否施加额外的擦除电压。
图6是图示出根据示例实施例的非易失性存储器设备110的操作方法的流程图。参考图1、图2以及图6，在步骤S110中，非易失性存储器设备110可以向所选择的存储器块(例如，BLKa)的存储单元施加擦除电压。例如，擦除电压可以在控制逻辑电路119的控制下被施加到所选择的存储器块中的存储单元的主体(body)上。步骤S110可以与擦除循环的擦除部分相对应。
在步骤S120中，可以使用擦除验证电压VFYE对于被擦除的存储单元执行验证读取。验证读取的结果可以被传递到通过/失败检查电路PFC。
在步骤S130中，通过/失败检查电路PFC可以例如对关闭单元的数量进行计数。在步骤S140中，通过/失败检查电路PFC可以确定计数结果是否指示擦除通过。例如，如果关闭单元的数量小于或等于阈值，则通过/失败检查电路PFC可以确定擦除通过。如果关闭单元的数量大于阈值，则通过/失败检查电路PFC可以确定擦除失败。
如果确定擦除失败，则在步骤S150中，控制逻辑电路119可以提高擦除电压。之后，过程可以进行到步骤S110。如果确定擦除通过，则过程可以进行到步骤S160。
步骤S110至步骤S140可以构成擦除循环EL。步骤S110可以与擦除循环EL的擦除部分相对应，并且步骤S120至步骤S140可以与其擦除验证部分相对应。步骤S120可以与擦除验证部分的验证读取相对应，而步骤S130至S140可以与擦除验证部分的通过/失败检查相对应。
在确定擦除通过之后，在步骤S160中，控制逻辑电路119可以监视对其执行了擦除操作的存储单元(在下文中被称为“被擦除的存储单元”)。例如，控制逻辑电路119可以监视被擦除的存储单元的阈值电压分布与图4和图5中所图示的第二存储器块BLK2的存储单元的阈值电压分布就形状而言是否相似。在被擦除的存储单元的阈值电压分布与图4和图5中所图示的第二存储器块BLK2的存储单元的阈值电压分布就形状而言相似的情况下，控制逻辑电路119可以将被擦除的存储单元确定为处于异常状态。在被擦除的存储单元的阈值电压分布与图4和图5中所图示的第一存储器块BLK1的存储单元的阈值电压分布就形状而言相似的情况下，控制逻辑电路119可以确定被擦除的存储单元处于正常状态。
如果在步骤S170中被擦除的存储单元被确定为处于正常状态，则可以不执行额外的操作。如果被擦除的存储单元被确定为处于异常状态，则控制逻辑电路119可以向被擦除的存储单元施加额外的擦除电压。例如，在控制逻辑电路119的控制下，接地电压或者其电平与接地电压的电平相似的负的或正的低电压可以被施加到被擦除的存储单元的控制栅极，并且额外的擦除电压可以被施加到被擦除的存储单元的沟道。例如，额外的擦除电压的电平可以与最后一个(或最近的)擦除循环的擦除电压的电平相同、更低或更高。在实施例中，在额外的擦除电压被施加之后，控制逻辑电路119可以结束与擦除操作相关联的所有操作(或处理)，而不执行以下操作(或处理)，诸如验证读取或通过/失败检查。
图7是图示出根据示例实施例的用于监视被擦除的存储单元的方法的流程图。参考图1、图2以及图7，在步骤S210中，控制逻辑电路119可以控制行译码器113和页面缓冲器电路115，以便使用监视电压VFYM来执行监视读取操作。例如，行译码器113可以向字线WL1至WL6中的至少一个所选择的字线施加监视电压VFYM。页面缓冲器115可以分别地向位线BL1和BL2施加电源电压。存储单元MC当中的、其每个具有低于监视电压VFYM的阈值电压的存储单元可以被开启。存储单元MC当中的、其每个具有高于或等于监视电压VFYM的阈值电压的存储单元可以被关闭。
当连接到一个位线的存储单元中的至少一个被关闭时，页面缓冲器电路115可以存储与位线相关联的关闭单元信息。当连接到一个位线的所有存储单元被开启时，页面缓冲器电路115可以存储与位线相关联的开启单元信息。页面缓冲器电路115可以向通过/失败检查电路PFC提供包括关闭单元信息和开启单元信息的监视读取结果。
在步骤S220中，通过/失败电路PFC可以对关闭单元(或开启单元)的数量进行计数。
在实施例中，步骤S210和步骤S220可以按照特定的频率来重复。例如，可以选择存储器块BLKa中的存储单元当中的第一组存储单元，并且可以对于在这样所选择的第一组中的存储单元来执行步骤S210和步骤S220。可以选择存储器块BLKa中的存储单元当中的第二组存储单元，并且可以对于在这样所选择的第二组中的存储单元来执行步骤S210和步骤S220。通过/失败检查电路PFC可以在按照特定的频率重复步骤S210和S220的同时累积关闭单元(或开启单元)的数量。
在实施例中，每个组可以包括平面(或平面的一部分)中的存储单元、列中的存储单元、具有一高度的存储单元或者在物理页面中的存储单元。
在步骤S230中，通过/失败检查电路PFC可以确定计数值是否小于第一阈值TH1(或大于第二阈值TH2)。例如，当对关闭单元进行计数时，通过/失败检查电路PFC可以确定计数值是否小于第一阈值TH1。当对开启单元进行计数时，通过/失败检查电路PFC可以确定计数值是否大于第二阈值TH2。例如，第二阈值TH2可以与第一阈值TH1相同或不同。
如果计数值小于第一阈值TH1(或大于第二阈值TH2)，则在步骤S240中，被擦除的存储单元可以被确定为处于正常状态。如果计数值不小于第一阈值TH1(或不大于第二阈值TH2)，则在步骤S250中，被擦除的存储单元可以被确定为处于异常状态。
图8是图示出根据示例实施例的在其中基于监视读取结果对关闭单元进行计数的示例的图。除了进一步图示出了监视电压VFYM、第三区域A3以及第四区域A4外，图8可以与图4相同，并且因此省略重复的描述。
参考图2、图7以及图8，监视电压VFYM(例如，VFYM1)可以低于擦除验证电压VFYE。例如，监视电压VFYM1可以是与第一存储器块BLK1相对应的阈值电压分布的中点值。当使用监视电压VFYM1执行读取操作时，在与第一存储器块BLK1相对应的阈值电压分布中的存储单元当中的、属于第三区域A3的存储单元可以被确定为关闭单元。在与第二存储器块BLK2相对应的阈值电压分布中的存储单元当中的、属于第三区域A3和第四区域A4的存储单元可以被确定为关闭单元。因此，当第一阈值电压TH1被确定为与第三区域A3相对应的存储单元的数量和与第三区域A3及第四区域A4相对应的存储单元的数量之间的值时，可以通过监视读取操作来确定擦除状态E的存储单元的阈值电压分布是正常还是异常。例如，可以确定在第三区域A3中具有第一数量的存储单元的存储器块(例如，第一存储器块BLK1)处于正常状态，而在第三区域A3和第四区域A4中具有大于第一数量的存储单元的第二数量的存储单元的存储器块(例如，存储器块BLK2)处于异常状态。
图9是图示出在其中基于监视读取结果对开启单元进行计数的示例的图。除了进一步图示出了监视电压VFYM2、第五区域A5以及第六区域A6外，图9可以与图6相同，并且因此省略重复的描述。
参考图2、图7以及图9，监视电压VFYM(例如，VFYM2)可以低于擦除验证电压VFYE。例如，监视电压VFYM2可以是与第一存储器块BLK1相对应的阈值电压分布的中点值。当使用监视电压VFYM2执行读取操作时，在与第一存储器块BLK1相对应的阈值电压分布中的存储单元当中的、属于第五区域A5和第六区域A6的存储单元可以被确定为开启单元。在与第二存储器块BLK2相对应的阈值电压分布中的存储单元当中的、属于第六区域A6的存储单元可以被确定为开启单元。因此，当第二阈值电压TH2被确定为与第六区域A6相对应的存储单元的数量和与第五区域A5及第六区域A6相对应的存储单元的数量之间的值时，可以通过监视读取操作来确定擦除状态E的存储单元的阈值电压分布是正常还是异常。例如，可以确定在第五区域A5和第六区域A6中具有第三数量的存储单元的存储器块(例如，第一存储器块BLK1)处于正常状态，而在第六区域A6中具有小于第三数量的存储单元的第第四数量的存储单元的存储器块(例如，存储器块BLK2)处于异常状态。
图10是图示出根据示例实施例的在其中执行擦除操作、监视读取操作以及额外的擦除电压的施加的过程的定时图。在图10中，横坐标表示时间T，而纵坐标表示被施加到存储单元的电压V。在图10的底部图示出了关于被施加到存储单元的电压所执行的操作。
参考图1、图2和图10，每个擦除循环可以包括擦除部分和擦除验证部分。在擦除部分中，擦除电压VERS可以被施加到存储单元。在擦除验证部分中，可以执行下述：擦除验证读取和通过/失败检查。在擦除验证读取期间，擦除验证电压VFYE可以被施加到存储单元。在通过/失败检查期间，可以根据擦除验证读取的结果来对关闭单元的数量进行计数，并且可以根据计数值来确定擦除通过或擦除失败。
当通过/失败检查操作的结果指示擦除失败时，可以执行下一个擦除循环。当执行下一个擦除循环时，可以提高擦除电压VERS。
当通过/失败检查操作的结果指示擦除通过时，可以执行监视操作。监视操作可以包括监视读取操作和监视检查操作。在监视读取操作期间，监视电压VFYM可以被施加到存储单元。在监视检查操作期间，可以根据监视读取操作的结果来对关闭单元(或开启单元)的数量进行计数，并且可以根据计数结果(即，计数值)来确定存储单元的阈值电压分布是正常还是异常。
如果监视读取操作的结果指示存储单元的阈值电压分布异常，则可以将额外的擦除电压VERS’施加到存储单元。例如，额外的擦除电压VERS’可以被施加到作为擦除目标的存储器块中的存储单元中的所有的主体。额外的擦除电压的电平可以与最后一个(或最近的)擦除循环的擦除电压的电平相同、更低或更高。
如果监视读取操作的结果指示存储单元的阈值电压分布正常，则可以结束与擦除操作相关联的处理。
图11是图示出根据示例实施例的应用图6的操作方法的流程图；参考图1、图2以及图11，在步骤S310中，擦除电压可以被施加到存储单元。在步骤S320中，可以使用擦除验证电压VFYE来执行验证读取操作。步骤S310和S320的操作可以与步骤S110和步骤S120的操作相似。
在步骤S330中，当通过/失败检查电路PFC基于验证读取操作的结果来对关闭单元的数量进行计数时，控制逻辑电路119可以控制列译码器电路113和页面缓冲器电路115，以便使用监视电压VFYM来执行监视读取操作。可以以与步骤S130的操作相似的方式来执行在其中对关闭单元进行计数的步骤S330的操作。可以以与步骤S210的操作相似的方式来执行在其中执行监视读取操作的步骤S330的操作。在示例实施例中，当通过/失败检查电路PFC基于验证读取操作的结果来对关闭单元的数量进行计数时，控制逻辑电路119可以使用监视电压VFYM来执行监视读取操作。
在步骤S340中，可以根据对关闭单元进行计数的结果来确定擦除通过或擦除失败。如果确定擦除失败，则过程可以进行到步骤S350，在步骤S350中，提高擦除电压。之后，过程可以进行到步骤S310。如果确定擦除失败，则可以忽略监视读取操作的结果，并且可以重置页面缓冲器电路115。如果确定擦除通过，则过程可以进行到步骤S360。步骤S340和S350的操作可以与步骤S140和S150的操作相似。
如果确定擦除通过，则通过/失败检查电路PFC可以从页面缓冲器电路115接收监视读取操作的结果。在步骤S360中，通过/失败检查电路PFC可以对关闭单元(或开启单元)的数量进行计数。在步骤S370中，通过/失败检查电路PFC可以确定计数结果(例如，计数值)是否小于第一阈值TH1(或大于第二阈值TH2)。如果计数值小于第一阈值TH1(或大于第二阈值TH2)，则在步骤S380中，通过/失败检查电路PFC可以将阈值电压分布确定为处于正常状态。如果计数值不小于第一阈值TH1(或不大于第二阈值TH2)，则在步骤S390中，通过/失败检查电路PFC可以将阈值电压分布确定为异常状态。步骤S360至步骤S390的操作可以与步骤S220至S250的操作相似。
图12是图示出根据图11的应用的在其中执行擦除操作、监视读取操作以及额外的擦除电压的施加的过程的定时图。在图12中，横坐标表示时间T，而纵坐标表示被施加到存储单元的电压V。在图12的底部图示出了关于被施加到存储单元的电压所执行的操作。
参考图1、图2和图12，每个擦除循环可以包括擦除部分和擦除验证部分。在擦除部分中，擦除电压VERS可以被施加到存储单元。在擦除验证部分中，可以执行下述：擦除验证读取和通过/失败检查。在验证读取期间，擦除验证电压VFYE可以被施加到存储单元。在通过/失败检查期间，可以根据擦除验证读取的结果来对关闭单元的数量进行计数，并且可以根据计数值来确定擦除通过或擦除失败。
可以与通过/失败检查并行地执行使用监视电压VFYM进行的监视读取操作。在实施例中，监视读取操作可以被包括为擦除循环的一部分。
当通过/失败检查操作的结果指示擦除失败时，可以执行下一个擦除循环。当执行下一个擦除循环时，可以提高擦除电压VERS。此外，可以忽略使用监视电压VFYM进行的监视读取操作的结果。
当通过/失败检查操作的结果指示擦除通过时，可以执行监视检查操作。在监视检查操作期间，可以根据监视读取操作的结果来对关闭单元(开启单元)的数量进行计数，并且可以根据计数结果(即，计数值)来确定存储单元的阈值电压分布是正常还是异常。
如果监视检查操作的结果指示存储单元的阈值电压分布异常，则额外的擦除电压VERS’可以被施加到存储单元。例如，额外的擦除电压VERS’可以被施加到作为擦除目标的存储块中的存储单元的沟道。额外的擦除电压的电平可以与最后一个擦除循环的擦除电压的电平相同、更低或更高。
如果监视检查操作的结果指示存储单元的阈值电压分布正常，则可以结束与擦除操作相关联的处理，而不向存储单元施加额外的擦除电压。
图12的定时图与图10的定时图的不同之处可以在于：在执行通过/失败检查的同时执行监视读取操作。因为彼此并行地执行监视读取操作和通过/失败检查操作，所以可以不延迟擦除循环。此外，当确定擦除通过时，过程可以直接进行到监视检查操作，而不需要单独地执行监视读取操作。这可以使得能够减少确定是否施加额外的擦除电压VERS’所花费的时间。
图13是图示出根据示例实施例的在其中非易失性存储器设备110管理异常信息的方法的流程图。参考图1、图2以及图13，在步骤S410中，非易失性存储器设备110可以对于所选择的存储器块的存储单元执行擦除操作。
在步骤S420中，非易失性存储器110可以确定所选择的存储器块是处于正常状态还是处于异常状态。例如，可以在参考图6、图7以及图11所描述的监视检查操作结束之后，执行步骤S420。如果所选择的存储器块被确定为处于正常状态，则非易失性存储器设备110可以不执行下面的与异常信息相关联的操作。如果所选择的存储器块被确定为处于异常状态，则可以执行步骤S430。
在步骤S430中，非易失性存储器设备110可以存储指示所选择的存储器块处于异常状态的异常信息。异常信息可以被存储在所选择的存储器块中的存储单元当中、存储空闲信息的空闲存储单元中，存储元信息的源存储器块的存储单元中，或者控制逻辑电路119中的寄存器中。异常信息可以与所选择的存储器块的地址相对应。
在步骤S440中，非易失性存储器设备110可以在与异常状态相关联的存储器块的后面的擦除操作处使用异常信息。例如，非易失性存储器设备110可以基于来自外部设备(例如，控制器)的擦除命令和地址来选择要被擦除的第二存储器块。非易失性存储器设备110可以确定与所选择的第二存储器块相关联的异常信息是被存储在存储单元阵列111中还是被存储在控制逻辑电路119中。如果与所选择的第二存储器块相关联的异常信息被确定为存储在其中，则非易失性存储器设备110可以在对第二存储器块执行擦除操作之后或执行擦除操作的同时不执行监视读取操作。在执行擦除操作之后，非易失性存储器设备110可以向第二存储器块中的存储单元的沟道施加额外的擦除电压，而不执行监视检查操作。
如果与所选择的第二存储器块相关联的异常信息被确定为未存储在其中，则非易失性存储器设备110可以如参考图6至图12所描述地，执行擦除操作以及与擦除操作相关联的处理。这里，与擦除操作相关联的处理可以包括执行监视读取操作、监视检查操作以及基于监视检查操作的结果选择性地施加额外的擦除电压。
图14是图示出根据示例实施例的在其中非易失性存储器设备110删除异常信息的方法的流程图。参考图1、图2以及图14，在步骤S510中，非易失性存储器设备110可以连同初始计数一起存储异常信息。例如，初始计数可以是正整数。对于其他示例，初始计数可以是“1”。
在步骤S520中，非易失性存储器设备110可以响应于外部设备(例如，控制器)的请求，对与异常信息相关联的存储器块执行擦除操作。基于所存储的异常信息，非易失性存储器设备110可以在确定擦除通过之后施加额外的擦除电压。此时，非易失性存储器设备110可以不执行监视读取操作和监视检查操作。
在步骤S530中，非易失性存储器设备110可以从初始计数起减小计数。例如，计数可以降低1。
在步骤S540中，可以基于异常信息来确定执行了擦除操作的存储器块的计数是否为“0”。如果计数不为“0”，则可以以被降低的状态来保存异常信息，而不删除。如果计数为“0”，则在步骤S550中，非易失性存储器设备110可以删除异常信息和计数。
由于在存储器块BLK1至BLKz处所写入的数据的模式以及存储器块BLK1至BLKz当中的物理特性变化，可能出现存储器块BLK1至BLKz之间的特性变化。例如，如果在存储器块BLKa处写入使得特性改变的改变模式的数据之后执行擦除操作，则存储器块BLKa的擦除状态E的阈值电压分布可能从原始状态起改变。例如，第一存储器块BLK1中的存储器单元的阈值电压分布可能改变到第二存储器块BLK2中的存储单元的阈值电压分布。之后，如果按照特定的频率对于存储器块BLKa来重复正常模式的数据的编程操作和擦除操作，则存储器块BLKa的擦除状态E的阈值电压分布可以返回到原始状态。例如，图5中所图示的第二存储器块BLK2中的存储单元的阈值电压分布可以返回到第一存储器块BLK1中的存储单元的阈值电压分布。
因此，如参考图14所描述地，如果当在特定的存储器块被确定为异常之后编程操作和擦除操作被重复了与初始计数一样多次时删除异常信息，则可以防止在恢复特定的存储器块的阈值电压分布之后施加额外的擦除电压。
在实施例中，正常模式可以是具有大于或等于阈值的随机性程度的模式，而改变模式可以是具有小于阈值的随机性程度的模式。
图15是图示出根据示例实施例的在其中非易失性存储器设备110管理异常信息的方法的流程图。参考图1、图2以及图15，在步骤S610中，非易失性存储器设备110可以关于所选择的存储器块执行擦除操作。关于擦除操作，非易失性存储器设备110可以执行监视读取操作、监视检查操作以及基于监视读取操作和监视检查操作的结果选择性地施加额外的擦除电压的操作。
在步骤S620中，非易失性存储器设备110可以确定所选择的存储器块被确定为处于异常状态的事件的数量是否大于第三阈值TH3。例如，非易失性存储器设备110可以将所选择的存储器块被确定为处于异常状态的连续事件的数量或者所选择的存储器块被确定为处于异常状态的不连续事件和/或连续事件的数量与第三阈值TH3进行比较。
如果因此所确定的事件的数量小于或等于第三阈值TH3，则非易失性存储器设备110可以不存储异常信息。如果因此所确定的事件的数量大于第三阈值TH3，则非易失性存储器设备110可以存储与所选择的存储器块相关联的异常信息。
例如，非易失性存储器设备110可以存储异常信息。之后，在参考图14所描述的方法中，非易失性存储器设备110可以删除异常信息。作为另一示例，非易失性存储器设备110可以确定并且管理将成为异常块的所选择的存储器块。例如，对异常块的擦除操作可以伴随施加额外的擦除电压的操作，而不具有监视读取操作和监视检查操作。
图16是图示出根据示例实施例的存储装置100的框图。参考图16，存储装置100可以包括非易失性存储器设备110、控制器120以及随机存取存储器(RAM)130。
非易失性存储器设备110可以在控制器120的控制下执行写入、读取或擦除操作。非易失性存储器设备110可以通过输入/输出信道从控制器120接收命令和地址。非易失性存储器设备110可以与控制器120通过输入/输出信道来交换数据。
非易失性存储器设备110可以包括闪速存储器。然而，本公开的范围和精神可以不限于此。例如，非易失性存储器设备110可以包含至少一个非易失性存储器设备，诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)以及铁电性RAM(FeRAM)。
存储器控制器120可以被配置为访问非易失性存储器设备110。例如，控制器120可以通过输入/输出信道和控制信道来控制非易失性存储器设备110，以便执行写入、读取或擦除操作。
控制器120可以在外部主机设备(未图示出)的控制下来控制非易失性存储器设备110。例如，控制器120可以基于与用于与非易失性存储器设备110的通信的格式不同的格式来与外部主机设备进行通信。控制器120向非易失性存储器设备110传达的数据的单位可以与控制器120向外部主机设备传达的数据的单位不同。
控制器120可以使用RAM 130作为工作存储器、缓冲存储器或高速缓存存储器。控制器120可以在RAM 130处存储管理非易失性存储器设备110所需要的数据或代码。例如，控制器120可以从非易失性存储器设备110读取管理非易失性存储器设备110所需要的数据或代码，并且可以将所读取的数据或代码加载在RAM 130上以用于驱动。
RAM 130可以包括多种随机存取存储器中的至少一个，诸如但不限于，静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SRAM)、PRAM、MRAM、RRAM以及FRAM。
在图16中，本公开的实施例被例示为RAM 130被布置在控制器120外部。然而，本公开的范围和精神可以不限于此。例如，存储装置100可以不包括被布置在控制器120外部的RAM 130。控制器120可以使用内部RAM(参考图9)作为缓冲存储器、工作存储器或高速缓存存储器。
例如，非易失性存储器设备110可以执行监视读取操作、监视检查操作以及施加擦除电压的操作，如参考图1至图15所描述地。如参考图13至图15所描述地，非易失性存储器设备110可以管理异常信息并且可以基于异常信息来确定是否执行监视读取操作和监视检查操作。
在实施例中，控制器120可以包括错误控制器EC。错误控制器EC可以确定是否关于非易失性存储器设备110的擦除操作执行监视读取操作和监视检查操作。非易失性存储器设备110可以确定是否在错误控制器EC的控制下执行监视读取操作和监视检查操作。
在实施例中，控制器120的错误控制器EC可以管理异常信息并且可以基于异常信息来控制非易失性存储器设备110。非易失性存储器设备110可以被配置为向控制器120提供异常信息。
图17是图示出根据示例实施例的存储装置100的操作方法的流程图。参考图16和图17，在步骤S710中，控制器120可以向非易失性存储器设备110传递第一类型的擦除命令。在步骤S720中，非易失性存储器设备110可以响应于第一类型的擦除命令来执行擦除操作连同监视读取操作。当在擦除操作处确定擦除通过之后，非易失性存储器设备110可以执行监视读取操作、监视检查操作以及基于监视读取操作和监视检查操作的结果来选择性地施加额外的擦除电压的操作。
如果在步骤S720中监视检查操作的结果指示异常状态，则在步骤S730中，非易失性存储器设备110可以向控制器120传递异常信息。在步骤S740中，控制器120可以存储从非易失性存储器设备110所接收到的异常信息。
当对于在其中存储有异常信息的存储器块请求擦除操作时，在步骤S750中，控制器120可以向非易失性存储器设备110传递第二类型的擦除命令。在步骤S760中，非易失性存储器设备110可以响应于第二类型的擦除命令来执行擦除操作，而不伴随有监视读取操作。例如，在擦除操作处确定擦除通过之后，非易失性存储器设备110可以施加额外的擦除电压，而不执行监视读取操作和监视检查操作。
在实施例中，如参考图14所描述地，控制器120可以管理与异常信相关联的计数，并且可以基于计数删除异常信息。
在实施例中，如参考图15所描述地，当接收到的特定的存储器块的存储单元的数量大于或等于阈值时，控制器120可以向特定的存储器块传递第二类型的擦除命令。
图18是图示出根据示例实施例的在其中存储装置100基于环境条件控制监视读取操作的方法的流程图。参考图16和图18，在步骤S810中，控制器120可以监视非易失性存储器设备110的状态。例如，控制器120可以监视非易失性存储器设备110的每个存储器块的编程/擦除循环的数量，或监视在每个存储器块处被编程的数据的模式。
在步骤S820中，控制器120可以确定所监视的状态是否达到阈值条件。例如，控制器120可以确定每个存储器块的编程/擦除循环的数量是否大于参考值。控制器120可以确定在每个存储器块处所写入的数据的模式的随机性的程度是否小于参考值。
如果确定所监视的状态未达到阈值条件，则在步骤S830中，控制器120可以对所监视的状态未达到阈值条件的存储器块启用监视读取操作。例如，控制器120可以向非易失性存储器设备110提供控制信息，该控制信息请求非易失性存储器设备110对于所监视的状态未达到阈值条件的存储器执行擦除操作连同监视读取操作。非易失性存储器设备110可以存储从控制器120所接收到的控制信息。当请求与从控制器120所接收到的控制信息相对应的存储器块的擦除操作时，非易失性存储器设备110可以在相对应的存储器块处执行擦除操作，并且可以基于执行监视读取操作、监视检查操作以及基于监视检查操作的结果选择性地施加额外的擦除电压的操作。对于另一示例，当请求对来自非易失性存储器设备110的、所监视的状态达到阈值条件的存储器块进行擦除操作时，控制器120可以向非易失性存储器设备110提供第一类型的擦除命令(参考图17)。
如果所监视的状态被确定为达到阈值条件，则在步骤S840中，控制器120可以对所监视的状态达到阈值条件的存储器块禁用监视读取操作。例如，控制器120可以向非易失性存储器设备110提供控制信息，该控制信息请求非易失性存储器设备110在对所监视的状态达到阈值条件的存储器块执行擦除操作时不执行监视读取操作。非易失性存储器设备110可以存储从控制器120所接收到的控制信息。当存在对与从控制器120所接收到的控制信息相对应的存储器块的擦除操作的请求时，非易失性存储器设备110可以在相对应的存储器块处执行擦除操作并且可以执行选择性地施加额外的擦除电压的操作，而不执行监视读取操作和监视检查操作。对于另一个示例，当请求对来自非易失性存储器设备110的、所监视的状态达到阈值条件的存储器块进行擦除操作时，控制器120可以向非易失性存储器设备110提供第二类型的擦除命令(参考图17)。
例如，可以根据每个存储器块的编程/擦除循环的数量或者要被写入到每个存储器块的数据的模式来确定阈值条件。
图19是示意性地图示出根据特定实施例的控制器120的框图。参考图19，控制器120可以包括总线121、处理器122、RAM 123、ECC块124、主机接口125、缓冲器控制电路126以及存储器接口127。
总线121可以被配置为在控制器120的组件之间提供信道。
处理器122可以控制控制器120的总体操作并且可以执行逻辑运算。处理器122可以通过主机接口125与外部主机设备通信，可以通过存储器接口127与非易失性存储器设备110通信，以及可以通过缓冲器控制电路126与RAM 130通信。处理器122可以使用RAM 123作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置100。
RAM 123可以被用作处理器122的工作存储器、高速缓存存储器或者缓冲存储器。RAM 123可以存储处理器122将执行的代码或命令。RAM 123可以存储由处理器122所处理的数据。RAM 123可以包括静态RAM(SRAM)。
ECC块124可以执行错误校正操作。ECC块124可以基于通过存储器接口127要被写入到非易失性存储器设备110的数据来执行错误校正操作。错误校正编码的数据可以通过存储器接口127被传递到非易失性存储器设备110。ECC块124可以对通过存储器接口127从非易失性存储器110所接收到的数据执行错误校正解码。在实施例中，ECC块124可以被包括在存储器接口127中作为存储器接口127的组件。
主机接口125可以在处理器122的控制下与外部主机设备通信。主机接口125可以使用各种通信方式中的至少一个来传递通信。
缓冲器控制电路126可以在处理器122的控制下控制RAM 130。
存储器接口127可以响应于处理器122的控制来与在本文中所公开的非易失性存储器设备110通信。如参考图1所描述地，存储器接口127可以通过输入/输出信道向非易失性存储器设备110传达命令、地址和数据。存储器接口127可以通过控制信道向非易失性存储器设备110传达控制信号。
图20是图示出根据特定实施例的计算设备1000的框图。参考图20，计算设备1000可以包括处理器1100、RAM 1200、存储装置1300、调制解调器(modem)1400以及用户接口1500。
处理器1100可以控制计算设备1000的总体操作，并且可以执行逻辑运算。处理器1100可以是基于下述硬件的数据处理设备：该硬件包括物理上被配置为执行通过在代码或程序中所包括的命令所表达的操作。例如，处理器1100可以是片上系统(SoC)。处理器1100可以是通用处理器、专用处理器或应用处理器。
RAM 1200可以与处理器1100通信。RAM 1200可以是处理器1100或计算设备1000的主存储器。
存储装置1300可以与处理器1100通信。存储装置1300可以被用于长时间存储数据。即，处理器1100可以在存储装置1300处存储要被长时间存储的数据。
存储装置1300可以包括非易失性存储器，诸如闪速存储器、PRAM、MRAM、RRAM或FRAM。
调制解调器1400可以在处理器1100的控制下与外部设备通信。例如，调制解调器1400可以以无线方式或有线方式与外部设备通信。
用户接口1500可以在处理器1100的控制下与用户通信。例如，用户接口1500可以包括用户输入接口，诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器以及振动传感器。用户接口1500可以进一步包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、发光二极管(LED)、扬声器以及电机。
存储装置1300可以包括图16中的存储装置100。处理器1100、RAM 1200、调制解调器1400以及用户接口1500可以构成与存储装置通信的主机设备。
根据本公开的实施例，可以监视擦除通过的存储单元的阈值电压的状态，并且可以基于监视结果将额外的擦除电压选择性地施加到擦除通过的存储单元中的存储单元。因此，擦除通过的存储单元的阈值电压的状态可以是一致的。
虽然已经参考示例性实施例描述了本发明，但是对于本领域技术人员将明显的是可以进行各种改变和修改，而不脱离如通过所附权利要求书所限定的本公开的精神和范围。

Claims (20)

1.一种非易失性存储器设备，包括：
多个存储器块，所述多个存储器块中的每个包括多个存储单元；
行译码器电路，通过字线连接到存储单元；
页面缓冲器电路，通过位线连接到存储单元阵列；以及
控制逻辑电路，被配置为控制从存储器块中所选择的第一存储器块中的存储单元的擦除操作，
其中，擦除操作包括迭代地执行擦除循环，所述擦除循环包括：擦除部分，在其中擦除电压被施加到第一存储器块的存储单元，以及擦除验证部分，在其中使用第一读取电压来验证第一存储器块的存储单元，
其中，所述控制逻辑电路被配置为使得，如果在擦除验证部分中第一存储器块的存储单元被确定为擦除通过，则所述控制逻辑电路使用与第一读取电压不同的第二读取电压来读取第一存储器块的存储单元，
其中，所述控制逻辑电路被配置为基于使用第二读取电压读取第一存储器块的存储单元的结果，来向第一存储器块的存储单元施加额外的擦除电压，以及
其中，所述非易失性存储器设备被配置为使得，当额外的擦除电压被施加到第一存储器块的存储单元时的第一存储器块的存储单元的阈值电压低于当最近的前一个擦除循环的擦除电压被施加到第一存储器块的存储单元时的第一存储器块的存储单元的对应阈值电压。
2.根据权利要求1所述的非易失性存储器设备，其中，第二读取电压低于第一读取电压。
3.根据权利要求2所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，在当基于使用第二读取电压读取第一存储器块的存储单元的结果来执行读取时所关闭的关闭单元的数量大于阈值的情况下，所述控制逻辑电路向第一存储器块的存储单元施加额外的擦除电压。
4.根据权利要求2所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，在当基于使用第二读取电压读取第一存储器块的存储单元的结果来执行读取时所开启的开启单元的数量小于阈值的情况下，所述控制逻辑电路向第一存储器块的存储单元施加额外的擦除电压。
5.根据权利要求2所述的非易失性存储器设备，其中，擦除验证部分包括：验证读取，在其中使用第一读取电压来读取第一存储器块的存储单元；以及通过/失败检查，在其中根据验证读取的结果来确定擦除通过或擦除失败，以及
其中，所述控制逻辑电路被配置为使得，当执行擦除验证部分中的通过/失败检查时，所述控制逻辑电路控制行译码器电路和页面缓冲器电路以便使用第二读取电压来读取第一存储器块的存储单元。
6.根据权利要求5所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，当通过/失败检查的结果指示擦除失败时，所述控制逻辑电路控制擦除操作，以便执行下一个擦除循环，而无论使用第二读取电压所执行的读取的结果如何。
7.根据权利要求5所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，当通过/失败检查的结果指示擦除通过时，所述控制逻辑电路利用使用第二读取电压所执行的读取的结果，来确定第一存储器块的存储单元是否处于异常状态。
8.根据权利要求1所述的非易失性存储器设备，其中，额外的擦除电压的电平与最近的前一个擦除循环的擦除电压的电平相同。
9.根据权利要求1所述的非易失性存储器设备，其中，额外的擦除电压的电平高于或低于最近的前一个擦除循环的擦除电压的电平。
10.根据权利要求1所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为，当接收到第一类型的擦除命令时，使用第二读取电压读取第一存储器块的存储单元；以及当接收到第二类型的擦除命令时，不使用第二读取电压读取第一存储器块的存储单元。
11.根据权利要求1所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为，当启用监视读取操作时，使用第二读取电压读取第一存储器块的存储单元；以及当禁用监视读取操作时，不使用第二读取电压读取第一存储器块的存储单元，以及
其中，监视读取操作由外部设备控制。
12.根据权利要求1所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，当第一存储器块的存储单元处于异常状态时，控制逻辑电路存储与第一存储器块相关联的异常信息。
13.根据权利要求12所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，在对第一存储器块的存储单元的接下来的擦除操作期间，所述控制逻辑电路基于所存储的异常信息向第一存储器块的存储单元施加额外的擦除电压，而在第一存储器块的存储单元被指示为擦除通过之后不进行使用第二读取电压的读取操作。
14.根据权利要求12所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为连同计数一起存储异常信息，
其中，所述控制逻辑电路被配置为使得当在第一存储器块的所选择的存储单元处执行接下来的擦除操作时，所述控制逻辑电路减小计数，以及
其中，所述控制逻辑电路被配置为使得，当计数为0时，所述控制逻辑电路删除异常信息和计数。
15.根据权利要求1所述的非易失性存储器设备，其中，所述控制逻辑电路被配置为使得，当第一存储器块的存储单元被确定为处于异常状态达预设的次数时，所述控制逻辑电路存储与第一存储器块相关联的异常信息。
16.一种存储装置，包括：
非易失性存储器设备，包含多个存储器块，所述多个存储器块中的每个包括多个存储单元；以及
控制器，被配置为向非易失性存储器设备传递对于非易失性存储器设备的所选择的存储器块的擦除命令，
其中，非易失性存储器设备可以被配置为响应于擦除命令来对所选择的存储器块的存储单元执行擦除命令，
其中，擦除操作包括迭代地执行擦除循环，所述擦除循环包括：擦除部分，在其中擦除电压被施加到所选择的存储器块的存储单元，以及擦除验证部分，在其中使用擦除验证电压来验证所选择的存储器块的存储单元，
其中，非易失性存储器设备被配置为使得，如果在擦除验证部分中所选择的存储器块的存储单元被确定为擦除通过，则非易失性存储器设备监视所选择的存储器块的存储单元，
其中，非易失性存储器设备被配置为使得，如果所监视的结果指示所选择的存储器块的存储单元处于异常状态，则非易失性存储器设备向所选择的存储器块的存储单元施加额外的擦除电压，以及
其中，所述非易失性存储器设备被配置为使得，当额外的擦除电压被施加到所选择的存储器块的存储单元时的所选择的存储器块的存储单元的阈值电压低于当最近的前一个擦除循环的擦除电压被施加到所选择的存储器块的存储单元时的所选择的存储器块的存储单元的对应阈值电压。
17.根据权利要求16所述的存储装置，其中，每个存储器块的存储单元被形成为具有三维结构，以及
其中，每个存储单元包括电荷捕获层。
18.一种用于操作非易失性存储器设备的方法，所述非易失性存储器设备包括多个存储器块，所述多个存储器块中的每个包括多个存储单元，所述方法包括：
a)通过向多个存储器块中的第一存储器块的存储单元施加擦除电压来执行擦除；
b)在执行擦除之后，使用第一读取电压来对第一存储器块的存储单元执行第一读取；
c)基于第一读取的结果来对开启单元和关闭单元的数量进行计数；
使用小于第一读取电压的第二读取电压来对第一存储器块的存储单元执行第二读取；以及
基于第二读取操作的结果通过向第一存储器块的存储单元施加额外的擦除电压来执行额外的擦除，使得当额外的擦除电压被施加到第一存储器块的存储单元时的第一存储器块的存储单元的阈值电压低于当最近的前一个擦除循环的擦除电压被施加到第一存储器块的存储单元时的第一存储器块的存储单元的对应阈值电压。
19.根据权利要求18所述的方法，其中，当开启单元的数量小于第一参考数量，或关闭单元的数量大于与第一参考数量相同或不同的第二参考数量时，重复步骤a)、b)和c)，以及
其中，在重复步骤a)、b)和c)期间，擦除电压逐渐地提高。
20.根据权利要求18所述的方法，其中，当开启单元的数量大于第一参考数量，或关闭单元的数量小于与第一参考数量相同或不同的第二参考数量时，执行第二读取。
CN201610951508.9A 2015-11-02 2016-11-02 非易失性存储器设备、包括其的存储装置和操作其的方法 Active CN106971754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150153267A KR102377469B1 (ko) 2015-11-02 2015-11-02 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR10-2015-0153267 2015-11-02

Publications (2)

Publication Number Publication Date
CN106971754A CN106971754A (zh) 2017-07-21
CN106971754B true CN106971754B (zh) 2022-03-01

Family

ID=58635170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610951508.9A Active CN106971754B (zh) 2015-11-02 2016-11-02 非易失性存储器设备、包括其的存储装置和操作其的方法

Country Status (3)

Country Link
US (1) US9812214B2 (zh)
KR (1) KR102377469B1 (zh)
CN (1) CN106971754B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102589259B1 (ko) * 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6249504B1 (ja) * 2016-08-24 2017-12-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
KR20190057701A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 소거 방법
KR102452512B1 (ko) * 2018-02-26 2022-10-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102603916B1 (ko) * 2018-04-25 2023-11-21 삼성전자주식회사 불휘발성 메모리 장치 및 제어기를 포함하는 스토리지 장치
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11295788B2 (en) * 2019-08-13 2022-04-05 Ememory Technology Inc. Offset cancellation voltage latch sense amplifier for non-volatile memory
KR20220039908A (ko) 2020-09-21 2022-03-30 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN113643736B (zh) * 2021-07-23 2024-07-05 上海亘存科技有限责任公司 一种磁性随机存储器及其读操作方法
KR20230020858A (ko) * 2021-08-04 2023-02-13 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173279A (ja) * 1998-12-02 2000-06-23 Nec Corp 不揮発性半導体記憶装置とその消去検証方法
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6891752B1 (en) 2002-07-31 2005-05-10 Advanced Micro Devices System and method for erase voltage control during multiple sector erase of a flash memory device
JP4262033B2 (ja) 2003-08-27 2009-05-13 株式会社ルネサステクノロジ 半導体集積回路
KR100632637B1 (ko) 2004-11-11 2006-10-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 검증방법 및 그 낸드플래시 메모리 소자
WO2006105120A1 (en) * 2005-03-31 2006-10-05 Sandisk Corporation Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
JP4904780B2 (ja) * 2005-11-07 2012-03-28 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
KR100811274B1 (ko) * 2006-12-28 2008-03-07 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 데이터 소거방법
KR100884234B1 (ko) 2007-05-25 2009-02-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP5253784B2 (ja) 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2009230818A (ja) * 2008-03-24 2009-10-08 Toshiba Corp 半導体記憶装置
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
KR101468096B1 (ko) * 2008-10-24 2014-12-04 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
US7907449B2 (en) * 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
JP5378326B2 (ja) * 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
CN102543195A (zh) * 2010-12-29 2012-07-04 北京兆易创新科技有限公司 一种非易失存储器的擦除方法和装置
JP2012198966A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ消去方法
KR20120121167A (ko) 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 소거 방법
US9019775B2 (en) 2012-04-18 2015-04-28 Sandisk Technologies Inc. Erase operation for 3D non-volatile memory with controllable gate-induced drain leakage current
CN103390426B (zh) * 2012-05-07 2016-04-13 旺宏电子股份有限公司 通过使用回复偏压来减少存储器中擦除干扰的方法与装置
US8787088B2 (en) 2012-06-29 2014-07-22 Sandisk Technologies Inc. Optimized erase operation for non-volatile memory with partially programmed block
US8971125B2 (en) * 2012-07-02 2015-03-03 Micron Technology, Inc. Erase operations with erase-verify voltages based on where in the erase operations an erase cycle occurs
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR20140020155A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102031742B1 (ko) * 2012-11-01 2019-10-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102050475B1 (ko) 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9070474B2 (en) * 2013-02-14 2015-06-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102154620B1 (ko) * 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
KR20150091687A (ko) * 2014-02-03 2015-08-12 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR102377469B1 (ko) 2022-03-23
KR20170051841A (ko) 2017-05-12
CN106971754A (zh) 2017-07-21
US20170125116A1 (en) 2017-05-04
US9812214B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
CN106971754B (zh) 非易失性存储器设备、包括其的存储装置和操作其的方法
KR102606490B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US9792998B1 (en) System and method for erase detection before programming of a storage device
KR102614083B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102294848B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
CN111258793B (zh) 存储器控制器及其操作方法
CN111105829A (zh) 存储器控制器及其操作方法
CN106469570B (zh) 包括非易失性存储器件的存储设备及其操作方法
US11133068B2 (en) Memory device, memory controller, memory system and method for operating memory system
CN111104059A (zh) 存储器控制器及操作该存储器控制器的方法
US20210109675A1 (en) Memory system, memory controller and operating method
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
CN111445939B (zh) 存储装置及其操作方法
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
CN112506421B (zh) 存储器控制器及其操作方法
CN114078530A (zh) 存储器装置及其操作方法
US11922040B2 (en) Extended super memory blocks in memory systems
US20230114493A1 (en) Memory system and operating method of memory system
US11586387B2 (en) Memory system
US10964395B2 (en) Memory system, memory device and memory controller
CN115206393A (zh) 存储器装置及存储器装置的操作方法
CN114360593A (zh) 存储装置及其操作方法
CN114237975A (zh) 存储器系统、存储器装置和操作存储器装置的方法
CN112289361A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant