KR100811274B1 - 낸드형 플래쉬 메모리소자의 데이터 소거방법 - Google Patents

낸드형 플래쉬 메모리소자의 데이터 소거방법 Download PDF

Info

Publication number
KR100811274B1
KR100811274B1 KR1020060137139A KR20060137139A KR100811274B1 KR 100811274 B1 KR100811274 B1 KR 100811274B1 KR 1020060137139 A KR1020060137139 A KR 1020060137139A KR 20060137139 A KR20060137139 A KR 20060137139A KR 100811274 B1 KR100811274 B1 KR 100811274B1
Authority
KR
South Korea
Prior art keywords
voltage
erase
data
memory cells
cell
Prior art date
Application number
KR1020060137139A
Other languages
English (en)
Inventor
양해종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137139A priority Critical patent/KR100811274B1/ko
Priority to US11/770,872 priority patent/US7630255B2/en
Priority to JP2007293816A priority patent/JP5132268B2/ja
Priority to CN200710306930XA priority patent/CN101241761B/zh
Application granted granted Critical
Publication of KR100811274B1 publication Critical patent/KR100811274B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

검증레벨에 따라 셀의 상태를 구분하여 다른 소거전압과 스텝 전압을 적용함으로써 소거시간을 감축시킬 수 있으며 소자의 신뢰성을 저하시키지 않는 낸드형 플래쉬 메모리소자의 데이터 소거방법은, 드레인 및 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링이 다수개 배열되어 이루어진 메모리 셀 블럭을 구비하는 플래쉬 메모리소자의 데이터 소거방법에 있어서, 소거하고자 하는 블럭의 메모리 셀에 제1 소거전압을 인가하는 단계, 제2 검증전압보다 높은 제1 검증전압을 사용하여 메모리 셀의 소거상태를 검증하는 제1 검증단계, 제1 검증단계를 패스(pass)하지 못한 메모리 셀을 제1 그룹으로 분류하고, 제1 검증단계를 패스한 메모리 셀에 대해 제2 검증전압으로 검증하는 제2 검증단계, 제2 검증전압에 대해 패스한 메모리 셀을 제2 그룹으로, 패스하지 못한 메모리 셀을 제3 그룹으로 각각 분류하는 단계, 및 제1, 제2 및 제3 그룹의 메모리 셀에 대해 각기 다른 스텝전압과 소거전압을 사용하여 데이터를 소거하는 단계를 포함한다.
플래쉬 메모리, ISPE, 프로그램/소거 싸이클링, 스텝전압, 슬로우 셀

Description

낸드형 플래쉬 메모리소자의 데이터 소거방법{Method for erasing data of NAND type flash memory device}
도 1은 종래의 ISPE 방식을 이용한 낸드형 플래쉬 메모리소자의 데이터 소거방법을 설명하기 위한 흐름도이다
도 2는 종래의 ISPE 방식의 데이터 소거방법에 따른 워드라인의 전압변화를 나타낸 도면이다.
도 3 및 도 4는 본 발명에 의한 낸드형 플래쉬 메모리소자의 데이터 소거방법을 설명하기 위한 흐름도이다.
도 5a 내지 도 5e, 도 6a 내지 도 6c는 본 발명의 데이터 소거방법에 따른 워드라인의 전압변화를 나타낸 도면들이다.
도 7은 본 발명의 데이터 소거방법에 따른 메모리 셀의 문턱전압 분포의 변화를 나타낸 도면이다.
본 발명은 낸드 플래쉬 메모리소자의 데이터 소거방법에 관한 것으로, 특히 ISPE(Incremental Step Pulse Erase) 방식을 사용하여 멀티 레벨 셀(MLC) 구조의 낸드 플래쉬 메모리소자의 데이터를 소거하는 방법에 관한 것이다.
낸드형(NAND type) 플래쉬 메모리소자는 전기적으로 프로그램(program) 및 소거(erase)가 가능한 불휘발성 메모리소자로서, MP3 플레이어, 디지털 카메라, 캠코더(camcoder), 노트북 컴퓨터, PDA, 셀룰러폰(cellular phone) 등의 휴대용 가전(portable electronics)과 컴퓨터 바이오스(BIOS), 프린터, USB 드라이브(drive) 등에 널리 사용된다.
낸드형 플래시 메모리소자의 소거동작은, 선택된 메모리 셀의 워드라인에 0V의 전압을 인가하고 반도체기판에 20V 정도의 소거전압을 인가하면, 터널산화막 양단의 전압차에 의해 플로팅게이트 내에 저장되었던 전자들이 파울러-노드하임 터널링에 의해 반도체기판으로 이동하고, 그리하여 셀의 문턱전압이 변하게 된다.
최근에는, 보다 작은 칩 사이즈(chip size)에서 저장용량을 증가시키기 위하여, 하나의 메모리 셀에 2 비트이상의 데이터를 선택적으로 저장할 수 있도록 하는 멀티 레벨 셀(Multi-Level Cell; MLC) 구조가 제안되었다. MLC는 하나의 프로그램 셀 문턱전압 분포를 가지고 두 비트, 세 비트 그리고 네 비트 이상의 데이터를 나타낼 수 있다.
MLC 구조의 낸드형 플래쉬 메모리소자의 데이터 소거동작은 아이에스피이(ISPE; Incremental Step Pulse Erase) 방식으로 이루어진다. ISPE 방식은, 한 블럭의 메모리 셀에 예를 들어 20V 정도의 소거전압을 한 펄스 인가하고 0V에서 메모리 셀의 문턱전압을 검증(verify)하여 블럭(block) 내의 모든 셀이 소거상태인지를 확인한다. 이때, 모든 셀이 소거상태가 아니면 스텝 전압(Vstep)을 이용하여 더 높은 바이어스를 인가하고 다시 소거상태를 검증하는 방법을 모든 셀이 패스(pass)될 때까지 반복해서 수행한다. 최대 루프(loop)의 수는 미리 정해진다.
도 1은 종래의 ISPE 방식을 이용한 낸드형 플래쉬 메모리소자의 데이터 소거방법을 설명하기 위한 흐름도이고, 도 2는 종래의 ISPE 방식의 데이터 소거방법에 따른 워드라인의 전압변화를 나타낸 도면이다.
소거동작이 시작되면, 시작 바이어스(Vstart)를 19V로 하고 스텝 전압(Vstep)을 1V로 하여 한 펄스의 바이어스를 인가하여 소거동작을 수행한다(110, 120). 소거동작이 수행된 블럭의 메모리 셀의 문턱전압을 측정하여 검증전압(VR)과 비교하여 소거가 이루어졌는지를 검증한다(130). 소거동작이 수행된 블럭 내의 모든 메모리 셀이 소거된 상태, 즉 모든 메모리 셀의 문턱전압이 0V보다 낮은 상태이면 소거동작을 완료한다(150).
소거가 수행된 블럭 내에 소거되지 않은 셀이 있으면 루프의 번호를 증가시키고(160) 스텝 전압(Vstep) 만큼 증가된 소거전압(Verase+Vstep)을 인가한다(170). 이러한 소거전압을 공급하고 검증하는 동작을, 블럭 내의 모든 메모리 셀이 소거상태가 될 때까지 정해진 최대 루프범위 내에서 반복해서 수행한다.
이러한 종래의 플래쉬 메모리소자의 데이터 소거방법에서는 모든 블럭에 대해서 동일한 소거전압 및 스텝 전압이 인가된다. 즉, 블럭 간의 셀 스피드에 대한 고려없이 동일하게 높은 소거전압 및 스텝 전압을 적용하므로, 소거시간을 감소시킬 수 없으며 프로그램/소거 싸이클링(cycling)에 대한 손상을 더 많이 받게 되어 소자의 신뢰성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 검증레벨에 따라 셀의 상태를 구분하여 다른 소거전압과 스텝 전압을 적용함으로써 소거시간을 감축시킬 수 있으며 소자의 신뢰성을 저하시키지 않는 낸드형 플래쉬 메모리소자의 데이터 소거방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에 의한 낸드형 플래쉬 메모리소자의 데이터 소거방법은, 드레인 및 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링이 다수개 배열되어 이루어진 메모리 셀 블럭을 구비하는 플래쉬 메모리소자의 데이터 소거방법에 있어서, 소거하고자 하는 블럭의 메모리 셀에 제1 소거전압을 인가하는 단계; 제2 검증전압보다 높은 제1 검증전압을 사용하여 상기 메모리 셀의 소거상태를 검증하는 제1 검증단계; 상기 제1 검증단계를 패스(pass)하지 못한 메모리 셀을 제1 그룹으로 분류하고, 상기 제1 검증단계를 패스한 메모리 셀에 대해 제2 검증전압으로 검증하는 제2 검증단계; 상기 제2 검증전압에 대해 패스한 메모리 셀을 제2 그룹으로, 패스하지 못한 메모리 셀을 제3 그룹으로 각각 분류하는 단계; 및 상기 제1, 제2 및 제3 그룹의 메모리 셀에 대해 각기 다른 스텝전압과 소거전압을 사용하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 소거전압은 17V로 하고, 상기 제1 검증전압은 0.5V로 하며, 제2 검증전압은 0V로 할 수 있다.
상기 제1 그룹의 메모리 셀에 대해 스텝전압을 1V로 하여 소거전압이 19V가 될 때까지 소거동작을 수행하고, 상기 제2 그룹의 메모리 셀은 0.5V를 스텝전압으로 하여 소거전압이 18V가 될 때까지 소거동작을 수행하며, 상기 제3 그룹의 메모리 셀은, 0.5V를 스텝전압으로 하여 소거전압이 18.5V가 될 때까지 소거동작을 수행할 수 있다.
상기 메모리 셀을 제1 내지 제3 그룹으로 분류하는 단계에서, 플래그 셀(flag cell)에 각 그룹에 해당하는 데이터를 저장할 수 있다. 상기 플래그 셀은 두 비트(bit)로 구성될 수 있다.
상기 블럭에 대해 다시 소거과정을 반복할 때에는, 상기 플래그 셀의 데이터를 읽은 후, 상기 데이터에 해당하는 그룹의 소거전압과 스텝전압을 사용할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명은 ISPE 방식에서 검증레벨에 따라 슬로우(slow) 셀의 상태를 구분하고, 셀의 상태에 따라 서로 다른 스텝 전압과 소거전압을 사용한다. 이러한 본 발명의 데이터 소거방법은 블럭간 셀의 소거속도에 따라 선택적인 소거전압과 스텝 전압을 인가하기 때문에 전체 소거시간을 줄일 수 있다.
도 3 및 도 4는 본 발명에 의한 낸드형 플래쉬 메모리소자의 데이터 소거방법을 설명하기 위한 흐름도이다. 도 5a 내지 도 5e, 도 6a 내지 도 6c는 본 발명의 데이터 소거방법에서의 각 단계의 워드라인의 전압변화를 나타낸 도면들이다. 그리고, 도 7은 본 발명의 데이터 소거방법에 따른 메모리 셀의 문턱전압 분포의 변화를 나타낸 도면이다.
도 3, 도 5a 내지 도 5e를 참조하면, 소거동작이 시작되면 메모리에 17V의 소거전압(Verase)을 입력하고, 초기 루프(loop) 수를 0으로 입력한 다음(210), 소거동작에 대한 정보를 저장하는 플래그 비트(flag bit)가 "00"인지를 확인한다(220). 플래그 비트가 "00"인 경우에 다음 단계를 진행한다. 플래그 비트가 "00"가 아닌 경우에 대해서는 다음에 설명하기로 한다.
플래그 비트가 "00"인 경우, 소거할 블럭의 메모리셀에 한 펄스의 소거전압(17V)을 공급하여 메모리 셀에 프로그램된 데이터를 소거한다(230). 종래에는 20V의 소거전압을 사용하였으나, 본 발명에서는 소거 불량(fail)이 일어나지 않을 정도의 낮은 전압, 예를 들어 17V를 소거전압으로 사용한다. 소거전압에 의한 싸이클링 손상은 소거전압이 인가되는 첫 번째 펄스의 상승기간 동안 흐르는 파울러-노드하임(F-N) 전류의 양에 의한 터널산화막의 열화에 기인한 경우가 대부분이다. 따라서, 본 발명에서는 소거 시작전압을 소거불량이 발생하지 않을 정도의 17V로 사용하기 때문에 높은 소거전압에 의한 싸이클링 손상을 현저히 줄일 수가 있게 된다.
다음에, 0.5V의 검증전압(VR)을 사용하여 소거전압이 인가된 블럭의 메모리 셀의 소거 상태를 검증한다(240). 즉, 소거가 수행된 블럭의 메모리 셀 중 문턱전압(Vth)이 검증전압인 0.5V보다 높은 셀이 있는지를 판단한다(250).
판단 결과, 메모리 셀의 문턱전압(Vth)이 검증전압인 0.5V보다 큰 셀이 있으면, 즉 소거상태를 확인하는 검증단계를 패스(pass)하지 못한 셀이 있으면 스텝 전압(Vstep)만큼 증가시킨 소거전압을 공급하여 다시 소거동작을 수행한다. 소거전압이 19V가 될 때까지 스텝 바이어스를 1V로 하여 소거전압을 점차 증가시켜가면서 소거동작을 반복한다(302 내지 306). 이때, 플래그 비트에 "01"을 저장한다.
단계 250에서 검증단계를 패스하지 못한 셀이 없는 것으로 판단되면, 즉 모든 셀이 0.5V의 검증전압에 대해 소거된 것으로 패스(pass)되었다면, 검증전압을 낮추어 0V의 검증전압을 사용하여 셀의 소거상태를 다시 검증한다(260, 270).
0.5V의 검증전압에 대해서는 패스되었지만 0V의 검증전압에 대해서는 패스되지 못한 슬로우(slow) 셀이 존재할 경우에는, 스텝 바이어스를 0.5V로 하여 소거전압을 증가시켜가면서 소거전압이 18V가 될 때까지 반복한다(402 내지 406). 이때 플래그 셀에는 데이터 "10"이 저장된다(408).
소거를 수행한 블럭의 메모리 셀이 0.5V와 0V의 검증전압에 대해 모두 패스되었다면, 스텝 바이어스를 0.5V로 하여 소거전압이 18V가 될 때까지 소거전압을 증가시키면서 소거동작을 수행하여 완료한다(502 내지 506). 이때 플래그 비트에는 데이터 "11"이 저장된다(508).
한편, 플래그 비트에 저장된 데이터는 해당 블럭을 다시 소거할 때 유용하게 사용될 수 있다. 이후에 같은 블럭에 대해 다시 소거를 수행할 때는 플래그 비트에 저장된 데이터를 불러와서, 플래스 비트에 저장된 데이터에 따라 소거전압과 스텝전압을 각각 결정하여 인가할 수 있다.
도 4, 도 6a 내지 도 6c를 참조하면, 동일한 블럭에 대해 다시 소거를 수행할 때, 먼저 메모리에 소거 시작전압을 17V로, 루프의 수를 0으로 입력하고(210), 플래그 비트에 저장된 데이터를 불러온다(220). 플래그 비트의 저장된 데이터가 "00"인 경우에는 처음 소거동작을 수행하는 블럭이므로 앞의 단계 230부터 차례로 진행한다.
플래그 비트에 저장된 데이터가 "01"일 경우, 스텝 전압을 1V로 하여 소거전압이 18V가 될 때까지 1V씩 증가하도록 인가한다(단계 300 내지 306, 도 6a).
플래그 비트의 데이터가 "10"일 경우에는, 스텝전압을 0.5V로 하여 소거전압이 18.5V가 될 때까지 0.5V씩 증가하도록 인가한다(단계 400 내지 406, 도 6b).
플래그 비트의 데이터가 "11"인 경우에는, 0.5V의 검증단계를 거치지 않고 0.5V의 스텝전압으로 소거전압이 18V가 될 때까지 0.5V씩 증가하도록 인가하여 소거가 완료되도록 한다(단계 502 내지 506, 도 6c).
상술한 본 발명에 의한 낸드형 플래쉬 메모리소자의 데이터 소거방법에 따르면, ISPE 방식의 데이터 소거방식에서 검증레벨에 따라 슬로우(slow) 셀의 상태를 구분하고, 셀의 상태에 따라 서로 다른 스텝 전압과 소거전압을 사용한다. 이러한 본 발명의 데이터 소거방법은 블럭간 셀의 소거속도에 따라 선택적인 소거전압과 스텝 전압을 인가하기 때문에 전체 소거시간을 줄일 수 있으며, 프로그램/소거 싸이클링(cycling)에 대한 손상을 감소시켜 소자의 신뢰성을 증가시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (9)

  1. 드레인 및 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링이 다수개 배열되어 이루어진 메모리 셀 블럭을 구비하는 플래쉬 메모리소자의 데이터 소거방법에 있어서,
    소거하고자 하는 블럭의 메모리 셀에 제1 소거전압을 인가하는 단계;
    제2 검증전압보다 높은 제1 검증전압을 사용하여 상기 메모리 셀의 소거상태를 검증하는 제1 검증단계;
    상기 제1 검증단계를 패스(pass)하지 못한 메모리 셀을 제1 그룹으로 분류하고, 상기 제1 검증단계를 패스한 메모리 셀에 대해 제2 검증전압으로 검증하는 제2 검증단계;
    상기 제2 검증전압에 대해 패스한 메모리 셀을 제2 그룹으로, 패스하지 못한 메모리 셀을 제3 그룹으로 각각 분류하는 단계; 및
    상기 제1, 제2 및 제3 그룹의 메모리 셀에 대해 각기 다른 스텝전압과 소거전압을 사용하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  2. 제1항에 있어서,
    상기 제1 소거전압은 17V인 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  3. 제1항에 있어서,
    상기 제1 검증전압은 0.5V이고, 상기 제2 검증전압은 0V인 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  4. 제1항에 있어서,
    상기 제1 그룹의 메모리 셀에 대해 스텝전압을 1V로 하여 소거전압이 19V가 될 때까지 소거동작을 수행하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  5. 제1항에 있어서,
    상기 제2 그룹의 메모리 셀은 0.5V를 스텝전압으로 하여 소거전압이 18V가 될 때까지 소거동작을 수행하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  6. 제1항에 있어서,
    상기 제3 그룹의 메모리 셀은, 0.5V를 스텝전압으로 하여 소거전압이 18.5V가 될 때까지 소거동작을 수행하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  7. 제1항에 있어서,
    상기 메모리 셀을 제1 내지 제3 그룹으로 분류하는 단계에서,
    플래그 셀(flag cell)에 각 그룹에 해당하는 데이터를 저장하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  8. 제7항에 있어서,
    상기 플래그 셀은 두 비트(bit)로 구성되는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
  9. 제7항에 있어서,
    상기 블럭에 대해 다시 소거과정을 반복할 때에는, 상기 플래그 셀의 데이터를 읽은 후, 상기 데이터에 해당하는 그룹의 소거전압과 스텝전압을 사용하는 것을 특징으로 하는 낸드형 플래쉬 메모리소자의 데이터 소거방법.
KR1020060137139A 2006-12-28 2006-12-28 낸드형 플래쉬 메모리소자의 데이터 소거방법 KR100811274B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060137139A KR100811274B1 (ko) 2006-12-28 2006-12-28 낸드형 플래쉬 메모리소자의 데이터 소거방법
US11/770,872 US7630255B2 (en) 2006-12-28 2007-06-29 Method for erasing data of NAND flash memory device
JP2007293816A JP5132268B2 (ja) 2006-12-28 2007-11-13 Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法
CN200710306930XA CN101241761B (zh) 2006-12-28 2007-12-28 擦除与非闪速存储器件的数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137139A KR100811274B1 (ko) 2006-12-28 2006-12-28 낸드형 플래쉬 메모리소자의 데이터 소거방법

Publications (1)

Publication Number Publication Date
KR100811274B1 true KR100811274B1 (ko) 2008-03-07

Family

ID=39397982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137139A KR100811274B1 (ko) 2006-12-28 2006-12-28 낸드형 플래쉬 메모리소자의 데이터 소거방법

Country Status (4)

Country Link
US (1) US7630255B2 (ko)
JP (1) JP5132268B2 (ko)
KR (1) KR100811274B1 (ko)
CN (1) CN101241761B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018774B2 (en) 2008-10-24 2011-09-13 Samsung Electronics Co., Ltd. Method of operating nonvolatile memory device and memory system
KR101155249B1 (ko) * 2010-11-10 2012-06-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8498163B2 (en) 2011-02-14 2013-07-30 SK Hynix Inc. Semiconductor memory apparatus and data erasing method
KR20140072366A (ko) * 2012-12-03 2014-06-13 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법
KR101736457B1 (ko) 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
WO2008070814A2 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for a scalable, composite, reconfigurable backplane
US7853841B2 (en) * 2007-10-29 2010-12-14 Micron Technology, Inc. Memory cell programming
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US7800956B2 (en) 2008-06-27 2010-09-21 Sandisk Corporation Programming algorithm to reduce disturb with minimal extra time penalty
KR20100097964A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
US7907449B2 (en) * 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage
JP2010244665A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp フラッシュメモリおよびその消去方法
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
WO2011031900A2 (en) 2009-09-09 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
JP2012155806A (ja) 2011-01-28 2012-08-16 Toshiba Corp 不揮発性半導体記憶装置
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
CN102890617B (zh) * 2011-07-18 2015-06-10 群联电子股份有限公司 存储器控制方法、存储器控制器与存储器储存装置
KR20140020154A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
JP2014053056A (ja) 2012-09-06 2014-03-20 Toshiba Corp 半導体記憶装置
US9082510B2 (en) * 2012-09-14 2015-07-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with adaptive write operations
TWI498905B (zh) * 2013-12-03 2015-09-01 Winbond Electronics Corp 非揮發性記憶體部份抹除方法
KR102154620B1 (ko) 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
US9224494B2 (en) 2014-01-10 2015-12-29 Sandisk Technologies Inc. Erase speed adjustment for endurance of non-volatile storage
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR102643658B1 (ko) * 2016-11-10 2024-03-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10340017B2 (en) * 2017-11-06 2019-07-02 Macronix International Co., Ltd. Erase-verify method for three-dimensional memories and memory system
US10957410B1 (en) * 2018-03-02 2021-03-23 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices
US10614898B1 (en) 2018-09-19 2020-04-07 Sandisk Technologies Llc Adaptive control of memory cell programming voltage
US10741253B1 (en) * 2019-02-20 2020-08-11 Sandisk Technologies Llc Memory device with compensation for erase speed variations due to blocking oxide layer thinning
CN113450856A (zh) * 2020-03-24 2021-09-28 西部数据技术公司 存储器设备及其操作方法
WO2022147752A1 (en) * 2021-01-08 2022-07-14 Yangtze Memory Technologies Co., Ltd. Architecture and method for nand memory operation
CN113488096B (zh) * 2021-06-30 2024-03-15 恒烁半导体(合肥)股份有限公司 一种应用于NOR flash存储器的高效擦除方法、装置及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646921B2 (en) 2001-03-09 2003-11-11 Micron Technology, Inc. Non-volatile memory device with erase address register
KR20060061086A (ko) * 2004-12-01 2006-06-07 삼성전자주식회사 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법
KR20060070037A (ko) * 2004-12-20 2006-06-23 재단법인 포항산업과학연구원 다이아몬드 연마 휠 제작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
US6975542B2 (en) * 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
US7200049B2 (en) * 2004-11-18 2007-04-03 Samsung Electronics Co., Ltd. Methods for accelerated erase operations in non-volatile memory devices and related devices
US7499317B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling
US7596031B2 (en) * 2006-10-30 2009-09-29 Sandisk Corporation Faster programming of highest multi-level state for non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646921B2 (en) 2001-03-09 2003-11-11 Micron Technology, Inc. Non-volatile memory device with erase address register
US6657900B2 (en) 2001-03-09 2003-12-02 Micron Technology, Inc. Non-volatile memory device with erase address register
KR20060061086A (ko) * 2004-12-01 2006-06-07 삼성전자주식회사 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법
KR20060070037A (ko) * 2004-12-20 2006-06-23 재단법인 포항산업과학연구원 다이아몬드 연마 휠 제작 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018774B2 (en) 2008-10-24 2011-09-13 Samsung Electronics Co., Ltd. Method of operating nonvolatile memory device and memory system
KR101155249B1 (ko) * 2010-11-10 2012-06-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8929148B2 (en) 2010-11-10 2015-01-06 SK Hynix Inc. Semiconductor memory device having improved erase characteristic of memory cells and erase method thereof
US8498163B2 (en) 2011-02-14 2013-07-30 SK Hynix Inc. Semiconductor memory apparatus and data erasing method
KR101736457B1 (ko) 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
KR20140072366A (ko) * 2012-12-03 2014-06-13 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법
KR102019843B1 (ko) 2012-12-03 2019-09-11 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법

Also Published As

Publication number Publication date
CN101241761A (zh) 2008-08-13
CN101241761B (zh) 2011-04-06
US20080158994A1 (en) 2008-07-03
JP5132268B2 (ja) 2013-01-30
US7630255B2 (en) 2009-12-08
JP2008165960A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
KR100811274B1 (ko) 낸드형 플래쉬 메모리소자의 데이터 소거방법
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR100877104B1 (ko) 멀티 레벨 셀 플래시 메모리소자의 프로그램 방법
KR100851853B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US7450433B2 (en) Word line compensation in non-volatile memory erase operations
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
KR101076879B1 (ko) 셀프 부스팅을 이용한 플래시 메모리소자의 프로그램 방법
JP5268882B2 (ja) 不揮発性半導体記憶装置
US20050248992A1 (en) Method and device for programming control information
KR100873825B1 (ko) 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
KR101076880B1 (ko) 낸드 플래시 메모리소자의 프로그램 방법
USRE45544E1 (en) Saw-shaped multi-pulse programming for program noise reduction in memory
US7830717B2 (en) Method for performing erasing operation in nonvolatile memory device
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
JP2013145623A (ja) 不揮発性半導体記憶装置
KR20110001701A (ko) 낸드형 플래시 메모리소자의 프로그램 방법
KR100854903B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
KR20070102178A (ko) 플래쉬 메모리 소자 및 그 구동 방법
KR20070110634A (ko) 플래쉬 메모리 장치의 소거 방법
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
CN114138170B (zh) 非易失性存储器及其操作方法以及电子装置
KR20080091951A (ko) 낸드 플래시 메모리소자의 데이터 소거방법
KR101195262B1 (ko) 낸드 플래쉬 메모리소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee