KR100861378B1 - 플래시 메모리소자의 프로그램 방법 - Google Patents

플래시 메모리소자의 프로그램 방법 Download PDF

Info

Publication number
KR100861378B1
KR100861378B1 KR1020070102294A KR20070102294A KR100861378B1 KR 100861378 B1 KR100861378 B1 KR 100861378B1 KR 1020070102294 A KR1020070102294 A KR 1020070102294A KR 20070102294 A KR20070102294 A KR 20070102294A KR 100861378 B1 KR100861378 B1 KR 100861378B1
Authority
KR
South Korea
Prior art keywords
program
memory cell
threshold voltage
voltage
programming
Prior art date
Application number
KR1020070102294A
Other languages
English (en)
Inventor
이민규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102294A priority Critical patent/KR100861378B1/ko
Application granted granted Critical
Publication of KR100861378B1 publication Critical patent/KR100861378B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

프로그램 루프의 수를 단축시켜 프로그램 속도를 증가시키고 메모리 셀의 문턱전압 분포의 폭을 감소시키며 소자의 안정성을 향상시킬 수 있도록 하는 플래시 메모리소자의 프로그램 방법은, 셀 당 최소 2비트가 저장되는 플래시 메모리소자의 프로그램 방법에 있어서, 선택된 블럭 내의 모든 메모리 셀에 소정의 프로그램 전압을 인가하여 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행하는 단계와, 메모리 셀의 프리-프로그램 상태를 확인하는 단계와, 메모리 셀이 확인단계를 패스하지 못한 경우 소정의 스텝 전압씩 프로그램 전압을 증가시켜 재프로그램하는 단계, 및 프리 프로그램된 메모리 셀을 적정 레벨로 프로그램하기 위한 메인(main) 프로그램을 수행하는 단계를 포함하여 이루어진다.
멀티 레벨 셀(MLC), 상위비트, 하위비트, 프로그램 루프, 문턱전압 분포

Description

플래시 메모리소자의 프로그램 방법{Method of programming flash memory device}
본 발명은 플래시 메모리소자에 관한 것으로서, 특히 멀티 레벨 셀(MLC) 구조를 갖는 플래시 메모리소자의 프로그램 방법에 관한 것이다.
플래시(flash) 메모리소자는 불휘발성 메모리소자가 채용되는 여러 전자 응용분야에서 폭넓게 사용되고 있다. 플래시 메모리소자는 하나의 트랜지스터 셀을 단위 셀로 사용하며, 이는 높은 메모리 밀도, 높은 신뢰성 및 저 전력 소모를 제공한다. 이와 같은 플래시 메모리소자는 휴대용 컴퓨터, 개인 디지털 어시스턴트(PDA), 디지털 카메라 및 휴대용 전화 등에 이용되고 있으며, 이 외에도 프로그램 코드, 기본 입/출력 시스템(BIOS)과 같은 시스템 데이터, 그리고 그 밖의 펌웨어도 플래시 메모리소자 내에 저장될 수 있다. 플래시 메모리소자 중에서 특히 낸드(NAND) 플래시 메모리소자는 비교적 낮은 비용으로도 높은 메모리 밀도를 얻을 수 있다는 점에서 최근 그 사용범위가 더욱 넓어지고 있는 추세이다.
낸드 플래시 메모리소자의 메모리 셀들은 소거(erase)된 상태의 문턱전압 분포 또는 프로그램된 상태의 문턱전압 분포를 갖는다. 통상적으로 소거된 상태에서 는 네가티브(negative) 문턱전압 분포를 나타내고, 프로그램된 상태에서는 포지티브(positive) 문턱전압 분포를 나타낸다. 최근에는 프로그램된 상태에서의 문턱전압 분포를 다시 여러 단계로 세분화하여 하나의 메모리 셀에 복수 개의 데이터를 선택적으로 저장할 수 있도록 한 멀티 레벨 셀(Multi-Level Cell; MLC) 구조가 각광받고 있다. MLC는 하나의 메모리 셀이 프로그램/소거의 두 개의 상태(state)를 가지는 싱글 레벨 셀(Single Level Cell; SLC)과는 달리, 하나의 메모리 셀이 두 비트, 세 비트 그리고 네 비트 이상의 데이터를 나타낼 수 있으므로 SLC와 비교할 때 2배 이상의 메모리 용량을 구현할 수 있다.
MLC 구조의 플래시 메모리소자는 메모리 셀의 문턱전압 분포 조절을 위해 증분 스텝 펄스 프로그램(Incremental Step Pulse Program; 이하 ISSP) 방식을 사용한다. 통상의 ISSP 방식에 따르면, 시작 바이어스(starting bias)로부터 시작하여 스텝 바이어스(△V)만큼씩 증가하는 바이어스들을 순차적으로 메모리 셀의 워드라인에 인가함으로써, 페이지(page) 단위의 프로그램 동작을 수행한다. 즉, 처음에는 시작 바이어스인 제1 바이어스(VISPP1)로 프로그램하고, 이어서 제1 바이어스(VISPP1)에서 스텝 바이어스(△V)만큼 증가한 제2 바이어스(VISPP2)로 프로그램하며, 이와 같은 과정을 최종 바이어스(VISPPn)로 프로그램할 때까지 순차적으로 수행한다. 각 바이어스에 의한 프로그램 동작 사이에는 프로그램 바이어스보다 상대적으로 낮은 확인 바이어스(verify bias; Vverify)로 메모리 셀의 프로그램 여부를 확인하는 과정이 수행된다.
이와 같은 ISPP 방식을 사용하여 소거된 상태의 메모리 셀의 문턱전압 분포를 프로그램 상태의 문턱전압 분포로 형성시키는 경우, 메모리 셀 어레이의 속도에 따라 프로그램 속도가 결정된다. 통상적으로 15루프(loop) 정도 반복적으로 ISPP를 수행하면 블록(block) 내의 전체 메모리 셀이 프로그램된다. 이때 프로그램에 소요되는 시간은 한 루프당 50㎲가 소요된다고 가정할 경우 15×50㎲, 즉 대략 750㎲가 소요된다. 그런데 이는 점점 빠른 속도를 요구하는 추세에 부응하기에는 다소 느린 속도이며, 따라서 보다 짧은 루프만으로 프로그램을 완료하는 것이 요구된다.
프로그램 루프의 수를 줄이기 위해서는 시작 바이어스의 크기를 증가시키거나, 또는 스텝 바이어스(△V)의 크기를 증가시켜야 하는데, 이 경우 프로그램 후의 메모리 셀의 문턱전압 분포의 폭이 증가하게 되고, 이는 싸이클링(cycling)에 의한 문턱전압 증가와 함께 소자의 안정성을 저하시킨다. 더욱이 복수 개의 프로그램 상태의 문턱전압 분포들 사이의 간격이 좁은 멀티 레벨 셀 구조에서는 보다 좁은 폭의 문턱전압 분포를 만드는 것이 바람직하지만, 통상의 ISPP 방식에 의한 프로그램으로는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는, 프로그램 루프의 수를 단축시켜 프로그램 속도를 증가시키고 메모리 셀의 문턱전압 분포의 폭을 감소시키며 소자의 안정성을 향상시킬 수 있도록 하는 플래시 메모리소자의 프로그램 방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 플래시 메모리소자의 프로그램 방법은, 셀 당 최소 2비트가 저장되는 플래시 메모리소자의 프로그램 방법에 있어서, 선택된 블럭 내의 모든 메모리 셀에 소정의 프로그램 전압을 인가하여 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행하는 단계와, 메모리 셀의 프리-프로그램 상태를 확인하는 단계와, 메모리 셀이 확인단계를 패스하지 못한 경우 소정의 스텝 전압씩 프로그램 전압을 증가시켜 재프로그램하는 단계, 및 프리 프로그램된 메모리 셀을 적정 레벨로 프로그램하기 위한 메인(main) 프로그램을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 프리 프로그램(pre-program)을 수행하는 단계는, 상기 메인 프로그램을 수행하는 단계보다 낮은 프로그램 시작전압을 사용할 수 있다.
상기 메모리 셀의 프로그램 상태를 확인하는 단계에서, 상기 선택된 블럭 내의 메모리 셀 중 확인전압을 넘어선 메모리 셀이 하나라도 존재할 경우 확인단계를 패스(pass)한 것으로 판정할 수 있다.
상기 프리 프로그램(pre-program) 단계의 스텝 전압은 메인(main) 프로그램 단계의 스텝 전압보다 클 수 있으며, 상기 프리 프로그램(pre-program) 단계의 확인전압은 메인(main) 프로그램 단계의 확인전압보다 낮은 것이 바람직하다.
상기 확인단계를 패스하거나, 확인단계를 패스하지 못했더라도 일정 루프(loop) 후에는 프리 프로그램(pre-program)을 종료할 수 있다.
상기 메인(main) 프로그램 단계는 소거상태의 메모리 셀의 하위비트(LSB)를 프로그램하기 위한 단계이고, 상기 프리 프로그램(pre-program) 단계는 상기 메모리 셀의 문턱전압 분포의 최대 문턱전압이 0V에 위치하도록 프로그램하는 단계일 수 있다.
상기 메인(main) 프로그램 단계는 소거상태의 메모리 셀의 상위비트(MSB)를 프로그램하는 단계이고, 상기 프리 프로그램(pre-program) 단계는 상기 메모리 셀의 문턱전압 분포의 최소 문턱전압이 0V 이상에 위치하도록 프로그램하는 단계일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 플래시 메모리소자의 프로그램 방법은, 셀 당 최소 2비트가 저장되는 플래시 메모리소자의 메모리 셀을 제1 내지 제3 프로그램 레벨 중 어느 한 레벨로 프로그램하는 방법에 있어서, 프로그램할 메모리 셀의 하위비트(LSB)의 데이터를 판독하는 단계와, 메모리 셀의 하위비트(LSB)가 프로그램된 상태인 경우, 선택된 블럭 내의 모든 메모리 셀에 소정의 프로그램 전압을 인가하여 상기 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행하는 단계와, 메모리 셀의 프로그램 상태를 확인하는 단계와, 확인단계를 패스하지 못한 경우 소정의 스텝 전압씩 프로그램 전압을 증가시켜 재프로그램하는 단계, 및 메모리 셀이 소정 프로그램 레벨의 문턱전압을 갖도록 상위비트(MSB)에 대한 메인(main) 프로그램을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 프리 프로그램(pre-program) 단계의 스텝 전압은 메인(main) 프로그램 단계의 스텝 전압보다 클 수 있다.
상기 프리 프로그램(pre-program) 단계에서, 상기 확인단계를 패스하거나, 확인단계를 패스하지 못했더라도 일정 루프(loop) 후에는 프리 프로그램(pre-program)을 종료할 수 있다.
상기 메모리 셀의 하위비트(LSB)의 데이터를 판독하는 단계에서, 메모리 셀의 문턱전압이 0V 이상인 경우 상기 메모리 셀의 하위비트(LSB)가 프로그램된 것으로 판단할 수 있다.
상기 프리 프로그램(pre-program) 단계를 수행한 후에는 래치 내의 데이터를 다시 셋-업시키는 것이 바람직하다.
본 발명에 따르면, 메모리 셀에 대한 메인 프로그램을 수행하기 전에 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행함으로써 프로그램에 소요되는 루프의 수를 감소시킬 수 있으며, 결과적으로 프로그램 시간을 대폭 단축할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 1은 MLC 구조를 갖는 낸드 플래시 메모리소자의 셀 문턱전압 분포를 구성하는 요소들을 설명하기 위하여 나타내 보인 도면이다.
도 1을 참조하면, 소거된 상태의 문턱전압 분포(101)를 갖는 메모리 셀들을 ISPP 방식으로 프로그램하기 위해서는 먼저, 예컨대 14.5V 정도의 프로그램 시작 바이어스를 메모리 셀의 워드라인에 인가하여 메모리 셀을 프로그램한다. 프로그램된 메모리 셀의 문턱전압 분포는 참조번호 “102”와 같이 나타난다. 프로그램 바이어스를 인가한 후에는 프로그램 확인전압(PV1), 예컨대 0.5V 정도의 바이어스를 인가하여 메모리 셀의 프로그램 상태를 확인하는데, 일부 메모리 셀은 프로그램 확인전압(PV1)보다 높은 문턱전압을 가지며, 문턱전압 분포(102)의 오른쪽 꼬리(tail), 즉 최대 문턱전압은 대략 1.0V이다. 나머지 메모리 셀은 프로그램 확인전압(PV1), 예컨대 0.5V보다 낮은 문턱전압을 가지며, 그 중 일부 메모리 셀은 0V보다 낮은, 즉 네가티브(negative) 문턱전압을 갖는다. 이후 스텝 바이어스(△V), 예컨대 0.2V 또는 0.3V만큼 증가된 프로그램 바이어스를 사용하여 반복적으로 프로그램을 수행하면 최종 문턱전압 분포(103)가 만들어진다. 이때 최종 문턱전압 분포(103)는 스텝 바이어스, 간섭 효과, 프로그램 바이어스 리플(ripple) 효과, 읽기 변동(read variation) 등의 변수들에 의해 결정된다. 프로스램 시작 바이어스에 의해 형성되는 프로그램 분포(102)의 오른쪽 꼬리에서 프로그램 확인전압(PV1)을 뺀 구간(a)은 최종 문턱전압 분포(103)의 오른쪽 꼬리(b)의 결정과는 무관하다.
도 2는 본 발명에 따른 플래시 메모리소자의 프로그램 방법 중 하위비트(LSB) 프로그램 방법을 설명하기 위해 나타내 보인 플로챠트이다.
도 2를 참조하면, 먼저 래치 로직을 셋-업(set-up)시킨다(단계 210). 여기서 래치 로직은 낸드 플래시 메모리 셀에 적절한 바이어스를 인가하고 메모리 셀의 데 이터를 저장 및 래치하기 위한 제어회로, 예컨대 페이지 버퍼를 포함한다. 이 과정에서 페이지 버퍼 내의 레지스터에는 프로그램 데이터를 포함하는 데이터의 래치가 이루어진다. 래치 로직이 셋-업된 다음에는 하위비트(LSB)의 데이터를 판독하는 과정을 수행한다(단계 220). 즉 메모리 셀의 하위비트(LSB)의 상태를 판독하기 위한 것으로서, 판독이 수행된 후에는 하위비트(LSB) 판독이 패스(pass)되는지를 판단한다(단계 230). 이 판단에서 하위비트(LSB) 판독이 패스된 경우, 즉 이미 하위비트(LSB)가 원하는 레벨로 프로그램된 상태인 경우에는 하위비트(LSB) 프로그램 동작을 종료한다. 하위비트(LSB) 판독이 패스되지 못한 경우, 즉 소거된 상태인 경우에는 프리 프로그램(pre-program)을 수행한다(단계 240).
프리 프로그램 동작은 페이지(page) 단위로 이루어진다. 이 프리 프로그램은, 기존의 하위비트(LSB) 프로그램 시작 바이어스에서 프로그램 확인 바이어스만큼 낮은 크기의 바이어스를 시작 바이어스로 사용하여 수행한다. 한 펄스의 프리 프로그램 바이어스를 인가하여 프로그램한 다음에는, 프리 프로그램 확인을 수행하여 메모리 셀이 원하는 레벨로 프로그램되어 프리 프로그램을 패스하였는지를 판단한다(단계 250). 프리 프로그램 확인은 메인 프로그램 확인과는 다른 전압에서 이루어지며, 통상적으로 메인 프로그램의 확인 전압보다 낮은 전압에서 이루어진다.
상기 판단 단계(단계 250)에서 프리 프로그램이 패스되지 않은 경우에는, 프로그램 바이어스를 일정 크기(△V1)만큼 증가시킨 후에 다시 프리 프로그램 단계(단계 240)로 돌아가 프리 프로그램을 수행한다. 경우에 따라서, 프리 프로그램의 루 프(loop) 수를 미리 정하고, 설정된 루프만큼 프리 프로그램을 수행한 다음에는 프리 프로그램 확인단계를 패스하지 않았더라도 프리 프로그램 동작을 중단하고 메인 프로그램 단계로 넘어갈 수 있다. 이 경우 적절한 루프 수, 예를 들어 2회 정도 프리 프로그램을 반복할 수 있다. 미리 설정된 루프를 반복한 다음에는 프로그램 확인단계를 거치지 않고 바로 메인 프로그램 단계로 진행할 수 있다.
프리 프로그램이 패스된 경우에는 하위비트에 대한 메인(main) 프로그램 동작을 수행한다(단계 260, 270, 280).
메인 프로그램은 통상의 ISPP 방식을 사용하여 수행한다. 즉 일정 크기의 시작 바이어스를 사용하여 프로그램을 수행한 후에 메인 프로그램 확인을 수행하고, 메인 프로그램이 패스되었는지를 판단한다(단계 280). 이 판단에서 메인 프로그램이 패스된 경우에는 프로그램 동작을 종료하고, 메인 프로그램이 패스되지 않은 경우에는 일정 크기의 스텝 바이어스(△V2)만큼 프로그램 바이어스를 증가시켜 메인 프로그램을 다시 수행한다. 이 과정은 모든 메모리 셀에 대한 메인 프로그램 패스가 이루어질 때까지 반복적으로 수행된다. 한편, 메인 프로그램을 시작하기 전에 래치 내의 데이터를 다시 셋-업시키는 과정을 수행한다(단계 260).
도 3은 본 발명에 따른 플래시 메모리소자의 프로그램 방법에서 하위비트(LSB) 프로그램 단계에서의 문턱전압 분포의 변화를 보다 상세히 나타내 보인 도면이다.
소거 상태의 메모리 셀의 문턱전압 분포(311)에서 최소 문턱전압은 대략 -3.5V 정도이고 최대 문턱전압은 대략 -1.5V 정도로서 그 폭은 대략 2.0V가 된다. 이 상태에서 하위비트(LSB) 프로그램을 위한 프리 프로그램을 일정 크기의 시작 바이어스로 수행한다. 메인 프로그램의 시작 바이어스가 대략 14.5V이고 메인 프로그램 확인 전압이 대략 0.5V인 경우, 프리 프로그램의 시작 바이어스는 대략 14.0V로 설정하고, 프리 프로그램 확인 전압은 메인 프로그램 확인 전압, 예컨대 대략 0.5V보다 낮은 대략 0V로 설정한다.
한 펄스의 프리 프로그램 바이어스를 메모리 셀에 인가하여 프로그램한 다음에는 프리 프로그램 확인을 수행하여 메모리 셀이 원하는 레벨로 프로그램되었는지를 판단한다. 프리 프로그램 확인단계를 패스하지 않은 메모리 셀에 대해서는 프로그램 바이어스를 일정 크기의 스텝 바이어스(△V1)만큼 증가시킨 후에 다시 프리 프로그램 바이어스를 인가하고 확인하는 동작을 프리 프로그램 단계를 패스할 때까지 수행한다.
프리 프로그램 단계는, 메인 프로그램을 수행하기 전에 메모리 셀의 문턱전압 분포의 오른쪽 꼬리(tail)를 0V에 가깝게 위치시켜 프로그램 시간을 줄이고 메모리 셀 사이의 간섭을 줄이기 위한 것이기 때문에, ISPP 프로그램 단계의 스텝 바이어스보다 큰, 0.75V 정도를 스텝 바이어스(△V1)로 하여 수행한다. 이와 같은 방법으로 프리 프로그램을 진행하게 되면, 블록 내의 모든 메모리 셀은 2∼3 펄스만에 프리 프로그램 확인단계를 패스하게 되고 메모리 셀의 문턱전압 분포의 폭(321)은 대략 1.5V 정도로 컨트롤할 수 있다. 프리 프로그램 결과 형성되는 문턱전압 분 포(321)의 오른쪽 꼬리는 대략 0V가 된다.
이렇게 프리 프로그램이 수행되어 문턱전압 분포의 최대 문턱전압이 0V에 위치하게 되면, 하위비트(LSB)에 대한 메인 프로그램을 수행한다. 하위비트(LSB)에 대한 메인 프로그램의 시작 바이어스는 프리 프로그램 동작시의 시작 바이어스(14.0V)에 프로그램 확인전압(PV1; 0.5V)과 읽기 변동(read variation) 등을 고려하여 대략 15V로 설정한다. 선택된 메모리 셀의 워드라인에 15V의 프로그램 바이어스를 인가한 다음에는 메모리 셀이 원하는 레벨로 프로그램되었는지를 확인하는 단계를 수행한다. 원하는 레벨로 프로그램되지 않은 메모리 셀에 대해서는 프로그램 바이어스를 일정 크기의 스텝 바이어스(△V2)만큼 증가시킨 후에 다시 프로그램 바이어스를 인가하고 확인하는 동작을 메인 프로그램 단계를 패스할 때까지 수행한다. 이때 스텝 바이어스(△V2)의 크기는 소자의 특성에 맞게 통상 0.2 ∼ 0.3V 범위 내에서 적절히 결정한다. 참조번호 "331", "332" 및 "333"은 프로그램 바이어스를 스텝 바이어스만큼씩 증가시켜 프로그램할 때의 문턱전압 분포를 각각 나타낸다. "312"는 하위비트에 대한 메인 프로그램이 완료된 후의 문턱전압 분포로서, 문턱전압 분포의 오른쪽 꼬리는 대략 1.0V 정도에 위치하며 문턱전압 분포(312)의 폭은 0.5V 정도가 된다.
모든 메모리 셀이 메인 프로그램의 확인단계를 패스하기 위해서는 대략 7 ∼ 8 루프 정도가 소요된다. 따라서, 프리 프로그램 단계(2 루프)와 메인 프로그램 단계(8 루프)를 합친 전체 프로그램에 소요되는 시간은 루프당 50㎲일 경우 500㎲ 정 도로서, 종래의 750㎲에 비해 약 40％ 정도 감소시킬 수 있게 된다. 또한 프로그램 루프 및 프로그램 시간이 줄어듦에 따라 셀 사이의 간섭현상의 감소로 인해 종래의 경우보다 0.2 ∼ 0.3V 정도 좁은 폭의 문턱전압 분포를 형성할 수 있다.
도 4a 및 도 4b는 본 발명에 따른 하위비트(LSB)에 대한 프로그램 방법을 종래의 경우와 비교하기 위하여 나타내 보인 문턱전압 분포도이다.
도 4a는 종래의 하위비트(LSB) 프로그램 과정에서의 문턱전압 분포를 나타낸 도면으로서, 플래시 메모리소자를 구성하는 메모리 셀들은 소거된 상태의 문턱전압 분포(411)를 갖거나, 또는 프로그램된 상태의 문턱전압 분포들(412, 413, 414)을 갖는다. 소거된 상태의 문턱전압 분포(411)의 상태(status)가 “11”이고, 프로그램된 상태의 문턱전압 분포들(412, 413, 414)의 상태가 각각 “10”, “00”, “01”인 경우를 예를 들면, 하위비트(LSB)에 대한 프로그램은 도면에서 화살표(421)로 나타낸 바와 같이 소거된 상태의 문턱전압 분포(411)에서 프로그램된 상태의 문턱전압 분포(412)로 메모리 셀의 문턱전압 분포를 바꾸는 것을 의미한다. 이와 같이 문턱전압 분포를 바꾸기 위해서는 잘 알려진 바와 같이, 통상의 ISPP 방법을 사용하여 적절한 시작 바이어스, 예컨대 14.5V 정도에서 프로그램을 수행하고, 프로그램 확인 후에 원하는 레벨로 프로그램되지 않은 메모리 셀을 스텝 바이어스(△V)만큼 증가한 바이어스로 다시 프로그램을 수행한다. 이 과정은 프로그램 패스가 이루어질 때까지 반복적으로 수행된다. 이러한 종래의 방법의 경우 메모리 셀들은 평균 15루프(loop) 정도에서 프로그램 확인단계를 패스하게 된다. 따라서, 프로그램에 소요되는 시간은 루프당 50㎲로 계산하면 약 750㎲ 정도가 된다.
도 4b는 본 발명의 하위비트(LSB) 프로그램 과정에서의 문턱전압 분포를 나타낸 도면이다. 하위비트(LSB)에 대한 메인 프로그램을 수행하기 전에, 도면에서 좌측 화살표(431)로 나타낸 바와 같이 메모리 셀의 문턱전압의 오른쪽 꼬리, 즉 최대 문턱전압을 0V에 가깝게 위치시키기 위하여 프리 프로그램 과정을 수행한다. 프리 프로그램시 시작 바이어스의 크기는 메인 프로그램시의 시작 바이어스보다 작으며, 또한 프리 프로그램 바이어스를 인가하는 사이에 프리 프로그램이 수행되었는지를 확인하는 프리 프로그램 확인동작을 수행한다. 프리 프로그램 확인 전압은 메인 프로그램 단계의 확인 전압보다 작다. 프리 프로그램이 패스되면, 도면에서 우측 화살표(432)로 나타낸 바와 같이 통상의 ISPP 방법을 사용하여 메인 프로그램 과정 및 메인 프로그램 확인에 따른 메인 프로그램 패스 여부의 판단 과정(도 2의 단계 270 및 280)을 수행한다. 이와 같이 프리 프로그램 과정을 수행한 후에 메인 프로그램 과정을 수행하게 되면, 하위비트(LSB)가 프로그램되는 문턱전압 분포(412)의 폭이 종래의 경우에 비해 작아지며, 따라서 플래시 메모리소자의 안정성이 향상된다.
한편, 본 발명의 상위비트에 대한 프로그램도 하위비트(LSB)의 경우와 마찬가지로 진행된다. 즉, 상위비트에 대한 메인 프로그램을 진행하기 전에 메모리 셀의 문턱전압을 일정 수준으로 올려놓는 프리-프로그램을 수행한 다음에 메인 프로그램을 수행한다.
도 5는 본 발명에 따른 플래시 메모리소자의 프로그램 방법 중 상위비트(MSB) 프로그램 단계에서의 메모리 셀의문턱전압 분포의 변화를 나타내 보인 도 면으로, 소거 상태에서 상위비트(MSB)를 프로그램하는 경우를 나타낸다.
소거 상태의 메모리 셀의 문턱전압 분포(511)에서 최소 문턱전압은 대략 -3.5V 정도이고, 최대 문턱전압은 대략 -1.5V 정도로서, 그 폭은 대략 2.0V가 된다. 이 상태에서 상위비트(MSB) 프로그램을 위한 프리 프로그램을 일정 크기의 시작 바이어스로 수행한다. 상위비트(MSB)에 대한 시작 바이어스를 대략 17.5V이고 제3 프로그램 확인전압(PV3)이 대략 3V인 경우, 상위비트(MSB)에 대한 프리 프로그램의 시작 바이어스를 대략 14.5V로 설정하고, 프리 프로그램 확인전압은 0V로 설정한다.
프리 프로그램을 위한 바이어스를 메모리 셀에 인가한 다음에는 프리 프로그램 확인을 수행하여 메모리 셀이 원하는 레벨로 프로그램되었는지를 판단한다. 프리 프로그램 확인단계를 패스하지 않은 메모리 셀에 대해서는 프로그램 바이어스를 일정 크기의 스텝 바이어스(△V3)만큼 증가시킨 후에 다시 프리 프로그램 바이어스를 인가하고 확인하는 동작을 프리 프로그램 단계를 패스할 때까지 수행한다. 경우에 따라서는, 프리 프로그램의 루프(loop) 수를 미리 정하고, 설정된 루프만큼 프리 프로그램을 수행한 다음에는 프리 프로그램 확인단계를 패스하지 않았더라도 프리 프로그램 동작을 중단하고 메인 프로그램 단계로 넘어갈 수 있다. 이 경우 적절한 루프 수, 예를 들어 2회 정도 프리 프로그램을 반복할 수 있다. 미리 설정된 루프를 반복한 다음에는 프로그램 확인단계를 거치지 않고 바로 메인 프로그램 단계로 진행할 수 있다.
프리 프로그램 단계는, 메인 프로그램을 수행하기 전에 메모리 셀의 문턱전압 분포의 왼쪽 꼬리(tail)를 0V 이상에 위치시켜 프로그램 시간을 줄이고 메모리 셀 사이의 간섭을 줄이기 위한 것이기 때문에, ISPP 프로그램 단계의 스텝 바이어스보다 큰, 0.75V 정도를 스텝 바이어스(△V3)로 하여 수행한다. 이와 같은 방법으로 상위비트(MSB)에 대한 프리 프로그램을 진행하게 되면, 블록 내의 모든 메모리 셀은 2∼3 펄스만에 프리 프로그램 확인단계를 패스하게 되고, 메모리 셀의 문턱전압 분포의 폭(521)은 대략 1.5V 정도로 컨트롤할 수 있다. 프리 프로그램 결과 형성되는 문턱전압 분포(521)의 왼쪽 꼬리는 대략 0V가 된다.
프리 프로그램에 의해 메모리 셀의 문턱전압이 0V 이상으로 올라오면, 메모리 셀을 원하는 레벨로 프로그램하기 위한 메인 프로그램을 수행한다. 메인 프로그램을 시작 바이어스는 상위비트(MSB) 프리 프로그램 동작의 시작 바이어스(14.5V)에 프로그램 확인전압(PV3; 3V)과 읽기변동(read variation) 등을 고려하여 대략 17.4V로 설정한다. 메모리 셀의 워드라인에 프로그램 바이어스를 인가한 다음에는 메모리 셀이 원하는 레벨로 프로그램되었는지를 확인하는 단계를 수행한다. 확인단계에서 원하는 레벨로 프로그램되지 않은 것으로 판정된 메모리 셀에 대해서는 프로그램 바이어스를 일정 크기의 스텝 바이어스(△V4)만큼 증가시킨 후에 다시 프로그램 바이어스를 인가하고 확인하는 동작을 메인 프로그램 확인단계를 패스할 때까지 반복해서 수행한다. 이때 스텝 바이어스(△V4)의 크기는 소자의 특성에 맞게 통상 0.2 ∼ 0.3V 범위 내에서 적절히 결정한다.
참조번호 "531", "532" 및 "533"은 프로그램 바이어스를 스텝 바이어스만큼씩 증가시켜 프로그램할 때의 변화되는 문턱전압 분포를 각각 나타낸다. "531"은 상위비트(MSB)에 대한 메인 프로그램이 완료된 후의 문턱전압 분포로서, 문턱전압 분포(531)의 왼쪽 꼬리는 대략 3.1V 정도에 위치하며 문턱전압 분포(531)의 폭은 0.5V 정도로 제어된다.
하위비트의 경우와 마찬가지로, 모든 메모리 셀이 메인 프로그램의 확인단계를 패스하기 위해서는 대략 7 ∼ 8 루프 정도가 소요된다. 따라서, 프리 프로그램 단계(2 루프)와 메인 프로그램 단계(8 루프)를 합친 전체 프로그램에 소요되는 시간은 루프당 50㎲일 경우 500㎲ 정도로서, 종래의 17 루프에 비해 약 45％ 정도 감소시킬 수 있게 된다. 또한 프로그램 루프 및 프로그램 시간이 줄어듦에 따라 셀 사이의 간섭현상의 감소로 인해 종래의 경우보다 0.2 ∼ 0.3V 정도 좁은 폭의 문턱전압 분포를 형성할 수 있다.
한편, 멀티 레벨 셀 구조의 플래시 메모리소자의 프로그램에 있어서, 고려되어야 할 것은 하위비트(LSB)와 상위비트(MSB)에 대한 프로그램이 혼재되어 있는 경우이다. 즉, 도 5에 도시된 것처럼 메모리 셀이 소거상태에서 프로그램되는 것이 아니라, 제1 프로그램 레벨에서 제2 프로그램 레벨로, 소거상태에서 제3 프로그램 레벨로 프로그램해야 하는 경우가 발생하게 된다. 이를 도면을 통해 설명하기로 한다.
도 6은 본 발명에 따른 플래시 메모리소자의 프로그램 방법에 있어서 혼합 프로그램의 경우의 메모리 셀의 문턱전압 분포의 변화를 나타내 보인 도면이다. 도 면에서, 참조번호 "611"은 소거상태의 메모리 셀의 문턱전압 분포를, "612"는 소거상태에서 프리 프로그램을 수행한 상태의 문턱전압 분포를, "613"은 제3 프로그램 레벨의 메모리 셀의 문턱전압 분포를, "621"은 제1 프로그램 레벨의 메모리 셀의 문턱전압 분포를, 그리고 "622"는 제2 프로그램 레벨의 메모리 셀의 문턱전압 분포를 각각 나타낸다.
제1 프로그램 레벨에서 제2 프로그램 레벨로, 소거상태에서 제3 프로그램 레벨로 프로그램해야 하는 경우, 먼저 제1 프로그램 레벨의 메모리 셀과 소거상태의 메모리 셀을 동시에 프로그램한 다음, 제2 프로그램 레벨(PV2)에서 프로그램 상태를 확인한다. 소거상태에서 제3 프로그램 레벨까지 프로그램될 메모리 셀의 경우, 프로그램 결과 제2 프로그램 레벨(PV2)인 대략 1.7V에서 대략 1.5V 정도의 폭을 가지면서 문턱전압 분포(612)가 존재하게 된다. 이때, 최대로 프로그램된 메모리 셀의 경우 문턱전압이 대략 3.2V 정도에 위치하므로, 메인 프로그램을 진행하기 전에 제3 프로그램 레벨(PV3)인 3.1V 정도에서 프로그램 확인을 수행하여 확인단계를 패스하지 못한 메모리 셀에 대해서만 상위비트(MSB)에 대한 메인 프로그램을 진행한다.
도 7은 본 발명에 따른 플래시 메모리소자의 프로그램 방법에 있어서 혼합 프로그램 방법을 설명하기 위해 나타내 보인 플로챠트이다.
도 7을 참조하면, 먼저 래치 로직을 셋-업(set-up)시킨다(단계 710). 래치 로직은 낸드 플래시 메모리 셀에 적절한 바이어스를 인가하고 메모리 셀의 데이터를 저장 및 래치하기 위한 제어회로, 예컨대 페이지 버퍼를 포함한다. 이 과정에서 페이지 버퍼 내의 레지스터에는 프로그램 데이터를 포함하는 데이터의 래치가 이루어진다. 래치 로직이 셋-업된 다음에는 하위비트(LSB)의 데이터를 판독하는 과정을 수행한다(단계 720). 즉 메모리 셀의 하위비트(LSB)의 상태를 판독하기 위한 것으로서, 판독이 수행된 후에는 하위비트(LSB) 판독이 패스(pass)되는지를 판단한다(단계 730). 판단결과 하위비트(LSB)가 프로그램된 상태인 경우에는 제1 프로그램 레벨의 메모리 셀을 제2 프로그램 레벨(PV2)로 프로그램하는 경우에 해당하므로, 제2 프로그램 레벨로 프로그램하기 위한 프로그램 바이어스를 인가하여 메모리 셀을 프로그램한다(단계 741). 프로그램 바이어스를 인가한 후에는 메모리 셀이 제2 프로그램 레벨(PV2)로 프로그램되었는지를 확인한다(단계 742). 모든 메모리 셀이 제2 프로그램 레벨로 프로그램될 때까지 또는 정해진 루프(loop) 내에서 프로그램 바이어스 인가하고 메모리 셀의 상태를 확인하는 단계를 반복한다.
하위비트(LSB)의 상태를 판독한 결과 하위비트(LSB)가 프로그램되지 않은 상태인 경우에는 소거상태에서 제3 프로그램 레벨(PV3)로 프로그램하는 경우에 해당하므로, 메인 프로그램을 수행하기 전에 프리 프로그램을 수행한다(단계 751). 즉, 소거상태의 메모리 셀에 프리 프로그램을 위한 프로그램 바이어스를 인가하고, 메모리 셀이 프리 프로그램 단계를 패스했는지를 확인한다(단계 752). 메모리 셀이 원하는 레벨로 프리 프로그램될 때까지 또는 정해진 루프 내에서 프로그램 바이어스를 인가하고 확인하는 단계를 반복한다.
프리 프로그램 단계를 패스한 경우에는 메모리 셀의 상위비트(MSB)에 대한 메인 프로그램을 수행한다. 메인 프로그램을 수행하기 전에 래치 로직을 다시 셋- 업시킨다(단계 760). 래치 로직이 셋-업된 다음에는, 제3 프로그램 레벨로 프로그램하기 위한 프로그램 바이어스를 인가하여 메인 프로그램을 수행한다(단계 770). 프로그램 바이어스를 인가한 다음에는 메모리 셀이 원하는 레벨로 프로그램되었는지를 확인하여(단계 780), 메인 프로그램 단계를 패스한 경우 프로그램을 종료하고, 패스하지 못한 경우에는 원하는 레벨로 프로그램될 때까지 또는 정해진 루프 내에서 프로그램 바이어스를 인가하고 확인하는 단계를 반복해서 수행한다(단계 770, 780).
도 1은 MLC 구조를 갖는 낸드 플래시 메모리소자의 셀 문턱전압 분포를 구성하는 요소들을 설명하기 위하여 나타내 보인 도면이다.
도 2는 본 발명에 따른 플래시 메모리소자의 프로그램 방법 중 하위비트 프로그램 방법을 설명하기 위해 나타내 보인 플로챠트이다.
도 3a 및 도 3b는 본 발명에 따른 하위비트(LSB)에 대한 프로그램 방법을 종래의 경우와 비교하기 위하여 나타내 보인 문턱전압 분포도이다.
도 4a 및 도 4b는 본 발명에 따른 하위비트(LSB)에 대한 프로그램 방법을 종래의 경우와 비교하기 위하여 나타내 보인 문턱전압 분포도이다.
도 5는 본 발명에 따른 플래시 메모리소자의 프로그램 방법 중 상위비트(MSB) 프로그램 단계에서의 메모리 셀의문턱전압 분포의 변화를 나타내 보인 도면이다.
도 6은 본 발명에 따른 플래시 메모리소자의 프로그램 방법에 있어서 혼합 프로그램의 경우의 메모리 셀의 문턱전압 분포의 변화를 나타내 보인 도면이다.
도 7은 본 발명에 따른 플래시 메모리소자의 프로그램 방법에 있어서 혼합 프로그램 방법을 설명하기 위해 나타내 보인 플로챠트이다.

Claims (13)

  1. 셀 당 최소 2비트가 저장되는 플래시 메모리소자의 프로그램 방법에 있어서,
    선택된 블럭 내의 모든 메모리 셀에 소정의 프로그램 전압을 인가하여 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행하는 단계;
    상기 메모리 셀의 프리-프로그램 상태를 확인하는 단계;
    메모리 셀이 확인단계를 패스하지 못한 경우 소정의 스텝 전압씩 프로그램 전압을 증가시켜 재프로그램하는 단계; 및
    프리 프로그램된 상기 메모리 셀을 적정 레벨로 프로그램하기 위한 메인(main) 프로그램을 수행하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  2. 제1항에 있어서,
    상기 프리 프로그램(pre-program)을 수행하는 단계는,
    상기 메인 프로그램을 수행하는 단계보다 낮은 프로그램 시작전압을 사용하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  3. 제1항에 있어서,
    상기 메모리 셀의 프로그램 상태를 확인하는 단계에서,
    상기 선택된 블럭 내의 메모리 셀 중 확인전압을 넘어선 메모리 셀이 하나라도 존재할 경우 확인단계를 패스(pass)한 것으로 판정하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  4. 제1항에 있어서,
    상기 프리 프로그램(pre-program) 단계의 스텝 전압은 메인(main) 프로그램 단계의 스텝 전압보다 큰 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  5. 제1항에 있어서,
    상기 프리 프로그램(pre-program) 단계의 확인전압은 메인(main) 프로그램 단계의 확인전압보다 낮은 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  6. 제1항에 있어서,
    상기 확인단계를 패스하거나, 확인단계를 패스하지 못했더라도 일정 루프(loop) 후에는 프리 프로그램(pre-program)을 종료하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  7. 제1항에 있어서,
    상기 메인(main) 프로그램 단계는 소거상태의 메모리 셀의 하위비트(LSB)를 프로그램하기 위한 단계이고,
    상기 프리 프로그램(pre-program) 단계는 상기 메모리 셀의 문턱전압 분포의 최대 문턱전압이 0V에 위치하도록 프로그램하는 단계인 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  8. 제1항에 있어서,
    상기 메인(main) 프로그램 단계는 소거상태의 메모리 셀의 상위비트(MSB)를 프로그램하는 단계이고,
    상기 프리 프로그램(pre-program) 단계는 상기 메모리 셀의 문턱전압 분포의 최소 문턱전압이 0V 이상에 위치하도록 프로그램하는 단계인 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  9. 셀 당 최소 2비트가 저장되는 플래시 메모리소자의 메모리 셀을 제1 내지 제3 프로그램 레벨 중 어느 한 레벨로 프로그램하는 방법에 있어서,
    프로그램할 메모리 셀의 하위비트(LSB)의 데이터를 판독하는 단계;
    상기 메모리 셀의 하위비트(LSB)가 프로그램된 상태인 경우, 선택된 블럭 내의 모든 메모리 셀에 소정의 프로그램 전압을 인가하여 상기 메모리 셀의 문턱전압을 증가시키기 위한 프리 프로그램(pre-program)을 수행하는 단계;
    상기 메모리 셀의 프로그램 상태를 확인하는 단계;
    상기 확인단계를 패스하지 못한 경우 소정의 스텝 전압씩 프로그램 전압을 증가시켜 재프로그램하는 단계; 및
    상기 메모리 셀이 소정 프로그램 레벨의 문턱전압을 갖도록 상위비트(MSB)에 대한 메인(main) 프로그램을 수행하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  10. 제9항에 있어서,
    상기 프리 프로그램(pre-program) 단계의 스텝 전압은 메인(main) 프로그램 단계의 스텝 전압보다 큰 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  11. 제9항에 있어서,
    상기 프리 프로그램 단계에서,
    상기 확인단계를 패스하거나, 확인단계를 패스하지 못했더라도 일정 루프(loop) 후에는 프리 프로그램(pre-program)을 종료하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  12. 제9항에 있어서,
    상기 메모리 셀의 하위비트(LSB)의 데이터를 판독하는 단계에서,
    메모리 셀의 문턱전압이 0V 이상인 경우 상기 메모리 셀의 하위비트(LSB)가 프로그램된 것으로 판단하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  13. 제9항에 있어서,
    상기 프리 프로그램(pre-program) 단계를 수행한 후에는 래치 내의 데이터를 다시 셋-업시키는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
KR1020070102294A 2007-10-10 2007-10-10 플래시 메모리소자의 프로그램 방법 KR100861378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102294A KR100861378B1 (ko) 2007-10-10 2007-10-10 플래시 메모리소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102294A KR100861378B1 (ko) 2007-10-10 2007-10-10 플래시 메모리소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100861378B1 true KR100861378B1 (ko) 2008-10-01

Family

ID=40152636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102294A KR100861378B1 (ko) 2007-10-10 2007-10-10 플래시 메모리소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100861378B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
US9281069B2 (en) 2010-12-30 2016-03-08 Samsung Electronics Co., Ltd. Method of programming a nonvolatile memory device
KR20170052034A (ko) * 2015-11-03 2017-05-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9671969B2 (en) 2015-08-24 2017-06-06 Samsung Electronics Co., Ltd. Data storage having recovery function for threshold voltage distribution change of memory cells due to applying surface mounting technology and operating method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법
KR20070000525A (ko) * 2005-06-27 2007-01-03 삼성전자주식회사 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR20070031594A (ko) * 2005-09-15 2007-03-20 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법
KR20070000525A (ko) * 2005-06-27 2007-01-03 삼성전자주식회사 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR20070031594A (ko) * 2005-09-15 2007-03-20 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
US9281069B2 (en) 2010-12-30 2016-03-08 Samsung Electronics Co., Ltd. Method of programming a nonvolatile memory device
US9818475B2 (en) 2010-12-30 2017-11-14 Samsung Electronics Co., Ltd. Method of programming nonvolatile memory device
US9671969B2 (en) 2015-08-24 2017-06-06 Samsung Electronics Co., Ltd. Data storage having recovery function for threshold voltage distribution change of memory cells due to applying surface mounting technology and operating method
KR20170052034A (ko) * 2015-11-03 2017-05-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102503169B1 (ko) 2015-11-03 2023-02-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Similar Documents

Publication Publication Date Title
US7660159B2 (en) Method and device for programming control information
JP5132268B2 (ja) Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法
KR100890016B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7525838B2 (en) Flash memory device and method for programming multi-level cells in the same
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7379342B2 (en) Flash memory device being programmed and verified using voltage higher than target/read threshold voltage to achieve uniform threshold voltage characteristic
US20100149881A1 (en) Adaptive erase and soft programming for memory
KR101532754B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
USRE45544E1 (en) Saw-shaped multi-pulse programming for program noise reduction in memory
JPH09180471A (ja) 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法
JP2012226806A (ja) 不揮発性半導体記憶装置
JP5264047B2 (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
US8553465B2 (en) Semiconductor memory device and method of programming the same
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US8953371B2 (en) Semiconductor storage device
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5868381B2 (ja) 半導体記憶装置
CN111145814A (zh) 非易失性存储器装置和非易失性存储器系统
CN109509503B (zh) 编程非易失性存储器的方法及存储器系统
KR101184830B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2006190488A (ja) 半導体記憶装置の書き込み方法
KR100811277B1 (ko) 낸드 플래시 메모리소자의 소거방법
TW201913681A (zh) 編程非揮發性記憶體的方法及記憶體系統
CN118155690A (zh) 执行编程操作的存储器装置以及操作存储器装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee